EP1664968A1 - Circuit integre avec fonction de demarrage automatique - Google Patents

Circuit integre avec fonction de demarrage automatique

Info

Publication number
EP1664968A1
EP1664968A1 EP04787141A EP04787141A EP1664968A1 EP 1664968 A1 EP1664968 A1 EP 1664968A1 EP 04787141 A EP04787141 A EP 04787141A EP 04787141 A EP04787141 A EP 04787141A EP 1664968 A1 EP1664968 A1 EP 1664968A1
Authority
EP
European Patent Office
Prior art keywords
transistor
junction
circuit
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP04787141A
Other languages
German (de)
English (en)
Other versions
EP1664968B1 (fr
Inventor
Jean-François c/o Thales Intell. Prop. DEBROUX
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
Atmel Grenoble SA
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Grenoble SA, e2v Semiconductors SAS filed Critical Atmel Grenoble SA
Publication of EP1664968A1 publication Critical patent/EP1664968A1/fr
Application granted granted Critical
Publication of EP1664968B1 publication Critical patent/EP1664968B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Definitions

  • the invention relates to integrated electronic circuits, and in particular those which include analog functions. Circuits with analog functions, unlike purely logic circuits, often require the presence of bias circuits which define current sources of well defined value. Typically, to make these bias circuits, cells with a current mirror looped back on themselves are used: one branch of the mirror imposes a current of forced value on another branch which itself imposes on the first branch a current of forced value . It is this type of loopback which makes it possible to define a relatively stable operating point, in particular a current whose value is well defined with respect to the temperature. Polarization circuits of the "bandgap" type or of the PTAT ("proportional to absolute temperature”) type are conventional.
  • bias circuits have a drawback which is the random nature of their starting when the power is turned on or after an abnormal interruption of operation (power cut or other disturbance). This randomness is explained by the fact that they have, apart from their stable operating point for which they have the desired characteristics (in particular as a function of temperature), another undesirable stable operating point at zero or almost zero current. (i.e. a different operating point than that at which they must remain in normal operation). If there is no power supply or when power is restored, they risk remaining at this point of undesirable operation without being able to depart from it spontaneously.
  • the starting circuits used in this context are of two types: - those which must be actuated by a specific starting command; these can have a low consumption at rest and consume a large current for the duration startup which is very short; these circuits therefore have the advantage of consuming little current in steady state, but they have the drawback of not being able to start automatically when power is restored; - those which can start automatically in the presence of a power supply, whether at power-up, at power-up after a blackout, or after any other disturbance which would have stopped the normal functioning of the bias circuit; these circuits generally have the disadvantage of consuming a non-negligible permanent current.
  • the object of the invention is to propose an automatic starting circuit which both can restart automatically on power-up or after a supply disturbance and which consumes very little current in steady state.
  • the starting circuit according to the invention intended to ensure the automatic starting of a bias circuit after a disturbance in the operation of the latter, comprises, in an integrated circuit substrate of a first type of conductivity comprising at least one box of an opposite conductivity type and a semiconductor zone of the same type as the substrate, formed in the box and constituting with the box a PN junction, - a first transistor or transistor for detecting the operating state of the bias circuit, connected to the bias circuit so as to be conductive when the bias circuit operates normally and blocked in cases of abnormal operation, this transistor being placed in series with the PN junction between two supply terminals, the semiconductor zone being connected to the one of the supply terminals, the drain of the first transistor being connected to the well by a conductor, - a second restart activation transistor or transistor, the gate of which is connected to the drain of the first transistor, the second transistor being blocked by the conduction of the first transistor and being made conductive due to the leakage currents of the junction when the first transistor is blocked.
  • the principle of the invention can be broken down as follows: - the first transistor is in a way a mirror of the operation of the bias circuit; if the latter operates normally, the first transistor is conductive; it conducts a current in a branch which inevitably is of very low consumption because it comprises only the leakage path of the PN junction; and the first transistor, when it is conductive, prevents the second from conducting current; - but if the bias circuit is blocked, then the first transistor is blocked; the presence of leakage currents of the PN junction, greater than those of the first transistor, modifies the gate potential of the second transistor to make it conductive; when it is conductive, it injects current from a power supply from the circuit to the bias circuit to force the latter to restart.
  • the PN junction has a significantly higher leakage current than that of the first transistor in normal operation, this superiority pulling the gate of the second transistor towards a potential which makes the latter conductor.
  • the PN junction is preferably produced in the form of several elementary junctions in parallel: several semiconductor zones of the same type of conductivity as the substrate, separated, and electrically connected to each other form a pole of the junction, the or the boxes form the other pole. If there are several separate boxes, electrically connected to each other, they comprise at least one semiconductor zone diffused in each of them to constitute an elementary junction and the elementary junctions are put in parallel to form the PN junction overall.
  • each box comprises two diffused semiconductor zones, separated by an interval surmounted by a grid electrically connected to these two zones, the assembly constituting a transistor having its grid, its drain and its source combined.
  • This "transistor” does not work as a transistor since all of its electrodes are combined, but it works like two diodes in parallel, one formed between the well and the drain, the other between the well and the source.
  • This transistor is preferably of the same constitution and same dimensions as the first transistor or of dimensions multiple of those of the first.
  • FIG. 1 shows the principle of the starting circuit according to the invention, associated with an exemplary bias circuit
  • - Figure 2 shows a section of P-type integrated circuit substrate in which the starting circuit according to the invention is formed
  • - Figure 3 shows the starting circuit according to the invention, slightly modified by adding other elements when the bias circuit must be able to be controlled on-off by a control signal.
  • a dashed frame 10 there is shown on the right side in a dashed frame 10 a conventional type bias circuit serving as current reference for other analog circuits not shown, forming part of the same integrated circuit.
  • the dashed circuit 20 represents the associated starting circuit, intended to force the operation of the bias circuit into its desired stable operating state to prevent it from remaining in a pseudo stable state at zero current or almost zero which would be an undesirable state.
  • the bias circuit is given only as an example. It is a circuit with two branches in mirror of reciprocal current in which each branch copies the current of the other branch. In this example it is a circuit providing a current reference proportional to the absolute temperature.
  • the first branch comprises a PMOS transistor referenced Q1, having its gate connected to its drain and its source to a first supply terminal A, this transistor Q1 being in series with an NPN transistor Q2.
  • the transistor Q2 can be produced, as shown in FIG. 1, by several transistors in parallel.
  • the NPN transistor Q2 has its emitter connected to a second power supply terminal B via an emitter resistor R2, its collector connected to the drain of the transistor P1 and to an output terminal S of the bias circuit.
  • Terminal B is a general ground terminal
  • terminal A receives a positive supply voltage Vcc.
  • the second branch of the bias circuit includes a PMOS transistor Q3 in series with an NPN transistor Q4.
  • the transistor Q3 is preferably identical to the transistor Q1 and it has its source and its gate connected to the source and the gate respectively of the transistor Q1 for copying, with a unit copying ratio, the current present in the transistor Q1.
  • NPN transistor Q4 has its emitter connected to terminal B without emitter resistance or with an emitter resistance smaller than the emitter resistance R of transistor Q2; it also has its collector connected to its base and to the base of transistor Q2, and also connected to the drain of transistor Q3.
  • the transistor Q2 is larger than the transistor Q4 and it therefore tends to copy the current of the transistor Q4, with a feedback ratio greater than 1.
  • This double copying of current generates a stable operating point defining a reference current in each branch .
  • This reference current can itself be copied using the output S to drive the gate of other PMOS feedback transistors, or an output S 'taken from the base of Q4 to drive the base of other NPN feedback transistors.
  • the starting circuit according to the invention represented in the dashed block 20 is added to it.
  • the circuit integrated is in mixed bipolar and CMOS technology and is formed on a P-type semiconductor substrate in which N-type isolation boxes are formed for PMOS transistors; the supply terminal A is positive with respect to the supply terminal B which constitutes a general ground of the circuit.
  • the starting circuit 20 first comprises a first PMOS transistor P1 mounted so as to tend to copy the current present in the branches of the bias circuit. It serves as a detector of the normal operation of the bias circuit in the sense that it will be conductive if the transistors Q1 and Q2 are conductive (normal operation) and that it will be blocked if the transistors Q1 and Q2 are blocked (circuit of polarization not started despite the presence of a supply voltage between terminals A and B).
  • the source of transistor P1 is at terminal A like that of Q1 and Q3; its grid is connected to the grids of Q1 and Q3.
  • the transistor P1 is in series with a set of semiconductor junctions PN in parallel, reverse biased, which have the function of establishing a leakage current path between the drain of P1 and the ground terminal B.
  • These junctions are produced by semiconductor zones of the same type of conductivity as the substrate, diffused in a box of conductivity type opposite to that of the substrate.
  • the box is connected by a conductor to the drain of the first transistor P1.
  • the semiconductor zones diffused in the box are connected to the supply terminal B.
  • the junction formed between these semiconductor zones and the box is reverse biased and can only be traversed by the leakage currents of this junction.
  • junctions can be produced in the form of transistors (drain and source separated by a gate) similar to transistor P1.
  • the junctions are generally designated by the reference J1 and are constituted by several transistors in parallel each having their source, their gate and their drain joined and connected to the terminal B. These transistors are in a single box or in separate boxes and in the latter case, all the wells are connected to the drain of transistor P1.
  • the first transistor, associated with the junction J1 is used to detect an abnormal situation requiring a restart.
  • a second transistor P2 is provided, having its gate connected to the drain of P1, and its source connected (directly in the case of FIG. 1, indirectly in the case of FIG.
  • the drain of this second transistor P2 is connected to the bias circuit and allows a current to be injected into this circuit to make it restart when the transistor P2 is made conductive.
  • the drain of the restart transistor P2 is connected directly to the base and to the emitter of the NPN transistor Q4 (mounted as a single diode) and it injects current into this transistor Q4, which starts the bias circuit.
  • the circuit operates as follows: in the event of the polarization circuit not starting after a power cut or micro-interruption, the current is zero or almost zero in the branches of the current mirrors of the polarization circuit.
  • the detection transistor P1 is mounted so as to tend to recopy the current in the transistor Q1; as this current is very weak or zero, the transistor P1 will itself be traversed by a very weak or zero current.
  • leakage currents exist in transistor P1, in particular a leakage current from the junction existing between the well (connected to terminal A) of transistor P1 and the drain of this transistor. In the presence of a supply voltage Vcc on terminal A, a leakage current flows from terminal A to the drain of transistor P1 then to the junction box of junctions J1, this box being connected by a conductor to the drain of transistor PL From there , the leakage current can pass in the junctions J1 and go towards the ground terminal B.
  • junction J1 the resistance to the passage of the leakage currents is weaker in the junction J1 than in the transistor P1.
  • the leakage currents are poorly known: it suffices to choose the dimensions of the J1 junctions enough large compared to the drain and source dimensions of the transistor P1 (for example by using as junction J1 several transistors in parallel, each of a size equivalent to that of P1, these transistors having their gate their drain and their source combined, the drain and the source forming with the box the desired junction).
  • the ratio of the leakage resistances of J1 and P1 therefore causes the gate potential of the transistor P2 to decrease progressively as the leakage currents pass, so that the PMOS transistor
  • FIG. 2 represents a sectional view in principle of the integrated circuit substrate on which the circuit according to the invention can be installed.
  • the substrate here is a P-type substrate in which N-type wells are diffused.
  • the PMOS transistors are formed in these wells.
  • the operation detection transistor P1 is formed in a box connected to the positive supply terminal A.
  • the source of P1 is connected to this terminal.
  • the grid is connected to the bias circuit 10 whose abnormal operation is to be detected in order to cause it to restart; more precisely, the gate of P1 is connected to the gate (not shown in FIG. 2) of the transistors Q1 and Q3.
  • the transistor P2 is formed in another N type box, also connected to the terminal A; the source of P2 is connected to terminal A; its gate is connected to the drain of transistor P1; its drain is connected to the circuit of bias to force a restart current in this circuit; in accordance with FIG.
  • the drain of P2 is connected to the emitter and to the base of the transistor Q4.
  • the junction J1 is here formed by two “transistors” in parallel, located in separate boxes 31 and 32, but in practice we will preferably use four to ten transistors in parallel to be sure that, despite the dispersion of the leakage currents from one transistor to another, the leakage current of the whole of the junction J1 is greater than the leakage current of the transistor P1 in the blocked state.
  • Each box of the junction J1 is connected to the drain of P1 and therefore to the grid of P2.
  • Each of the two “transistors” is formed by a semiconductor drain region (33, 35) and a P-type source region (34, 36), these regions being separated by an N-type space covered by a grid (37, 38); gate, source and drain of each "transistor” are connected to the ground terminal B.
  • the P-type semiconductor substrate in which the entire circuit is formed is also grounded by its front face and / or by its face back.
  • FIG. 3 represents a modification of the circuit according to which a manual start and stop of the bias circuit can be ensured in addition to the automatic start. For example, it may be desired that the bias circuit be voluntarily inhibited by the action of a push button which provides an ON / OFF logic signal to limit consumption at rest despite the presence of a standby Vcc supply.
  • an inversion of the ON / OFF logic signal allows the circuit to be restarted.
  • an NMOS transistor T1 has its source connected to terminal B and its drain connected to the drain of transistor P2; when it is conductive, it short-circuits the base and the emitter of the transistors Q2 and Q4 of the two branches of the bias circuit and prevents the latter's operation (and current consumption).
  • the gate of transistor T1 is connected to the output of an inverter 11 which receives at its input a logic on / off signal (on high level, off on low level); the application of the stop signal turns the transistor T1 on.
  • the output of the inverter 11 is also connected to the gate of a PMOS transistor T2 which is placed in series between the terminal A and the source of the transistor P1.
  • This transistor T2 is blocked by the stop signal, at the same time as the transistor T1 is made conductive. It prevents any current consumption in "off" mode by the transistor P2 and the transistor T1 which are conductive.
  • the inverter 11, the transistor T1 and the transistor T2 ensure blockage without consuming the bias circuit.
  • a series of two NMOS transistors T3 and T4 is also provided in series , one being controlled by the output of the inverter 11 and the other by the output of a second inverter 12 which itself receives the output of the first inverter H.
  • This assembly in series is disposed between the gate of the transistor of activation P2 and ground B. It makes it possible to ground for a very short time (the reaction time of the inverter 12) the gate of transistor P2, which makes the latter conductive and activates starting instantaneously.
  • the short start-up activation instant occurs when the start / stop signal goes to the high logic state for manual start-up: the transistor T3 becomes conductive when the switch 11 switches, while the transistor T4 is still itself conductive because it reacts only after the slight delay introduced by the inverter 12.
  • the gate of the transistor P2 is grounded and P2 becomes driver. This conduction ceases immediately after.
  • This arrangement of FIG. 3 in no way prevents an automatic restart in the event of a supply voltage disturbance as in the case of FIG. 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

L'invention concerne les circuits électroniques intégrés, et notamment ceux qui comportent des fonctions analogiques. L'invention concerne plus précisément un circuit de démarrage destiné à assurer le démarrage automatique d'un circuit de polarisation (10) après une perturbation de fonctionnement de ce dernier. Le circuit de démarrage comporte, dans un substrat de circuit intégré d'un premier type de conductivité comportant au moins un caisson d'un type de conductivité opposé et une zone semiconductrice de même type de conductivité que le substrat, formée dans le caisson et constituant avec le caisson une jonction PN (J1), un premier transistor (P1) ou transistor de détection de l'état de fonctionnement du circuit de polarisation, connecté au circuit de polarisation de manière à être conducteur lorsque le circuit de polarisation fonctionne normalement et bloqué lorsqu'il ne fonctionne pas normalement, ce transistor étant placé en série avec la jonction PN entre deux bornes d'alimentation (A et B), la zone semiconductrice étant reliée à l'une des bornes d'alimentation (B), le drain du premier transistor (P1) étant relié au caisson par un conducteur et étant relié à la grille d'un deuxième transistor (P2) ou transistor d'activation du redémarrage, le deuxième transistor étant bloqué par la mise en conduction du premier transistor et étant rendu conducteur du fait des courants de fuite de la jonction PN lorsque le premier transistor est bloqué.

Description

CIRCUIT INTEGRE AVEC FONCTION DE DEMARRAGE AUTOMATIQUE
L'invention concerne les circuits électroniques intégrés, et notamment ceux qui comportent des fonctions analogiques. Les circuits à fonctions analogiques, contrairement aux circuits purement logiques, nécessitent souvent la présence de circuits de polarisation qui définissent des sources de courant de valeur bien définie. Typiquement, pour réaliser ces circuits de polarisation on utilise des cellules à miroir de courant rebouclées sur elles-mêmes : une branche du miroir impose un courant de valeur forcée à une autre branche qui elle- même impose à la première branche un courant de valeur forcée. C'est ce type de rebouclage qui permet de définir un point de fonctionnement relativement stable, notamment un courant dont la valeur est bien définie par rapport à la température. Des circuits de polarisation de type "bandgap" ou de type PTAT ("proportional to absolute température") sont classiques. Malheureusement, ces circuits de polarisation ont un inconvénient qui est le caractère aléatoire de leur démarrage à la mise sous tension ou après une interruption anormale de fonctionnement (microcoupure d'alimentation ou autre perturbation). Ce caractère aléatoire s'explique du fait qu'ils possèdent, en dehors de leur point de fonctionnement stable pour lequel ils présentent les caractéristiques désirées (notamment en fonction de la température), un autre point de fonctionnement stable indésirable à courant nul ou presque nul (c'est-à-dire un point de fonctionnement différent de celui auxquels ils doivent rester en fonctionnement normal). En l'absence d'alimentation ou à la remise sous tension ils risquent de rester à ce point de fonctionnement indésirable sans pouvoir s'en écarter spontanément. C'est pourquoi on cherche à adjoindre à ces circuits un circuit auxiliaire de démarrage qui force un courant à s'établir dans le circuit de polarisation au moment de la remise sous tension, et qui force donc ce circuit vers son point de fonctionnement normal en l'écartant du point de fonctionnement indésirable. Les circuits de démarrage utilisés dans ce contexte sont de deux types : - ceux qui doivent être actionnés par une commande spécifique de démarrage ; ceux-ci peuvent avoir une consommation faible au repos et consommer un courant important pendant la durée de démarrage qui est très courte ; ces circuits ont donc l'avantage de consommer peu de courant en régime permanent, mais ils ont l'inconvénient de ne pas pouvoir démarrer automatiquement lors d'une remise sous tension ; - ceux qui peuvent démarrer automatiquement en présence d'une alimentation, que ce soit à la mise sous tension, à la remise sous tension après une microcoupure, ou après toute autre perturbation qui aurait arrêté le fonctionnement normal du circuit de polarisation ; ces circuits ont en général l'inconvénient de consommer un courant permanent non négligeable. Or la consommation de courant est un paramètre qui devient de plus en plus important dans beaucoup d'applications et notamment toutes les applications qui fonctionnent sur petites batteries (téléphones portables, etc.). L'invention a pour but de proposer un circuit de démarrage automatique qui à la fois peut redémarrer automatiquement à la mise sous tension ou après une perturbation d'alimentation et qui consomme très peu de courant en régime permanent. Le circuit de démarrage selon l'invention, destiné à assurer le démarrage automatique d'un circuit de polarisation après une perturbation de fonctionnement de ce dernier, comporte, dans un substrat de circuit intégré d'un premier type de conductivité comportant au moins un caisson d'un type de conductivité opposé et une zone semiconductrice de même type que le substrat, formée dans le caisson et constituant avec le caisson une jonction PN, - un premier transistor ou transistor de détection de l'état de fonctionnement du circuit de polarisation, connecté au circuit de polarisation de manière à être conducteur lorsque le circuit de polarisation fonctionne normalement et bloqué dans des cas de fonctionnement anormal, ce transistor étant placé en série avec la jonction PN entre deux bornes d'alimentation, la zone semiconductrice étant reliée à l'une des bornes d'alimentation, le drain du premier transistor étant relié au caisson par un conducteur, - un deuxième transistor ou transistor d'activation du redémarrage, dont la grille est reliée au drain du premier transistor, le deuxième transistor étant bloqué par la mise en conduction du premier transistor et étant rendu conducteur du fait des courants de fuite de la jonction lorsque le premier transistor est bloqué. Le principe de l'invention peut se décomposer de la manière suivante : - le premier transistor est en quelque sorte un miroir du fonctionnement du circuit de polarisation ; si ce dernier fonctionne normalement, le premier transistor est conducteur ; il conduit un courant dans une branche qui heureusement est à très faible consommation car elle ne comporte que le chemin de fuite de la jonction PN ; et le premier transistor, lorsqu'il est conducteur, empêche le deuxième de conduire du courant ; - mais si le circuit de polarisation est bloqué, alors le premier transistor est bloqué ; la présence de courants de fuite de la jonction PN, supérieurs à ceux du premier transistor, modifie le potentiel de grille du deuxième transistor jusqu'à le rendre conducteur ; quand il est conducteur, il injecte du courant en provenance d'une alimentation du circuit vers le circuit de polarisation pour forcer ce dernier à redémarrer. La condition est donc que la jonction PN ait un courant de fuite notablement supérieur à celui du premier transistor en fonctionnement normal, cette supériorité tirant la grille du deuxième transistor vers un potentiel qui rend ce dernier conducteur. C'est pourquoi la jonction PN est de préférence réalisée sous forme de plusieurs jonctions élémentaires en parallèle : plusieurs zones semiconductrices de même type de conductivité que le substrat, séparées, et reliées électriquement les unes aux autres forment un pôle de la jonction, le ou les caissons forment l'autre pôle. S'il y a plusieurs caissons séparés, reliés électriquement les uns aux autres, ils comportent au moins une zone semiconductrice diffusée dans chacun d'eux pour constituer une jonction élémentaire et les jonctions élémentaires sont mises en parallèle pour former globalement la jonction PN. En pratique, on prévoit que chaque caisson comporte deux zones semiconductrices diffusées, séparées par un intervalle surmonté d'une grille reliée électriquement à ces deux zones, l'ensemble constituant un transistor ayant sa grille son drain et sa source réunis. Ce "transistor" ne fonctionne pas en transistor puisque toutes ses électrodes sont réunies, mais il fonctionne comme deux diodes en parallèle constituées l'une entre le caisson et le drain l'autre entre le caisson et la source. Ce transistor est de préférence de même constitution et mêmes dimensions que le premier transistor ou de dimensions multiples de celles du premier. Il y a de préférence au moins quatre (entre quatre et dix) transistors ainsi montés en diodes polarisées en inverse, de manière à assurer que les fuites de courant produites dans cet ensemble de transistors soient largement supérieures aux fuites du premier transistor quelle que soit la dispersion des fuites des différents transistors réalisés sur le circuit intégré.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente le principe du circuit de démarrage selon l'invention, associé à un circuit de polarisation donné à titre d'exemple ; - la figure 2 représente une coupe de substrat de circuit intégré de type P dans lequel est formé le circuit de démarrage selon l'invention ; - la figure 3 représente le circuit de démarrage selon l'invention, légèrement modifié par adjonction d'autres éléments lorsque le circuit de polarisation doit pouvoir être commandé en marche-arrêt par un signal de commande. Sur la figure 1 , on a représenté sur la partie droite dans un cadre tireté 10 un circuit de polarisation de type classique servant de référence de courant pour d'autres circuits analogiques non représentés, faisant partie du même circuit intégré. Et dans la partie gauche on a représenté dans un cadre tireté 20 le circuit de démarrage associé, destiné à forcer le fonctionnement du circuit de polarisation dans son état de fonctionnement stable désiré pour l'empêcher de rester dans un pseudo état stable à courant nul ou presque nul qui serait un état indésirable. Le circuit de polarisation n'est donné qu'à titre d'exemple. C'est un circuit à deux branches en miroir de courant réciproque dans lequel chaque branche recopie le courant de l'autre branche. Dans cet exemple il s'agit d'un circuit fournissant une référence de courant proportionnelle à la température absolue. La première branche comporte un transistor PMOS référencé Q1 , ayant sa grille reliée à son drain et sa source à une première borne d'alimentation A, ce transistor Q1 étant en série avec un transistor NPN Q2. Le transistor Q2 peut être réalisé, comme c'est représenté sur la figure 1 , par plusieurs transistors en parallèles. Le transistor NPN Q2 a son émetteur relié à une deuxième borne d'alimentation B par l'intermédiaire d'une résistance d'émetteur R2, son collecteur relié au drain du transistor P1 et à une borne de sortie S du circuit de polarisation. La borne B est une borne de masse générale, la borne A reçoit une tension d'alimentation positive Vcc. La deuxième branche du circuit de polarisation comporte un transistor PMOS Q3 en série avec un transistor NPN Q4. Le transistor Q3 est de préférence identique au transistor Q1 et il a sa source et sa grille reliés à la source et la grille respectivement du transistor Q1 pour recopier, avec un rapport de recopie unitaire, le courant présent dans le transistor Q1. Le transistor NPN Q4 a son émetteur relié à la borne B sans résistance d'émetteur ou avec une résistance d'émetteur plus petite que la résistance d'émetteur R du transistor Q2 ; il a par ailleurs son collecteur relié à sa base et à la base du transistor Q2, et relié également au drain du transistor Q3. Le transistor Q2 est plus gros que le transistor Q4 et il tend donc à recopier le courant du transistor Q4, avec un rapport de recopie supérieur à 1. Cette double recopie de courant engendre un point de fonctionnement stable définissant un courant de référence dans chaque branche. Ce courant de référence peut lui-même être recopié en utilisant la sortie S pour piloter la grille d'autres transistors PMOS de recopie, ou une sortie S' prélevée sur la base de Q4 pour piloter la base d'autres transistors NPN de recopie. On a ainsi décrit un exemple de circuit de polarisation en technologie mixte bipolaire/MOS étant donné que beaucoup de circuits analogiques sont faits dans cette technologie, mais les transistors bipolaires peuvent être remplacés par des transistors NMOS. D'autres exemples de circuits de polarisation pourraient être donnés. Pour éviter que ce circuit de polarisation reste bloqué dans son état stable indésirable à courant nul ou presque nul, on lui adjoint le circuit de démarrage selon l'invention représenté dans le bloc tireté 20. Dans tout ce qui suit, on considérera que le circuit intégré est en technologie mixte bipolaire et CMOS et est formé sur un substrat semiconducteur de type P dans lequel sont formés des caissons d'isolation de type N pour les transistors PMOS ; la borne d'alimentation A est positive par rapport à la borne d'alimentation B qui constitue une masse générale du circuit. Si le circuit était constitué sur un substrat de type N, les transistors PMOS mentionnés seraient remplacés par des transistors NMOS réalisés dans des caissons isolés de type P, les transistors bipolaires seraient PNP et les potentiels d'alimentation seraient inversés. Le circuit de démarrage 20 comporte d'abord un premier transistor PMOS P1 monté de manière à tendre à recopier le courant présent dans les branches du circuit de polarisation. Il sert de détecteur du fonctionnement normal du circuit de polarisation en ce sens qu'il va être conducteur si les transistors Q1 et Q2 sont conducteurs (fonctionnement normal) et qu'il va être bloqué si les transistors Q1 et Q2 sont bloqués (circuit de polarisation non démarré malgré la présence d'une tension d'alimentation entre les bornes A et B). La source du transistor P1 est à la borne A comme celle de Q1 et Q3 ; sa grille est reliée aux grilles de Q1 et Q3. Le transistor P1 est en série avec un ensemble de jonctions semiconductrices PN en parallèle, polarisées en inverse, qui ont pour fonction d'établir un chemin de courant de fuite entre le drain de P1 et la borne de masse B. Ces jonctions sont réalisées par des zones semiconductrices de même type de conductivité que le substrat, diffusées dans un caisson de type de conductivité opposé à celui du substrat. Le caisson est relié par un conducteur au drain du premier transistor P1. Les zones semiconductrices diffusées dans le caisson sont reliées à la borne d'alimentation B. La jonction constituée entre ces zones semiconductrices et le caisson est polarisée en inverse et ne peut être parcourue que par les courants de fuite de cette jonction. En pratique, comme on l'expliquera plus loin, ces jonctions peuvent être réalisées sous forme de transistors (drain et source séparée par une grille) semblables au transistor P1. Sur la figure 1, les jonctions sont désignées globalement par la référence J1 et sont constituées par plusieurs transistors en parallèle ayant chacun leur source, leur grille et leur drain réunis et reliés à la borne B. Ces transistors sont dans un caisson unique ou dans des caissons séparés et dans ce dernier cas, tous les caissons sont reliés au drain du transistor P1. Le premier transistor, associé à la jonction J1, sert à la détection d'une situation anormale nécessitant un redémarrage. Pour l'activation de ce redémarrage, on prévoit un deuxième transistor P2, ayant sa grille reliée au drain de P1, et sa source reliée (directement dans le cas de la figure 1, indirectement dans le cas de la figure 3 comme on le verra) à la borne d'alimentation A. Le drain de ce deuxième transistor P2 est relié au circuit de polarisation et permet d'injecter un courant dans ce circuit pour le faire redémarrer lorsque le transistor P2 est rendu conducteur. Dans l'exemple de circuit de polarisation représenté à la figure 1, le drain du transistor de redémarrage P2 est relié directement à la base et à l'émetteur du transistor NPN Q4 (monté en simple diode) et il injecte un courant dans ce transistor Q4, ce qui fait démarrer le circuit de polarisation. Le circuit fonctionne de la manière suivante : en cas de non- démarrage du circuit de polarisation après une coupure ou une microcoupure d'alimentation, le courant est nul ou quasiment nul dans les branches des miroirs de courant du circuit de polarisation. Le transistor de détection P1 est monté de manière à tendre à recopier le courant dans le transistor Q1 ; comme ce courant est très faible ou nul, le transistor P1 va être lui-même parcouru par un courant très faible ou nul. Mais des courants de fuite existent dans le transistor P1, notamment un courant de fuite de la jonction existant entre le caisson (relié à la borne A) du transistor P1 et le drain de ce transistor. En présence d'une tension d'alimentation Vcc sur la borne A, un courant de fuite passe de la borne A au drain du transistor P1 puis au caisson des jonctions J1, ce caisson étant relié par un conducteur au drain du transistor PL De là, le courant de fuite peut passer dans les jonctions J1 et aller vers la borne de masse B. On choisit les dimensions de la jonction J1 de telle sorte que la résistance au passage des courants de fuite soit plus faible dans la jonction J1 que dans le transistor P1. Ceci est possible bien que les courants de fuite soient mal connus : il suffit de choisir les dimensions des jonctions J1 assez grandes par rapport aux dimensions de drain et source du transistor P1 (par exemple en utilisant comme jonction J1 plusieurs transistors en parallèle, chacun de taille équivalente à celle de P1, ces transistors ayant leur grille leur drain et leur source réunis, le drain et la source formant avec le caisson la jonction désirée). Le rapport des résistances de fuite de J1 et P1 fait donc que le potentiel de grille du transistor P2 s'abaisse progressivement au fur et à mesure du passage des courants de fuite, de sorte que le transistor PMOS
P2 devient conducteur. Le transistor P2 injecte alors dans le transistor Q4 un courant suffisant pour faire démarrer le circuit de polarisation. Lorsque le circuit de polarisation a démarré, le transistor P1 (qui tend à recopier le courant présent dans les branches du circuit de polarisation) tend à conduire un courant largement plus important que les courants de fuite des jonctions J1. Le rapport entre les résistances au passage de courant du transistor P1 et de la jonction J1 s'inverse et le potentiel de grille du transistor P2 remonte à une valeur qui bloque franchement ce transistor. Le courant consommé par le transistor P2 au démarrage cesse donc d'être consommé après le démarrage. Ne reste consommé en permanence que le courant de fuite de la jonction J1 , ce qui représente une consommation faible. La figure 2 représente une vue en coupe de principe du substrat de circuit intégré sur lequel peut être installé le circuit selon l'invention. Le substrat est ici un substrat de type P dans lequel sont diffusés des caissons de type N. Les transistors PMOS sont formés dans ces caissons. Le transistor de détection de fonctionnement P1 est formé dans un caisson relié à la borne d'alimentation positive A. La source de P1 est reliée à cette borne. La grille est reliée au circuit de polarisation 10 dont on veut détecter le fonctionnement anormal pour le faire redémarrer ; plus précisément, la grille de P1 est reliée à la grille (non représentée sur la figure 2) des transistors Q1 et Q3. Le transistor P2 est formé dans un autre caisson de type N, également relié à la borne A ; la source de P2 est reliée à la borne A ; sa grille est reliée au drain du transistor P1 ; son drain est relié au circuit de polarisation pour forcer un courant de redémarrage dans ce circuit ; conformément à la figure 1 , le drain de P2 est relié à l'émetteur et à la base du transistor Q4. La jonction J1 est ici formée par deux "transistors" en parallèle, situés dans des caissons séparés 31 et 32, mais dans la pratique on utilisera de préférence de quatre à dix transistors en parallèle pour être sûr que, malgré la dispersion des courants de fuite d'un transistor à l'autre, le courant de fuite de l'ensemble de la jonction J1 soit supérieur au courant de fuite du transistor P1 dans l'état bloqué. Chaque caisson de la jonction J1 est relié au drain de P1 et donc à la grille de P2. Chacun des deux "transistors" est formé par une zone semiconductrice de drain (33, 35) et une zone de source (34, 36) de type P, ces zones étant séparées par un espace de type N recouvert par une grille (37, 38) ; grille, source et drain de chaque "transistor" sont reliés à la borne de masse B. Le substrat semiconducteur de type P dans lequel est formé l'ensemble du circuit est également mis à la masse par sa face avant et/ou par sa face arrière. La figure 3 représente une modification de circuit selon laquelle on peut assurer un démarrage et un arrêt manuel du circuit de polarisation en plus du démarrage automatique. Par exemple, on peut souhaiter que le circuit de polarisation soit inhibé volontairement par action d'un bouton poussoir qui fournit un signal logique ON/OFF (marche/arrêt) pour limiter la consommation au repos malgré la présence d'une alimentation Vcc de veille entre les bornes A et B. Dans ce cas d'interruption forcée du circuit de polarisation, une inversion du signal logique ON/OFF permet de redémarrer le circuit. Pour cela, on prévoit de préférence la disposition suivante : un transistor NMOS T1 a sa source reliée à la borne B et son drain relié au drain du transistor P2 ; il court-circuite, lorsqu'il est conducteur, la base et l'émetteur des transistors Q2 et Q4 des deux branches du circuit de polarisation et empêche le fonctionnement (et la consommation de courant) de ce dernier. La grille du transistor T1 est reliée à la sortie d'un inverseur 11 qui reçoit à son entrée un signal logique de marche/arrêt (marche au niveau haut, arrêt au niveau bas) ; l'application du signal d'arrêt rend conducteur le transistor T1. La sortie de l'inverseur 11 est également reliée à la grille d'un transistor PMOS T2 qui est placé en série entre la borne A et la source du transistor P1. Ce transistor T2 est bloqué par le signal d'arrêt, en même temps que le transistor T1 est rendu conducteur. Il empêche toute consommation de courant en mode "arrêt" par le transistor P2 et le transistor T1 qui sont conducteurs. L'inverseur 11, le transistor T1 et le transistor T2 assurent un blocage sans consommation du circuit de polarisation. Pour faire redémarrer manuellement le circuit plus rapidement dans le cas où il a été manuellement bloqué (le redémarrage automatique plus lent étant alors réservé aux cas de coupure d'alimentation), on prévoit de plus un ensemble en série de deux transistors NMOS T3 et T4, l'un étant commandé par la sortie de l'inverseur 11 et l'autre par la sortie d'un deuxième inverseur 12 qui reçoit lui-même la sortie du premier inverseur H. Cet ensemble en série est disposé entre la grille du transistor d'activation P2 et la masse B. Il permet de mettre à la masse pendant un très court instant (le temps de réaction de l'inverseur 12) la grille du transistor P2, ce qui rend conducteur ce dernier et active le démarrage instantanément. En dehors de ce court instant, l'un des transistors T3 et T4 au moins est bloqué et l'ensemble en série de T3 et T4 ne consomme pas de courant et n'a pas d'influence sur le transistor P2. Le court instant d'activation du démarrage se produit lors du passage à l'état logique haut du signal de marche/arrêt en vue d'un démarrage manuel : le transistor T3 devient conducteur au moment du basculement de l'interrupteur 11, alors que le transistor T4 est encore lui- même conducteur car il ne réagit qu'après le léger retard introduit par l'inverseur 12. Pendant le court instant où T3 et T4 sont conducteurs, la grille du transistor P2 est mise à la masse et P2 devient conducteur. Cette conduction cesse aussitôt après. Cette disposition de la figure 3 n'empêche en rien un redémarrage automatique en cas de perturbation de la tension d'alimentation comme dans le cas de la figure 1.

Claims

REVENDICATIONS
1. Circuit de démarrage (20) destiné à assurer le démarrage automatique d'un circuit de polarisation (10) après une perturbation de fonctionnement de ce dernier, caractérisé en ce qu'il comporte, dans un substrat de circuit intégré d'un premier type de conductivité comportant au moins un caisson d'un type de conductivité opposé (31 , 32) et une zone semiconductrice (33, 34, 35, 36) de même type de conductivité que le substrat, formée dans le caisson et constituant avec le caisson une jonction PN, - un premier transistor (P1 ) ou transistor de détection de l'état de fonctionnement du circuit de polarisation, connecté au circuit de polarisation de manière à être conducteur lorsque le circuit de polarisation fonctionne normalement et bloqué dans des cas de fonctionnement anormal, ce transistor étant placé en série avec la jonction PN entre deux bornes d'alimentation (A et B), la zone semiconductrice (33, 34, 35, 36) étant reliée à l'une des bornes d'alimentation (B), le drain du premier transistor (P1) étant relié au caisson par un conducteur, - un deuxième transistor (P2) ou transistor d'activation du redémarrage, dont la grille est reliée au drain du premier transistor, le deuxième transistor étant bloqué par la mise en conduction du premier transistor et étant rendu conducteur du fait des courants de fuite de la jonction PN lorsque le premier transistor est bloqué.
2. Circuit de démarrage selon la revendication 1, caractérisé en ce que la jonction PN est formée à partir de plusieurs zones semiconductrices de même type de conductivité que le substrat, séparées, et reliées électriquement les unes aux autres.
3. Circuit de démarrage selon la revendication 2, caractérisé en ce que la jonction PN comporte plusieurs caissons séparés reliés électriquement les uns aux autres, avec au moins une zone semi-conductrice diffusée dans chaque caisson pour constituer une jonction PN élémentaire dans ce caisson, les différentes jonctions élémentaires étant ainsi connectées en parallèle.
4. Circuit de démarrage selon la revendication 3, caractérisé en ce que chaque caisson comporte deux zones semiconductrices diffusées, séparées par un intervalle surmonté d'une grille reliée électriquement à ces deux zones, l'ensemble constituant un transistor ayant sa grille son drain et sa source réunis.
5. Circuit de démarrage selon la revendication 4, caractérisé en ce que le transistor constitué dans le caisson et ayant sa grille, son drain et sa source réunis est de dimensions multiples des dimensions du premier transistor (P1).
6. Circuit de démarrage selon l'une des revendications 4 et 5, caractérisé en ce que le nombre de transistors ayant leur grille, leur drain et leur source réunis à la deuxième borne d'alimentation (B) est d'au moins quatre.
EP04787141A 2003-09-26 2004-09-15 Circuit integre avec fonction de demarrage automatique Expired - Lifetime EP1664968B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0311322A FR2860307B1 (fr) 2003-09-26 2003-09-26 Circuit integre avec fonction de demarrage automatique
PCT/EP2004/052179 WO2005031490A1 (fr) 2003-09-26 2004-09-15 Circuit integre avec fonction de demarrage automatique

Publications (2)

Publication Number Publication Date
EP1664968A1 true EP1664968A1 (fr) 2006-06-07
EP1664968B1 EP1664968B1 (fr) 2007-08-15

Family

ID=34307208

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04787141A Expired - Lifetime EP1664968B1 (fr) 2003-09-26 2004-09-15 Circuit integre avec fonction de demarrage automatique

Country Status (8)

Country Link
US (1) US7348830B2 (fr)
EP (1) EP1664968B1 (fr)
JP (1) JP4499102B2 (fr)
CN (1) CN100498638C (fr)
CA (1) CA2536074A1 (fr)
DE (1) DE602004008307T2 (fr)
FR (1) FR2860307B1 (fr)
WO (1) WO2005031490A1 (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145372B2 (en) * 2004-08-31 2006-12-05 Micron Technology, Inc. Startup circuit and method
CN101056099B (zh) * 2007-04-13 2010-07-07 中兴通讯股份有限公司 电流源启动装置
US7605642B2 (en) * 2007-12-06 2009-10-20 Lsi Corporation Generic voltage tolerant low power startup circuit and applications thereof
US7893754B1 (en) * 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8634218B2 (en) 2009-10-06 2014-01-21 Power Integrations, Inc. Monolithic AC/DC converter for generating DC supply voltage
CN101801150B (zh) * 2009-12-29 2013-08-21 灿芯半导体(上海)有限公司 用于功率芯片的快速启动电源
US8310845B2 (en) * 2010-02-10 2012-11-13 Power Integrations, Inc. Power supply circuit with a control terminal for different functional modes of operation
CN103123512B (zh) * 2011-11-21 2015-03-25 联芯科技有限公司 带隙基准电路
CN103378085B (zh) * 2012-04-13 2016-12-14 快捷半导体(苏州)有限公司 一种集成电路的保护方法、电路及集成电路
US9110486B2 (en) 2012-09-06 2015-08-18 Freescale Semiconductor, Inc. Bandgap reference circuit with startup circuit and method of operation
JP6124609B2 (ja) * 2013-01-31 2017-05-10 ラピスセミコンダクタ株式会社 起動回路、半導体装置、及び半導体装置の起動方法
US9455621B2 (en) 2013-08-28 2016-09-27 Power Integrations, Inc. Controller IC with zero-crossing detector and capacitor discharge switching element
US9966847B2 (en) * 2015-07-17 2018-05-08 Bose Corporation Adaptive fail-save power-on control circuit
US9667154B2 (en) 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator
US9602009B1 (en) 2015-12-08 2017-03-21 Power Integrations, Inc. Low voltage, closed loop controlled energy storage circuit
US9629218B1 (en) 2015-12-28 2017-04-18 Power Integrations, Inc. Thermal protection for LED bleeder in fault condition
EP3513489A1 (fr) 2016-09-15 2019-07-24 Power Integrations, Inc. Contrôleur de convertisseur de courant à compensation de stabilité
DE102020113596A1 (de) 2019-07-12 2021-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung für einen verlustarmen antennenschalter
US11380680B2 (en) * 2019-07-12 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device for a low-loss antenna switch
US12401360B2 (en) 2023-07-20 2025-08-26 Stmicroelectronics International N.V. Leakage-based startup circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890052A (en) * 1988-08-04 1989-12-26 Texas Instruments Incorporated Temperature constant current reference
JPH02245810A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 基準電圧発生回路
JPH04111008A (ja) * 1990-08-30 1992-04-13 Oki Electric Ind Co Ltd 定電流源回路
US5155384A (en) * 1991-05-10 1992-10-13 Samsung Semiconductor, Inc. Bias start-up circuit
FR2703856B1 (fr) * 1993-04-09 1995-06-30 Sgs Thomson Microelectronics Architecture d'amplificateur et application a un generateur de tension de bande interdite .
JP3318105B2 (ja) * 1993-08-17 2002-08-26 三菱電機株式会社 起動回路
JPH07121255A (ja) * 1993-10-27 1995-05-12 Nec Corp 定電流源回路
CN1163482A (zh) * 1996-01-30 1997-10-29 株式会社日立制作所 带有降漏电流装置的半导体集成电路器件
US6400185B2 (en) * 2000-03-07 2002-06-04 Texas Instruments Incorporated Fixed transconductance bias apparatus
JP2002124637A (ja) * 2000-10-18 2002-04-26 Oki Micro Design Co Ltd 半導体集積回路
JP3423282B2 (ja) * 2000-10-18 2003-07-07 株式会社 沖マイクロデザイン 半導体集積回路
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005031490A1 *

Also Published As

Publication number Publication date
DE602004008307T2 (de) 2008-05-08
JP2007507027A (ja) 2007-03-22
JP4499102B2 (ja) 2010-07-07
FR2860307B1 (fr) 2005-11-18
CN1856757A (zh) 2006-11-01
DE602004008307D1 (de) 2007-09-27
EP1664968B1 (fr) 2007-08-15
CA2536074A1 (fr) 2005-04-07
US7348830B2 (en) 2008-03-25
US20070146048A1 (en) 2007-06-28
CN100498638C (zh) 2009-06-10
FR2860307A1 (fr) 2005-04-01
WO2005031490A1 (fr) 2005-04-07

Similar Documents

Publication Publication Date Title
EP1664968B1 (fr) Circuit integre avec fonction de demarrage automatique
EP0080394B1 (fr) Bascule bistable à stockage non volatil et à repositionnement statique
FR2725306A1 (fr) Mosfet de puissance ayant un circuit de commande et de protection contre les surintensites de courant et les surtemperatures decouple du corps de diode
FR3107627A1 (fr) Circuit de contrôle d'une photodiode SPAD
EP0604270B1 (fr) Circuit de démarrage et de sécurité contre les coupures d'alimentation pour circuit intégré
EP0357528B1 (fr) Transistor MOS composite et application à une diode roue libre
FR2858493A1 (fr) Circuit d'attaque a autoelevation
EP0700141A1 (fr) Détecteur de température sur circuit intégré
EP0690573B1 (fr) Circuit de commande de mise en veille partielle d'une source de polarisation
EP0359680A1 (fr) Diode active intégrable
FR2475779A1 (fr) Circuit et procede d'alimentation de secours pour polariser les lignes binaires d'une memoire statique a semi-conducteur
EP0699989B1 (fr) Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence
FR2499325A1 (fr) Circuit de protection pour dispositifs a circuits integres
EP1249707A1 (fr) Dispositif de détection d'alimentation
EP2087592B1 (fr) Etage de sortie logique de circuit integre protege contre une inversion de batterie
EP0915480A2 (fr) Point mémoire MOS
FR2713398A1 (fr) Fusible pour circuit intégré.
FR2982720A1 (fr) Interrupteur de puissance
EP0690574B1 (fr) Circuit de commande d'une source de polarisation
EP0793344A1 (fr) Interrupteur statique monolithique à trois états
FR2549999A1 (fr) Cellule de memoire du type ram comprenant un element de memoire non volatil electriquement programmable
EP0164770B1 (fr) Relais statique pour courant continu basse tension
EP0690575B1 (fr) Dispositif de mise en veille d'une source de polarisation
WO2002065551A1 (fr) Dispositif d'ajustement des circuits avant mise en boitier
JP2006050437A (ja) スタートアップ回路及びこれを用いた定電流回路

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060207

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: E2V SEMICONDUCTORS

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT NL

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 602004008307

Country of ref document: DE

Date of ref document: 20070927

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20070919

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20080516

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20110907

Year of fee payment: 8

Ref country code: GB

Payment date: 20110914

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20110916

Year of fee payment: 8

Ref country code: NL

Payment date: 20110922

Year of fee payment: 8

REG Reference to a national code

Ref country code: NL

Ref legal event code: V1

Effective date: 20130401

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20120915

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20120915

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130403

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20120915

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130401

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 602004008307

Country of ref document: DE

Effective date: 20130403

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20160826

Year of fee payment: 13

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20180531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20171002