EP1581966A2 - Method for the production of a semiconductor component - Google Patents

Method for the production of a semiconductor component

Info

Publication number
EP1581966A2
EP1581966A2 EP03799455A EP03799455A EP1581966A2 EP 1581966 A2 EP1581966 A2 EP 1581966A2 EP 03799455 A EP03799455 A EP 03799455A EP 03799455 A EP03799455 A EP 03799455A EP 1581966 A2 EP1581966 A2 EP 1581966A2
Authority
EP
European Patent Office
Prior art keywords
component
lateral
power component
insulation
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03799455A
Other languages
German (de)
French (fr)
Inventor
Klaus Kohlmann-Von Platen
Helmut Bernt
Detlef Friedrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP1581966A2 publication Critical patent/EP1581966A2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Definitions

  • the invention relates to a method for producing a semiconductor component which has a first vertical power component and at least one lateral, active component and / or at least a second vertical component, and a semiconductor component which can be produced using the method.
  • Monolithic integration is a manufacturing process for microchips in which the various components do not have to be individually adjusted and glued on, but the entire chip is made from one piece. In addition to the lower adjustment effort, such systems are extremely robust.
  • the monolithic integration of the aforementioned power components is implemented in different ways depending on the respective voltage class.
  • So-called smart power processes such as BCDMOS are used for voltages up to a few 100 V.
  • the different regions are separated laterally either by doping regions or by dielectric isolation.
  • the power component is usually insulated from the control circuit by a pn junction.
  • a pn junction is that a thyristor structure exists between the source-drain zones of the n-channel transistor and the source-drain zones of the p-channel transistor, which can ignite and thus the functionality of the inverter reduced or leads to the destruction of the component.
  • This undesirable effect is called The term "latch-up effect" refers to.
  • a fundamental disadvantage of SOI technology is that an undesirable control effect of the substrate cannot be avoided.
  • the substrate acts via the buried insulator like a second gate electrode on transistors, which is integrated in a layer. If potential differences occur between the substrate and the corresponding layer, this can lead to threshold voltage shifts and to changes in the switching state of the transistors.
  • DE 42 01 910 AI describes a method for producing a Integrated circuit with at least two vertical power components, in which influences of switching operations of a vertical power component on a control circuit or on a second vertical power component are to be largely avoided.
  • the semiconductor component described in this publication is essentially characterized in that the control circuit is located above a rear etching recess and is delimited from the etching recess by an etching stop layer.
  • the control circuit is also isolated in the lateral direction from the power components by LOCOS insulation.
  • a disadvantage of the power component described in this publication is that a large amount of silicon area is required for the lateral insulation regions when it is produced and, on the other hand, the semiconductor component is not suitable for higher voltage classes due to this type of insulation.
  • the object of the invention is to specify a semiconductor component and a method for its production which enable inexpensive integration of a vertical power component and a lateral, active component and / or further vertical power components.
  • a component that solves the aforementioned task to also integrate power components of higher voltage classes on the semiconductor component.
  • the object is achieved with the method according to claim 1 and the semiconductor component according to claim 10.
  • a method for producing a semiconductor component which has a first vertical power component and at least one lateral, active component and / or at least a second vertical power component, with the steps:
  • the method according to the invention thus makes it possible to integrate a plurality of vertical power components as well as lateral, active components on one semiconductor component.
  • the electrical insulation of the various components is achieved by first etching trenches in the silicon wafer, which are filled with a dielectric.
  • the depth of the trenches is set so that it corresponds to the wafer thickness after the thinning process.
  • One or more trenches can be used to isolate the individual components.
  • the first power component, the at least one lateral becomes active
  • Component and / or the at least one second vertical power component is approximately ring-shaped and / or disk-shaped.
  • the lateral, active component is disc-shaped and arranged on the front side in such a way that it is completely surrounded by the trench in the first power component.
  • the inner surface of the semiconductor component containing laterally active components and the power components can be arranged outwards in rings around the laterally active component.
  • a dielectric is deposited on the back of the substrate.
  • the dielectric serves for the complete electrical decoupling of the wafer substrate.
  • the dielectric is opened in a subsequent process step at the appropriate locations for rear-side metallization.
  • At least one trench which completely surrounds at least a partial area of the front side, is preferably etched into the surface.
  • the depth of the at least one trench is set such that it corresponds to the wafer thickness after the thinning process. For reasons of lateral field distribution, combinations of a dielectric with doped polysilicon are also conceivable as filling the trenches.
  • a multiplicity of vertical power components and lateral, active components are arranged on a silicon substrate such that they are arranged concentrically or eccentrically around a common reference point on the substrate and in each case by a Trench, which was produced by the aforementioned method, are isolated from each other.
  • the contacting of the one or more power components is preferably carried out with the following steps:
  • the applied metallization is structured in a special training.
  • a further, particularly suitable embodiment provides for the at least one lateral, active one
  • the at least one lateral, active component is preferably arranged in a p-doped well.
  • the semiconductor component according to the invention has at least one first vertical power component and at least one lateral, active component and / or at least one second vertical power component, between which at least one with a Insulation filled trench is arranged.
  • the semiconductor component described is characterized in that the insulation at least partially has a dielectric and that the at least one vertical power component and the at least one lateral, active component have an approximately annular and / or disk-shaped configuration and are concentric or eccentric around a common reference point on a Silicon substrate are arranged.
  • the aforementioned semiconductor component enables the integration of a plurality of vertical power components and lateral, active components on one component. It is also a significant advantage of the semiconductor component according to the invention that vertical and lateral, active components are arranged on a component in a particularly space-saving manner.
  • Power components for voltages of up to 1700 V are preferably used in the semiconductor component according to the invention.
  • the voltage classes vary between 600 and 1700 V. It is therefore possible to use power MOS components in a voltage class of 100 to 200 V, IGBTs in a voltage class of up to 1700 V, preferably 600 to 1200 V, as a power component. or use diodes.
  • the aforementioned power components In order to avoid high field strengths in the active area in the event of a blockage, the aforementioned power components always require an edge termination structure. This is the case for components for voltages up to 1200 V. Length of these edge seals, for example, up to 600 ⁇ m. If components in a conventional design were placed next to one another on a wafer and separated from one another by a conventional trench insulation, one would apply to each individual component
  • the inventive, preferably concentric arrangement of the respective functional elements to be integrated on a semiconductor component greatly reduces the space required for the edge termination structures described above.
  • this particularly suitable arrangement of the functional components considerably reduces the effort involved in contacting
  • the power components are arranged in a ring shape on the outside.
  • the at least one lateral, active component is preferably completely surrounded by at least one filled trench and a vertical power component.
  • Wafer backside are decoupled, a further, special embodiment provides to arrange the at least one lateral, active component in a doped trough.
  • the dielectric preferably provides corresponding openings for contacting the power components from the rear.
  • Fig. 2 shows a concentric arrangement of the
  • the electrical isolation of the various components is achieved by first etching trenches 2 in the silicon substrate 1 become.
  • the trenches 2 are filled with a dielectric or a combination of a dielectric with polysilicon as the insulation layer 4.
  • the silicon substrate 1 is thinned from the back to the trench bottom 3 of the silicon Substrate 1 etched trench 2. In this way, the insulation layer 4 filled in the trenches 2 is exposed from the back.
  • the depth of the trenches 2 is set such that it corresponds to the wafer thickness after the thinning process.
  • the respective function elements 5, 6 are arranged concentrically and separately on a substrate by trench insulation 4.
  • the functional elements 5, 6 could also be arranged eccentrically.
  • the inner surface of the chip contains laterally, active components 6, such as components designed in bipolar, CMOS, NMOS or PMOS technology.
  • the power components 5, such as IGBTs and / or diodes, are arranged in a ring around the lateral, active component 6.
  • both power components 5 and / or a lateral, active component 6 in such rings around a centrally arranged and disk-shaped functional element.
  • FIG. 3 shows a sectional view through a semiconductor component according to the invention.
  • An IGBT 9, a diode 10 and a lateral, active component 6 are arranged on the semiconductor component, which are separated from each other in an electrically insulating manner by trench insulation 4.
  • On the front is a large number of front contacts
  • the lateral, active component 6 is also in a doping trough
  • a dielectric 13 is applied to the back after thinning the wafer substrates. As can be seen in FIG. 3b, the dielectric 13 is opened for the rear-side contacting of the power components 6 at the corresponding locations for the rear-side metallization 8, which is finally applied on the rear side of the semiconductor component.

Abstract

Disclosed is a method for the production of a semiconductor element comprising at least one first vertical power component (5, 9) and at least one lateral, active component (6) and/or at least one second vertical power component (10), between which at least one trench (2) filled with at least one type of insulation (4) is disposed. The invention also relates to a semiconductor component produced according to said method. The semiconductor component is essentially characterized by an eccentric or concentric arrangement of the respective functional elements (5, 6, 9, 10) which are respectively separated from each other by trench insulation. In order to produce one such semiconductor element, at least one trench is etched into the front side of a silicon substrate (1). Said trench fully encompasses at least one partial surface of the front side and is subsequently filled with insulation (4). In a further stage of said method, the silicon substrate (1) is extensively thinned from the rear side to the insulation (4), i.e. up to the lower side of the insulation. The power components (5, 9, 10) are contacted from the rear side.

Description

Verfahren zur Herstellung eines Halbleiterbauelements Method of manufacturing a semiconductor device
Technisches GebietTechnical field
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, das über ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Bauelement verfügt sowie ein mit dem Verfahren herstellbares Halbleiterbauelement.The invention relates to a method for producing a semiconductor component which has a first vertical power component and at least one lateral, active component and / or at least a second vertical component, and a semiconductor component which can be produced using the method.
Stand der TechnikState of the art
Bei der monolithischen Integration handelt es sich um ein Herstellungsverfahren für Mikrochips, bei dem die verschiedenen Bauelemente nicht einzeln justiert und aufgeklebt werden müssen, sondern der ganze Chip aus einem Stück gefertigt wird. Neben dem geringeren Justieraufwand sind solche Systeme außerordentlich robust.Monolithic integration is a manufacturing process for microchips in which the various components do not have to be individually adjusted and glued on, but the entire chip is made from one piece. In addition to the lower adjustment effort, such systems are extremely robust.
Für die monolithische Integration sind Leistungsbauelemente, insbesondere Bipolar- und MOS-Stufen zur Verarbeitung größerer Ströme (I > 1 Ampere) bei Verlustleistungen von P > 5 Watt seit langem verfüg- bar. Diese Bauelemente erreichen heutzutage Leistungen bis 1 kW bzw. Ströme bis zu 50 A.Power components, in particular bipolar and MOS stages for processing larger currents (I> 1 amperes) with power losses of P> 5 watts, have long been available for monolithic integration. Nowadays, these components achieve outputs of up to 1 kW or currents of up to 50 A.
Zunehmend wurden in solche Konzepte Treiberschaltungen zum Ansteuern der Leistungsstufen sowie SchutzSchaltungen zur Absicherung gegen thermische und elektrische Überlastung einbezogen. Schließlich wurde sogar dazu übergegangen, auch die Informationsverarbeitung mit in das Integrationskonzept einzufügen. Derartige integrierte Schaltungen, die außer einem Leistungsteil einen informationsverarbeitenden Schaltungsteil auf einem Chip enthalten, werden als so genannte Smart-Power-Schaltungen bezeichnet.Driver circuits for controlling the power levels and protective circuits for protection against thermal and electrical overload have been increasingly incorporated into such concepts. Finally, it was even started to include information processing in the integration concept. Such integrated circuits, which contain an information processing circuit part on a chip in addition to a power section, are referred to as so-called smart power circuits.
Aus der Verwendung dieser Smart-Power-Schaltungen ergeben sich sowohl Prozess- als auch Bauelemente- spezifische Vor- und Nachteile. Vorteilhaft ist es in jedem Fall, den Bipolar-, CMOS- wie auch PMOS-Prozess, insbesondere für MOS-Leistungsstufen mit vertikalemThe use of these smart power circuits results in both process and component-specific advantages and disadvantages. In any case, it is advantageous to use the bipolar, CMOS and PMOS process, especially for MOS power levels with a vertical
Stromfluss, auf dem Chip verfügbar zu haben. Derartige Bipolar-, CMOS-, PMOS- oder auch BCD-Konzepte werden immer weiter entwickelt.Current flow to have available on the chip. Such bipolar, CMOS, PMOS or BCD concepts are constantly being developed.
Die monolithische Integration der vorgenannten Leistungsbauelemente wird in Abhängigkeit der jeweiligen Spannungsklasse auf unterschiedliche Weise realisiert. Für Spannungen bis einige 100 V kommen so genannte Smart-Power-Prozesse, wie etwa BCDMOS zum Einsatz. Die laterale Trennung der unterschiedlichen Bereiche erfolgt hierbei entweder durch Dotierungs- gebiete oder durch dielektrische Isolation.The monolithic integration of the aforementioned power components is implemented in different ways depending on the respective voltage class. So-called smart power processes such as BCDMOS are used for voltages up to a few 100 V. The different regions are separated laterally either by doping regions or by dielectric isolation.
Bei vertikalen Leistungshalbleitern wird üblicher- weise eine Isolation des Leistungsbauelementes gegenüber der Steuerschaltung durch einen pn-Übergang bewirkt . Problematisch an einem solchen pn-Übergang ist allerdings, dass zwischen den Source-Drain-Zonen des n- Kanal-Transistors und den Source-Drain-Zonen des p- Kanal-Transistors eine Thyristorstruktur existiert, die Zünden kann und damit die Funktionsfähigkeit des Inverters herabsetzt bzw. zur Zerstörung des Bauelementes führt. Dieser unerwünschte Effekt wird als „latch-up-Effekt" bezeichnet. Je höher der angestrebte Integrationsgrad ist, umso enger versucht man p-Kanal- und n-KanalStruktur anzuordnen und umso wirksamer wird dieser störende Effekt .In the case of vertical power semiconductors, the power component is usually insulated from the control circuit by a pn junction. The problem with such a pn junction, however, is that a thyristor structure exists between the source-drain zones of the n-channel transistor and the source-drain zones of the p-channel transistor, which can ignite and thus the functionality of the inverter reduced or leads to the destruction of the component. This undesirable effect is called The term "latch-up effect" refers to. The higher the desired degree of integration, the closer one tries to arrange the p-channel and n-channel structure and the more effective this disruptive effect becomes.
Aus diesem Grund sind verschiedene Prozesse entwickelt worden, die auf einer dielektrischen Isolation der verschiedenen Schaltungsteile voneinander beruhen. So kann bspw. an Stelle des pn-Übergangs das entsprechende Leistungsbauelement auch mit Hilfe einer dielektrischen Isolation gegenüber der Steuerschaltung isoliert werden. Nachteilig an dieser Art der Isolierung ist wiederum, dass diese Ansätze zur monolithischen Integration von Leistungsbauelementen zurzeit noch auf der extrem teuren Silicon-On-Insulator Technologie (SOI) beruhen. Zur Isolation der verschiedenen Bauelemente werden Trenches bis zu der vergrabenen Oxidschicht geätzt, die mit Oxid oder Oxid und Polysilizium aufgefüllt werden.For this reason, various processes have been developed which are based on dielectric isolation of the different circuit parts from one another. For example, instead of the pn junction, the corresponding power component can also be isolated from the control circuit using dielectric insulation. A disadvantage of this type of insulation is that these approaches for the monolithic integration of power components are currently still based on the extremely expensive Silicon-On-Insulator Technology (SOI). To isolate the various components, trenches are etched up to the buried oxide layer, which are filled with oxide or oxide and polysilicon.
Ein grundsätzlicher Nachteil der SOI-Technologie besteht darin, dass eine unerwünschte Steuerwirkung des Substrates nicht zu vermeiden ist. Das Substrat wirkt über den vergrabenen Isolator wie eine zweite Gate- Elektrode auf Transistoren, die in eine Schicht integriert ist. Dies kann beim Auftreten von Potenzial- differenzen zwischen dem Substrat und der entsprechenden Schicht zu Schwellen-spannungsverschiebungen und zu Änderungen des Schaltzustandes der Transistoren führen.A fundamental disadvantage of SOI technology is that an undesirable control effect of the substrate cannot be avoided. The substrate acts via the buried insulator like a second gate electrode on transistors, which is integrated in a layer. If potential differences occur between the substrate and the corresponding layer, this can lead to threshold voltage shifts and to changes in the switching state of the transistors.
In diesem Zusammenhang wird in der DE 42 01 910 AI eine weitere Entwicklung dargestellt. Diese Druckschrift beschreibt ein Verfahren zur Herstellung einer integrierten Schaltung mit wenigstens zwei vertikalen Leistungsbauelementen, bei dem Einflüsse von Schaltungsvorgängen eines vertikalen Leistungsbauelementes auf eine Steuerschaltung bzw. auf ein zweites vertikales Leistungsbauelement weitgehend vermieden werden sollen. Das in dieser Druckschrift beschriebene Halbleiterbauelement zeichnet sich im Wesentlichen dadurch aus, dass die Steuerschaltung oberhalb einer rückseitigen Atzausnehmung liegt und gegenüber der Atzausnehmung durch eine Ätzstoppschicht abgegrenzt ist . Die Steuerschaltung ist ferner in lateraler Richtung gegenüber den Leistungsbauelementen durch eine LOCOS-Isolation isoliert. Nachteilig an dem in dieser Druckschrift beschriebenen Leistungs- bauelement ist allerdings, dass bei dessen Herstellung zum einen sehr viel Siliziumfläche für die lateralen Isolationsgebiete benötigt wird und zum anderen, das Halbleiterbauelement auf Grund dieser Art der Isolation nicht für höhere Spannungsklassen geeignet ist.In this context, a further development is shown in DE 42 01 910 AI. This document describes a method for producing a Integrated circuit with at least two vertical power components, in which influences of switching operations of a vertical power component on a control circuit or on a second vertical power component are to be largely avoided. The semiconductor component described in this publication is essentially characterized in that the control circuit is located above a rear etching recess and is delimited from the etching recess by an etching stop layer. The control circuit is also isolated in the lateral direction from the power components by LOCOS insulation. A disadvantage of the power component described in this publication, however, is that a large amount of silicon area is required for the lateral insulation regions when it is produced and, on the other hand, the semiconductor component is not suitable for higher voltage classes due to this type of insulation.
Ausgehend von dem bekannten Stand der Technik liegt der Erfindung die Aufgabe zu Grunde, ein Halbleiterbauelement sowie ein Verfahren zu dessen Herstellung anzugeben, die eine kostengünstige Integration eines vertikalen Leistungsbauelementes und eines lateralen, aktiven Bauelements und/oder weiterer vertikaler Leistungsbauelemente ermöglichen. Insbesondere soll es mit Hilfe eines Bauelementes, das die vorgenannte Aufgabe löst, möglich sein, auch Leistungsbauelemente höherer Spannungsklassen auf dem Halbleiterbauelement zu integrieren. Die Aufgabe wird mit dem Verfahren gemäß Anspruch 1 und dem Halbleiterbauelement nach Anspruch 10 gelöst. Vorteilhafte Weiterbildungen des Erfindungsgedankens sind Gegenstand der Un eransprüche sowie aus dem nachfolgenden Beschreibungstext unter Bezugnahme auf die Ausführungsbeispiele zu entnehmen.On the basis of the known prior art, the object of the invention is to specify a semiconductor component and a method for its production which enable inexpensive integration of a vertical power component and a lateral, active component and / or further vertical power components. In particular, it should be possible with the aid of a component that solves the aforementioned task to also integrate power components of higher voltage classes on the semiconductor component. The object is achieved with the method according to claim 1 and the semiconductor component according to claim 10. Advantageous further developments of the inventive concept are the subject of the claims and can be found in the following description with reference to the exemplary embodiments.
Erfindungsgemäß ist ein Verfahren zur Herstellung eines Halbleiterbauelements, das über ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement verfügt mit den Schritten:According to the invention is a method for producing a semiconductor component which has a first vertical power component and at least one lateral, active component and / or at least a second vertical power component, with the steps:
- Bereitstellen eines eine Vorder- und eine Rückseite aufweisenden Silizium-Substrates,Providing a silicon substrate having a front and a back,
- Ätzen wenigstens eines Grabens, der zumindest eine Teilfläche der Vorderseite vollumfänglich umschließt, in das Silizium-Substrat ,Etching at least one trench, which completely encloses at least a partial area of the front, into the silicon substrate,
- Auffüllen des wenigstens einen Grabens mit einer Isolierung, die zumindest ein Dielektrikum enthält oder ein Dielektrikum ist,Filling the at least one trench with an insulation which contains at least one dielectric or is a dielectric,
- Durchführen von Prozessschritten auf der Vorderseite des Silizium-Substrates zum Herstellen eines ersten vertikalen Leistungsbauelementes sowie wenigstens eines lateralen, aktiven Bauelements und/oder zumindest eines zweiten vertikalen Leistungsbauelements, so dass sowohl das erste Leistungsbauelement als auch das wenigstens eine laterale, aktive Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement kon- oder exzentrisch um einen gemeinsamen Bezugspunkt und jeweils durch den wenigstens einen Graben voneinander getrennt auf dem Substrat angeordnet werden, - ganzflächiges Dünnen des Silizium-Substrates von der Rückseite her bis an die Isolierung sowie- Performing process steps on the front of the silicon substrate for producing a first vertical power component and at least one lateral, active component and / or at least one second vertical power component, so that both the first power component and the at least one lateral, active component and / or at least a second vertical power component is arranged concentrically or eccentrically around a common reference point and in each case separated from one another by the at least one trench on the substrate, - Thinning the entire surface of the silicon substrate from the back to the insulation as well
- Kontaktieren der Leistungsbauelemente von der Rückseite her.- Contacting the power components from the back.
Das erfindungsgemäße Verfahren ermöglicht es somit, mehrere vertikale Leistungsbauelemente sowie laterale, aktive Bauelemente auf einem Halbleiterbauelement zu integrieren. Die elektrische Isolation der verschiedenen Bauelemente wird dadurch erreicht, dass zunächst Gräben in den Silizium-Wafer geätzt werden, die mit einem Dielektrikum aufgefüllt werden. Die Tiefe der Gräben wird derart eingestellt, dass sie der Waferdicke nach dem Dünnungsprozess entspricht . Zur Isolation der einzelnen Bauelemente können ein oder mehrere Gräben verwendet werden.The method according to the invention thus makes it possible to integrate a plurality of vertical power components as well as lateral, active components on one semiconductor component. The electrical insulation of the various components is achieved by first etching trenches in the silicon wafer, which are filled with a dielectric. The depth of the trenches is set so that it corresponds to the wafer thickness after the thinning process. One or more trenches can be used to isolate the individual components.
In einer besonderen Ausführungsform des erfindungsgemäßen Verfahrens werden das erste Leistungs- bauelement, das wenigstens eine laterale, aktiveIn a special embodiment of the method according to the invention, the first power component, the at least one lateral, becomes active
Bauelement und/oder das zumindest eine zweite vertikale Leistungsbauelement annähernd ring- und/oder scheibenförmig ausgebildet. Vorzugsweise wird das laterale, aktive Bauelement scheibenförmig ausgebildet und derart auf der Vorderseite angeordnet, dass es vollumfänglich von dem Graben in dem ersten Leistungsbauelement umgeben ist.Component and / or the at least one second vertical power component is approximately ring-shaped and / or disk-shaped. Preferably, the lateral, active component is disc-shaped and arranged on the front side in such a way that it is completely surrounded by the trench in the first power component.
Auf diese Weise wird eine konzentrische Anordnung der jeweiligen Funktionselemente verwirklicht, wobei die innere Fläche des Halbleiterbauelements lateral aktive Bauelemente enthält und die Leistungsbauelemente nach außen hin in Ringen um das lateral aktive Bauelement herum angeordnet werden.In this way, a concentric arrangement of the respective functional elements is realized, the inner surface of the semiconductor component containing laterally active components and the power components can be arranged outwards in rings around the laterally active component.
In einer Weiterbildung des erfindungsgemäßen Verfahrens ist vorgesehen, dass nach dem Dünnen und vor der Kontaktierung des wenigstens einen Leistungsbauelements ein Dielektrikum auf der Rückseite des Substrats abgeschieden wird. Das Dielektrikum dient der vollständigen elektrischen Entkopplung des Wafersubstrates . Um eine rückseitige Kontaktierung der Leistungsbauelemente zu Gewähr leisten, wird das Dielektrikum in einem nachfolgenden Verfahrensschritt an den entsprechenden Stellen für eine Rückseiten- Metallisierung geöffnet.In a further development of the method according to the invention it is provided that after the thinning and before contacting the at least one power component, a dielectric is deposited on the back of the substrate. The dielectric serves for the complete electrical decoupling of the wafer substrate. In order to guarantee rear-side contacting of the power components, the dielectric is opened in a subsequent process step at the appropriate locations for rear-side metallization.
Auf der Vorderseite des Silizium-Substrates wird vorzugsweise wenigstens ein Graben, der zumindest eine Teilfläche der Vorderseite vollumfänglich umschließt, in die Oberfläche hineingeätzt. Die Tiefe des wenigstens einen Grabens wird derart eingestellt, dass sie der Waferdicke nach dem Dünnungsprozess entspricht . Als Auffüllung der Gräben sind aus Gründen der lateralen Feldverteilung auch Kombinationen aus einem Dielektrikum mit dotiertem Polysilizium denkbar.On the front side of the silicon substrate, at least one trench, which completely surrounds at least a partial area of the front side, is preferably etched into the surface. The depth of the at least one trench is set such that it corresponds to the wafer thickness after the thinning process. For reasons of lateral field distribution, combinations of a dielectric with doped polysilicon are also conceivable as filling the trenches.
In einer weiteren, besonders geeigneten Ausführungsform des erfindungsgemäßen Verfahrens werden auf einem Silizium-Substrat eine Vielzahl vertikaler Leistungsbauelemente sowie lateraler, aktiver Bauelemente derart angeordnet, dass sie kon- oder exzentrisch um einen gemeinsamen Bezugspunkt auf dem Substrat angeordnet werden und jeweils durch einen Graben, der nach dem vorgenannten Verfahren hergestellt wurde, voneinander isoliert werden.In a further, particularly suitable embodiment of the method according to the invention, a multiplicity of vertical power components and lateral, active components are arranged on a silicon substrate such that they are arranged concentrically or eccentrically around a common reference point on the substrate and in each case by a Trench, which was produced by the aforementioned method, are isolated from each other.
Die Kontaktierung des einen oder der mehreren Leistungsbauelemente erfolgt vorzugsweise mit den Schritten:The contacting of the one or more power components is preferably carried out with the following steps:
- Herstellen von Öffnungen in dem Dielektrikum zur Kontaktierung des wenigstens einen Leistungsbauelementes von der Rückseite her sowie - Aufbringen einer Metallisierung auf die Rückseite.- Making openings in the dielectric for contacting the at least one power component from the rear, and - Applying a metallization to the rear.
In einer speziellen Weiterbildung wird die aufgebrachte Metallisierung strukturiert.The applied metallization is structured in a special training.
Eine weitere, besonders geeignete Ausführungsform sieht vor, das wenigstens eine laterale, aktiveA further, particularly suitable embodiment provides for the at least one lateral, active one
Bauelement in einer dotierten Wanne anzuordnen. Auf diese Weise wird sichergestellt, dass die lateralen, aktiven Bauelemente an der Waferoberflache Potenzial- mäßig von der spannungsführenden Waferrückseite entkoppelt sind. Vorzugsweise wird das zumindest eine laterale, aktive Bauelement hierzu in einer p-dotierten Wanne angeordnet .Arrange component in a doped tub. This ensures that the lateral, active components on the wafer surface are potentially decoupled from the voltage-carrying back of the wafer. For this purpose, the at least one lateral, active component is preferably arranged in a p-doped well.
Besonders geeignet ist es weiterhin, das wenigstens eine laterale, aktive Bauelement in Bipolar-, CMOS-, NMOS- und/oder PMOS-Technologie in dem Halbleiterbauelement zu integrieren.It is also particularly suitable to integrate the at least one lateral, active component in the semiconductor component using bipolar, CMOS, NMOS and / or PMOS technology.
Das erfindungsgemäße Halbleiterbauelement, weist wenigstens ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement auf, zwischen denen wenigstens ein mit einer Isolierung gefüllter Graben angeordnet ist. Das beschriebene Halbleiterbauelement zeichnet sich dadurch aus, dass die Isolierung wenigstens teilweise ein Dielektrikum aufweist und dass das wenigstens eine vertikale Leistungsbauelement und das wenigstens eine laterale, aktive Bauelement annähernd ring- und/oder scheibenförmig ausgebildet und kon- oder exzentrisch um einen gemeinsamen Bezugspunkt auf einem Silizium- Substrat angeordnet sind.The semiconductor component according to the invention has at least one first vertical power component and at least one lateral, active component and / or at least one second vertical power component, between which at least one with a Insulation filled trench is arranged. The semiconductor component described is characterized in that the insulation at least partially has a dielectric and that the at least one vertical power component and the at least one lateral, active component have an approximately annular and / or disk-shaped configuration and are concentric or eccentric around a common reference point on a Silicon substrate are arranged.
Das vorgenannte Halbleiterbauelement ermöglicht auf Grund der erfindungsgemäßen Ausführungen die Integration mehrerer vertikaler Leistungsbauelemente sowie lateraler, aktiver Bauelemente auf einem Bauelement. Wesentlicher Vorteil des erfindungsgemäßen Halbleiterbauelementes ist es außerdem, dass vertikal und lateral, aktive Bauelemente besonders platzsparend auf einem Bauelement angeordnet werden.On the basis of the designs according to the invention, the aforementioned semiconductor component enables the integration of a plurality of vertical power components and lateral, active components on one component. It is also a significant advantage of the semiconductor component according to the invention that vertical and lateral, active components are arranged on a component in a particularly space-saving manner.
Vorzugsweise kommen im erfindungsgemäßen Halbleiterbauelement Leistungsbauelemente für Spannungen von bis zu 1700 V zum Einsatz. Je nach eingesetztem Leistungsbauelement variieren die Spannungsklassen zwischen 600 und 1700 V. Daher ist es sowohl möglich, als Leistungsbauelement Power-MOS-Bauelemente in einer Spannungsklasse von 100 bis 200V, IGBTs in einer Spannungsklasse von bis zu 1700 V, vorzugsweise von 600 bis 1200V, oder Dioden einzusetzen.Power components for voltages of up to 1700 V are preferably used in the semiconductor component according to the invention. Depending on the power component used, the voltage classes vary between 600 and 1700 V. It is therefore possible to use power MOS components in a voltage class of 100 to 200 V, IGBTs in a voltage class of up to 1700 V, preferably 600 to 1200 V, as a power component. or use diodes.
Um im Sperrfall hohe Feldstärken am Aktivgebiet zu vermeiden, benötigen die vorgenannten Leistungsbauelemente in jedem Fall eine Randabschlussstruktur. So beträgt bei Bauelementen für Spannungen bis 1200 V die Länge dieser Randabschlüsse beispielsweise bis zu 600 μm. Würden Bauelemente in konventioneller Bauweise auf einem Wafer nebeneinander platziert und durch eine konventionell ausgeführte Trenchisolation voneinander getrennt, wäre für jedes einzelne Bauelement einIn order to avoid high field strengths in the active area in the event of a blockage, the aforementioned power components always require an edge termination structure. This is the case for components for voltages up to 1200 V. Length of these edge seals, for example, up to 600 μm. If components in a conventional design were placed next to one another on a wafer and separated from one another by a conventional trench insulation, one would apply to each individual component
Randabschluss vorzusehen, über den die Metallisierung zu führen wäre. Im Gegensatz hierzu wird durch die erfindungsgemäße, vorzugsweise konzentrische Anordnung der jeweiligen auf einem Halbleiterbauelement zu integrierenden Funktionselemente der für die zuvor beschriebenen Randabschlussstrukturen benötigte Platz stark minimiert. Darüber hinaus wird durch diese, besonders geeignete Anordnung der Funktionsbauelemente der Aufwand bei der Kontaktierung erheblich verringert,Provide edge closure over which the metallization would have to be carried out. In contrast to this, the inventive, preferably concentric arrangement of the respective functional elements to be integrated on a semiconductor component greatly reduces the space required for the edge termination structures described above. In addition, this particularly suitable arrangement of the functional components considerably reduces the effort involved in contacting,
In einer besonderen Ausführungsform werden die Leistungsbauelemente nach außen hin ringförmig angeordnet. Vorzugsweise ist hierbei das wenigstens eine laterale, aktive Bauelement vollumfänglich von zumindest einem gefüllten Graben und einem vertikalen Leistungsbauelement umgeben.In a special embodiment, the power components are arranged in a ring shape on the outside. In this case, the at least one lateral, active component is preferably completely surrounded by at least one filled trench and a vertical power component.
Um darüber hinaus sicherzustellen, dass die lateral, aktiven Bauelemente an der Waferoberflache potenzialmäßig auch von der spannungsführendenIn addition, to ensure that the laterally active components on the wafer surface also potentially from the live
Waferrückseite entkoppelt sind, sieht eine weitere, besondere Ausführungsform vor, das wenigstens eine laterale, aktive Bauelement in einer dotierten Wanne anzuordnen.Wafer backside are decoupled, a further, special embodiment provides to arrange the at least one lateral, active component in a doped trough.
Weiterhin ist es von besonderem Vorteil, auf der Rückseite des Halbleiterbauelementes ein Dielektrikum vorzusehen, so dass eine vollständige elektrische Entkopplung auch nach dem Dünnen der Wafersubstrate Gewähr leistet wird. Zur rückseitigen Kontaktierung der Leistungsbauelemente sieht das Dielektrikum vorzugsweise entsprechende Öffnungen vor.Furthermore, it is particularly advantageous to provide a dielectric on the back of the semiconductor component, so that a complete electrical Decoupling is guaranteed even after thinning the wafer substrates. The dielectric preferably provides corresponding openings for contacting the power components from the rear.
Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelementes sowie das Halbleiterbauelement sollen im weiteren unter Bezugnahme auf die im Folgenden beschriebenen Figuren ohne Beschränkung des allgemeinen Erfindungsgedankens näher erläutert werden.The method according to the invention for producing a semiconductor component and the semiconductor component are to be explained in more detail below with reference to the figures described below without restricting the general inventive concept.
Kurze Beschreibung der ErfindungBrief description of the invention
Die Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen exemplarisch beschrieben. Es zeigen:The invention is described below by way of example without limitation of the general inventive concept using exemplary embodiments with reference to the drawings. Show it:
Fig. 1 Prozessschritte zur elektrischen Isolation der Bauelemente auf einem Wafer,1 process steps for electrical insulation of the components on a wafer,
Fig. 2 eine konzentrische Anordnung derFig. 2 shows a concentric arrangement of the
Funktionselemente gemäß der vorliegenden Erfindung, undFunctional elements according to the present invention, and
Fig. 3 die Entkopplung des Logikbereichs bei der vorliegenden Erfindung.3 shows the decoupling of the logic area in the present invention.
In Fig. 1 sind die Prozessschritte zur elek- trischen Isolation der Bauelemente auf einem Wafer dargestellt. Die elektrische Isolation der verschiedenen Bauelemente wird dadurch erreicht, dass zuerst Gräben 2 in das Silizium-Substrat 1 geätzt werden. In einem zweiten Prozessschritt erfolgt die Auffüllung der Gräben 2 mit einem Dielektrikum oder einer Kombination aus einem Dielektrikum mit Poly- silizium als Isolationsschicht 4. Abschließend erfolgt das Dünnen des Silizium-Substrates 1 von der Rückseite her bis an die Grabensohle 3 des in das Silizium- Substrates 1 geätzten Grabens 2. Auf diese Weise wird die in die Gräben 2 eingefüllte Isolationsschicht 4 von der Rückseite her freigelegt. Die Tiefe der Gräben 2 wird derart eingestellt, dass sie der Waferdicke nach dem Dünnungsprozess entspricht.1 shows the process steps for the electrical isolation of the components on a wafer. The electrical isolation of the various components is achieved by first etching trenches 2 in the silicon substrate 1 become. In a second process step, the trenches 2 are filled with a dielectric or a combination of a dielectric with polysilicon as the insulation layer 4. Finally, the silicon substrate 1 is thinned from the back to the trench bottom 3 of the silicon Substrate 1 etched trench 2. In this way, the insulation layer 4 filled in the trenches 2 is exposed from the back. The depth of the trenches 2 is set such that it corresponds to the wafer thickness after the thinning process.
In Fig. 2 ist dagegen ein erfindungsgemäß ausgeführtes Halbleiterbauelement dargestellt. Die jeweiligen Funktlonselemente 5,6 sind konzentrisch und getrennt durch Trenchisolationen 4 auf einem Substrat angeordnet. Wahlweise könnten die Funktionselemente 5,6 auch exzentrisch angeordnet werden Die innere Fläche des Chips enthält lateral, aktive Bauelemente 6, wie bspw. in Bipolar-, CMOS-, NMOS oder PMOS-Technologie ausgeführte Bauelemente. Die Leistungsbauelemente 5, wie etwa IGBTs und/oder Dioden sind ringförmig um das laterale, aktive Bauelement 6 angeordnet. Selbstverständlich ist es möglich, sowohl Leistungsbauelemente 5 und/oder ein laterales, aktives Bauelement 6 in derartigen Ringen um ein zentral angeordnetes und scheibenförmig ausgeführtes Funktionselement anzuordnen.2, on the other hand, shows a semiconductor component designed according to the invention. The respective function elements 5, 6 are arranged concentrically and separately on a substrate by trench insulation 4. Optionally, the functional elements 5, 6 could also be arranged eccentrically. The inner surface of the chip contains laterally, active components 6, such as components designed in bipolar, CMOS, NMOS or PMOS technology. The power components 5, such as IGBTs and / or diodes, are arranged in a ring around the lateral, active component 6. Of course, it is possible to arrange both power components 5 and / or a lateral, active component 6 in such rings around a centrally arranged and disk-shaped functional element.
Die Fig. 3 zeigt eine Schnittansicht durch ein erfindungsgemäßes Halbleiterbauelement. Auf dem Halbleiterbauelement ist ein IGBT 9, eine Diode 10 sowie ein laterales, aktives Bauelement 6 angeordnet, die jeweils durch eine Trenchisolation 4 elektrisch isolierend voneinander getrennt sind. Auf der Vorderseite ist eine Vielzahl von Vorderseitenkontakten3 shows a sectional view through a semiconductor component according to the invention. An IGBT 9, a diode 10 and a lateral, active component 6 are arranged on the semiconductor component, which are separated from each other in an electrically insulating manner by trench insulation 4. On the front is a large number of front contacts
11, in Form von Lötbumps vorgesehen. Das laterale, aktive Bauelement 6 ist ferner in eine Dotierungswanne11, provided in the form of solder bumps. The lateral, active component 6 is also in a doping trough
12, die als tiefe p-Dotierung ausgeführt ist, eingelassen. Auf diese Weise ist das laterale, aktive Bauelement 6, das sich an der Waferoberflache befindet, potenzialmäßig von der spannungsführenden Waferrück- seite entkoppelt.12, which is designed as deep p-doping. In this way, the lateral, active component 6, which is located on the wafer surface, is potentially decoupled from the voltage-carrying back of the wafer.
Auftretende Felder werden über die Raumladungszone der Dotierungswanne 12 aufgenommen. Zur vollständigen elektrischen Entkopplung wird nach dem Dünnen der Wafersubstrate auf der Rückseite ein Dielektrikum 13 aufgebracht. Wie in Fig. 3b zu sehen ist, wird das Dielektrikum 13 zur rückseitigen Kontaktierung der Leistungsbauelemente 6 an den entsprechenden Stellen für die Rückseitenmetallisierung 8, die abschließend auf der Rückseite des Halbleiterbauelementes aufge- bracht wird, geöffnet. Fields that occur are recorded via the space charge zone of the doping trough 12. For complete electrical decoupling, a dielectric 13 is applied to the back after thinning the wafer substrates. As can be seen in FIG. 3b, the dielectric 13 is opened for the rear-side contacting of the power components 6 at the corresponding locations for the rear-side metallization 8, which is finally applied on the rear side of the semiconductor component.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
Si-Substrat Graben Grabensohle Isolationsschicht Leistungsbauelement Laterales, aktives Bauelement Randabschlussstruktur Metallisierung IGBT Diode Vorderseitenkontakt Dotierungswanne Dielektrikum p+ Implant n+ Implant Si substrate trench trench bottom insulation layer power component lateral, active component edge termination structure metallization IGBT diode front side contact doping trough dielectric p + implant n + implant

Claims

Patentansprücheclaims
1. Verfahren zur Herstellung eines Halbleiterbauelements, das über ein erstes vertikales Leistungsbauelement (5, 9) sowie wenigstens ein laterales, aktives Bauelement (6) und/oder zumindest ein zweites vertikales Leistungsbauelement (10) verfügt mit den Schritten: Bereitstellen eines eine Vorder- und eine Rückseite aufweisenden Si-Substrates (1) , - Ätzen wenigstens eines Grabens (2) , der zumindest eine Teilfläche der Vorderseite vollumfänglich umschließt, in das Si-Substrat1. A method for producing a semiconductor component which has a first vertical power component (5, 9) and at least one lateral, active component (6) and / or at least a second vertical power component (10), comprising the steps: and a backing Si substrate (1), - etching at least one trench (2), which completely surrounds at least a partial area of the front, into the Si substrate
(1), - Auffüllen des wenigstens einen Grabens (2) mit einer Isolierung (4) , die zumindest ein ( 1 ) , - Filling the at least one trench (2) with insulation (4), the at least one
Dielektrikum enthält oder ein Dielektrikum ist, Durchführen von Prozessschritten auf der Vorderseite des Si-Substrates (1) zum Herstellen eines ersten vertikalen Leistungs- bauelementes (5, 9) sowie wenigstens eines lateralen, aktiven Bauelements (6) und/oder zumindest eines zweiten vertikalen Leistungs- bauelements (10) , so dass sowohl das erste Leistungsbauelement (5, 9) als auch das wenigstens eine laterale aktive Bauelement (6) und/oder zumindest ein zweites vertikales Leistungsbauelement (10) kon- oder exzentrisch um einen gemeinsamen Bezugspunkt und jeweils durch den wenigstens einen Graben (2) von einander getrennt auf dem Substrat (1) angeordnet werden,Contains dielectric or is a dielectric, carrying out process steps on the front side of the Si substrate (1) to produce a first vertical power component (5, 9) and at least one lateral, active component (6) and / or at least a second vertical one Power component (10), so that both the first power component (5, 9) and the at least one lateral active component (6) and / or at least a second vertical power component (10) concentrically or eccentrically around a common reference point and in each case through the at least one trench (2) of are arranged separately on the substrate (1),
Ganzflächiges Dünnen des Si-Substrates (1) von der Rückseite her bis an die Isolierung (4) , - Kontaktierung der Leistungsbauelemente (5, 9, 10) von der Rückseite her.Thinning the entire surface of the Si substrate (1) from the back to the insulation (4), - contacting the power components (5, 9, 10) from the back.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste Leistungsbauelement (5, 9), das wenigstens eine laterale, aktive Bauelement (6) und/oder das zumindest eine zweite vertikale Leistungsbauelement (10) annähernd ring- und/oder scheibenförmig ausgebildet werden.2. The method according to claim 1, characterized in that the first power component (5, 9), the at least one lateral, active component (6) and / or the at least one second vertical power component (10) has an approximately annular and / or disc-shaped configuration become.
3. Verfahren nach Anspruch 1 oder 2 , dadurch gekennzeichnet, dass das laterale, aktive Bauelement (6) scheibenförmig ausgebildet und derart auf der Vorderseite angeordnet wird, dass es vollumfänglich von dem Graben (2) und dem ersten vertikalen Leistungsbauelement (5, 9) umgeben wird.3. The method according to claim 1 or 2, characterized in that the lateral, active component (6) is disc-shaped and is arranged on the front such that it is completely of the trench (2) and the first vertical power component (5, 9) is surrounded.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem Dünnen und vor der Kontaktierung des wenigstens einen Leistungsbauelements (5, 9) ein Dielektrikum auf der Rückseite des Substrates (1) abgeschieden wird.4. The method according to any one of claims 1 to 3, characterized in that after the thinning and before contacting the at least one power component (5, 9), a dielectric is deposited on the back of the substrate (1).
Verfahren nach Anspruch 4 , gekennzeichnet durch die Kontaktierung desA method according to claim 4, characterized by contacting the
Leistungsbauelements (5, 9) mit den Schritten: - Herstellen von Öffnungen in dem Dielektrikum zur Kontaktierung des wenigstens einen Leistungsbauelements (5, 9) von der Rückseite her sowie - Aufbringen einer Metallisierung (8) auf die Rückseite.Power component (5, 9) with the steps: - making openings in the dielectric for contacting the at least one power component (5, 9) from the rear, and - applying a metallization (8) to the rear.
6. Verfahren nach Anspruch 5 , dadurch gekennzeichnet, dass die Metallisierung (8) strukturiert wird.6. The method according to claim 5, characterized in that the metallization (8) is structured.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , dass das wenigstens eine laterale, aktive Bauelement (6) in einer dotierten Wanne angeordnet wird.7. The method according to any one of claims 1 to 6, characterized in that the at least one lateral, active component (6) is arranged in a doped trough.
8. Verfahren nach Anspruch 7 , dadurch gekennzeichnet, dass das zumindest eine laterale, aktive Bauelement (6) in einer p-dotierten Wanne angeordnet wird.8. The method according to claim 7, characterized in that the at least one lateral, active component (6) is arranged in a p-doped trough.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das wenigstens eine laterale, aktive Bauelement (6) in Bipolar, CMOS, NMOS und oder PMOS-Technologie in dem Halbleiterbauelement integriert wird.9. The method according to any one of claims 1 to 8, characterized in that the at least one lateral, active component (6) in bipolar, CMOS, NMOS and or PMOS technology is integrated in the semiconductor component.
10. Halbleiterbauelement, das wenigstens ein erstes vertikales Leistungsbauelement (5, 9) sowie wenigstens ein laterales, aktives Bauelement (6) und/oder zumindest ein zweites vertikales Leistungsbauelement (10) aufweist, zwischen denen wenigstens ein mit einer Isolierung (4) gefüllter Graben (2) angeordnet ist, dadurch gekennzeichnet, dass die Isolierung (4) wenigstens teilweise ein Dielektrikum aufweist und dass das wenigstens eine vertikale Leistungsbauelement (5, 9) und das wenigstens eine laterale, aktive Bauelement (6) annähernd ring- und/oder scheibenförmig ausgebildet und ex- oder konzentrisch um einen gemeinsamen Bezugspunkt auf einem Si-Substrat (1) angeordnet sind.10. Semiconductor component, the at least one first vertical power component (5, 9) and at least one lateral, active component (6) and / or at least one second vertical power component (10), between which at least one trench (2) filled with insulation (4) is arranged, characterized in that the insulation (4) at least partially has a dielectric and that the at least one vertical power component (5, 9) and the at least one lateral, active component (6) have an approximately ring-shaped and / or disc-shaped configuration and are arranged eccentrically or concentrically around a common reference point on a Si substrate (1).
11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass das wenigstens eine Leistungsbauelement (5, 9) ein IGBT, ein PMOS und/oder eine Diode ist.11. The semiconductor component according to claim 10, characterized in that the at least one power component (5, 9) is an IGBT, a PMOS and / or a diode.
12. Halbleiterbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass das wenigstens eine Leistungsbauelement (5, 9) für Spannungen von bis zu 1700 V geeignet ist.12. Semiconductor component according to claim 10 or 11, characterized in that the at least one power component (5, 9) is suitable for voltages of up to 1700 V.
13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Isolierung (4) aus einer Kombination aus isolierenden, halbleitenden und/oder leitenden Materialien besteht.13. Semiconductor component according to one of claims 10 to 12, characterized in that the insulation (4) consists of a combination of insulating, semiconducting and / or conductive materials.
14. Halbleiterbauelement nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Isolierung (4) aus einer Kombination aus einem Dielektrikum und Poly-Si besteht.14. Semiconductor component according to one of claims 10 to 13, characterized in that the insulation (4) consists of a combination of a dielectric and poly-Si.
15. Halbleiterbaulement nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass erste vertikale Leistungsbauelement (5, 9) und/oder das wenigstens eine laterale, aktive Bauelement (6) vollumfänglich von zumindest einem gefüllten Graben (2) und/oder dem zumindest einen zweiten vertikalen Leistungsbauelement (10) umgeben ist.15. Semiconductor component according to one of claims 10 to 14, characterized in that the first vertical power component (5, 9) and / or the at least one lateral, active component (6) completely of at least one filled trench (2) and / or the at least a second vertical power component (10) is surrounded.
16. Halbleiterbauelement nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass das wenigstens eine laterale, aktive16. Semiconductor component according to one of claims 10 to 15, characterized in that the at least one lateral, active
Bauelement (6) in einer dotierten Wanne angeordnet ist.Component (6) is arranged in a doped trough.
17. Halbleiterbauelement nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass auf der Rückseite des Halbleiterbauelements ein Dielektrikum aufgebracht ist .17. The semiconductor component according to one of claims 10 to 16, characterized in that a dielectric is applied to the back of the semiconductor component.
18. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, dass das Dielektrikum Öffnungen aufweist, durch die die Leistungs- bauelemente (5, 9, 10) kontaktierbar sind. 18. Semiconductor component according to claim 17, characterized in that the dielectric has openings through which the power components (5, 9, 10) can be contacted.
EP03799455A 2003-01-10 2003-12-23 Method for the production of a semiconductor component Withdrawn EP1581966A2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10300577 2003-01-10
DE10300577A DE10300577B4 (en) 2003-01-10 2003-01-10 Semiconductor device with vertical power device comprising a separation trench and method for its preparation
PCT/DE2003/004286 WO2004064123A2 (en) 2003-01-10 2003-12-23 Method for the production of a semiconductor component

Publications (1)

Publication Number Publication Date
EP1581966A2 true EP1581966A2 (en) 2005-10-05

Family

ID=32519783

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03799455A Withdrawn EP1581966A2 (en) 2003-01-10 2003-12-23 Method for the production of a semiconductor component

Country Status (7)

Country Link
US (1) US7719077B2 (en)
EP (1) EP1581966A2 (en)
JP (1) JP4718187B2 (en)
AU (1) AU2003299284A1 (en)
CA (1) CA2511842C (en)
DE (1) DE10300577B4 (en)
WO (1) WO2004064123A2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317839A (en) * 2006-05-25 2007-12-06 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP5217348B2 (en) * 2006-12-06 2013-06-19 株式会社デンソー Semiconductor device
US8362494B2 (en) * 2007-08-08 2013-01-29 Agency For Science, Technology And Research Electro-optic device with novel insulating structure and a method for manufacturing the same
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
US7911023B2 (en) * 2007-11-06 2011-03-22 Denso Corporation Semiconductor apparatus including a double-sided electrode element and method for manufacturing the same
JP4678547B2 (en) * 2007-11-06 2011-04-27 株式会社デンソー Semiconductor device and manufacturing method thereof
US8125002B2 (en) * 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP4577425B2 (en) * 2007-11-07 2010-11-10 株式会社デンソー Semiconductor device
JP4737255B2 (en) * 2007-11-20 2011-07-27 株式会社デンソー Semiconductor device using SOI substrate
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
JP5444648B2 (en) * 2008-07-03 2014-03-19 富士電機株式会社 Manufacturing method of semiconductor device
US7989282B2 (en) * 2009-03-26 2011-08-02 International Business Machines Corporation Structure and method for latchup improvement using through wafer via latchup guard ring
US20110260245A1 (en) * 2010-04-23 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cost Effective Global Isolation and Power Dissipation For Power Integrated Circuit Device
US9142665B2 (en) 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
EP2887387A1 (en) * 2013-12-20 2015-06-24 Nxp B.V. Semiconductor device and associated method
US10546816B2 (en) * 2015-12-10 2020-01-28 Nexperia B.V. Semiconductor substrate with electrically isolating dielectric partition
JP6795032B2 (en) 2016-06-03 2020-12-02 富士電機株式会社 Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US5294825A (en) * 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP2788269B2 (en) 1988-02-08 1998-08-20 株式会社東芝 Semiconductor device and manufacturing method thereof
US5512774A (en) * 1988-02-08 1996-04-30 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
DE4201910C2 (en) * 1991-11-29 1995-05-11 Fraunhofer Ges Forschung Method for producing a semiconductor structure for an integrated power circuit with a vertical power component
JP3014012B2 (en) * 1992-03-19 2000-02-28 日本電気株式会社 Method for manufacturing semiconductor device
JP3299374B2 (en) * 1994-02-24 2002-07-08 三菱電機株式会社 Thyristor and manufacturing method thereof
US5981983A (en) * 1996-09-18 1999-11-09 Kabushiki Kaisha Toshiba High voltage semiconductor device
KR100218538B1 (en) * 1996-10-17 1999-09-01 김덕중 Semiconductor substrate and making method thereof
US5909626A (en) * 1997-03-28 1999-06-01 Nec Corporation SOI substrate and fabrication process therefor
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
KR100281907B1 (en) * 1998-10-29 2001-02-15 김덕중 Intelligent power integrated circuits and methods of manufacturing the same
EP1071133B1 (en) * 1999-07-21 2010-04-21 STMicroelectronics Srl Process for CMOS devices of non volatile memories and vertical bipolar transistors with high gain.
JP4631113B2 (en) * 1999-10-26 2011-02-16 株式会社デンソー Manufacturing method of semiconductor device
US6524890B2 (en) * 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004064123A2 *

Also Published As

Publication number Publication date
US7719077B2 (en) 2010-05-18
WO2004064123A3 (en) 2004-09-10
DE10300577B4 (en) 2012-01-26
DE10300577A1 (en) 2004-07-22
US20060172494A1 (en) 2006-08-03
AU2003299284A1 (en) 2004-08-10
CA2511842A1 (en) 2004-07-29
CA2511842C (en) 2014-02-04
AU2003299284A8 (en) 2004-08-10
JP2006513563A (en) 2006-04-20
WO2004064123A2 (en) 2004-07-29
JP4718187B2 (en) 2011-07-06

Similar Documents

Publication Publication Date Title
DE102011056157B4 (en) Method for producing a semiconductor device and semiconductor devices with isolated semiconductor mesas
DE10300577B4 (en) Semiconductor device with vertical power device comprising a separation trench and method for its preparation
DE69925078T2 (en) SOI transistor with a substrate contact and method for its production
DE10343681B4 (en) Semiconductor structure and its use, in particular for limiting overvoltages
DE102013100683B4 (en) Integrated circuit with field effect transistor structures with gate and field electrodes and method for producing such an integrated circuit
DE3720156A1 (en) INTEGRATED CIRCUIT WITH A VERTICAL MOS
DE102012205742B4 (en) Vertical semiconductor device and method of manufacture
EP0905780A2 (en) Integrated circuit with a protection structure against electrostatic discharge
DE10225860B4 (en) Semiconductor device
DE102008034158B4 (en) Integrated circuits with a semiconductor device in thin-film SOI technology and method for producing the same
EP1774596A2 (en) High-voltage nmos-transistor and associated production method
DE102015106185B4 (en) Semiconductor structure and method for processing a carrier
EP1631990B1 (en) Method of manufacturing a field effect transistor
DE102004024885B4 (en) Semiconductor component and method for its production
DE102014203629A1 (en) Integrated silicon-on-insulator circuits with local oxidation of silicon and process for their preparation
DE10334780B3 (en) Semiconductor device with a MOSFET structure and a Zenier device and method for producing the same
DE102013111966A1 (en) Field effect semiconductor device and method for its production
DE102005044165A1 (en) Power-switching semiconductor component for e.g. three phase motor control, includes laterally-adjacent junction and regions of varied doping
EP0449858B1 (en) High-voltage transistor arrangement produced by cmos technology
WO1999041780A1 (en) Semiconductor component with a structure for preventing onset of cross currents
DE10343132B4 (en) Isolated MOS transistors with extended drain region for increased voltages
DE10042226B4 (en) Source-down power MOSFET and method of making the same
DE102022128549B3 (en) FIELD EFFECT TRANSISTOR WITH DRAIN EXPANSION AREA
EP1245051B1 (en) Dmos transistor protected against polarity reversal
DE19535783A1 (en) Lateral semiconductor and operational arrangement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050610

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20100304

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 27/088 20060101AFI20150908BHEP

Ipc: H01L 21/762 20060101ALI20150908BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20151124

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160405