EP1543338A1 - Integrierte testschaltungsanordnung und testverfahren - Google Patents

Integrierte testschaltungsanordnung und testverfahren

Info

Publication number
EP1543338A1
EP1543338A1 EP03757676A EP03757676A EP1543338A1 EP 1543338 A1 EP1543338 A1 EP 1543338A1 EP 03757676 A EP03757676 A EP 03757676A EP 03757676 A EP03757676 A EP 03757676A EP 1543338 A1 EP1543338 A1 EP 1543338A1
Authority
EP
European Patent Office
Prior art keywords
circuit arrangement
test
test structures
integrated
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP03757676A
Other languages
English (en)
French (fr)
Inventor
Armin Fischer
Alexander Von Glasow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1543338A1 publication Critical patent/EP1543338A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Definitions

  • the invention relates to an integrated test circuit arrangement which contains a multiplicity of test structures.
  • Test structures that are subjected to reliability tests are or contain Dielectrics, metallizations or electronic components, especially integrated ones
  • test durations can be achieved, for example, by not testing the structures to be tested until failure, but only until a certain limit value is reached.
  • the test circuit arrangement contains at least one heating element and / or at least one detection unit and / or at least one supply unit.
  • the heating element is used to heat the test structures to a temperature required for the reliability test, which is usually considerably above the room temperature in the room in which the test is carried out.
  • the detection unit detects a physical quantity that arises due to the heating and possibly due to additional measures on the test structure, for example its resistance or its leakage current.
  • the reliability tests can be carried out without using a temperature cabinet.
  • the components with the test structures would have to be attached to circuit boards and each loaded by its own current or voltage source.
  • Such temperature cabinets would only be required in small numbers, so that their manufacture would be very expensive.
  • test temperatures of, for example, greater than two hundred degrees Celsius or even greater than three hundred degrees Celsius, special requirements for a stable contact between the component, the circuit board or between the circuit board and the connections would have to be met. This would lead to very expensive circuit boards that would only have a very limited lifespan at the test temperatures mentioned, for example only a thousand test hours.
  • test structures of a group have the same structure.
  • the same structure is the basis for a reliable comparison result.
  • all test structures in a group consist of:
  • Interconnects which preferably contain a metal or consist of a metal, and / or which each have min. a via or contact hole, which particularly influences reliability, is guided into another metallization layer or metallization level, from dielectric layers to which a test voltage is applied, or from electronic components, for example active electronic components such as transistors or passive electronic components such as capacitors, resistors o- the coils.
  • test structures from different groups are integrated into the test circuit arrangement, for example a group with via interconnects, a group with dielectrics and a group with active electronic components. For testing such different ones
  • test structures of different groups are spatially integrated, i.e. in different planes parallel to the plane of a carrier substrate for the test structures.
  • test structures contains more than fifty, more than a hundred or even more than a thousand test structures. As the number of test structures increases, the statistical significance of the test results increases considerably. A great number of test structures can be integrated into the test circuit arrangement without great additional process engineering effort. For the test these structures also require little or no comparatively little additional effort.
  • the heating element is a resistance heating element which preferably contains polycrystalline silicon or consists of polycrystalline silicon. In order to adjust the conductivity of the polycrystalline silicon, it is doped.
  • heating elements that contain or consist of a metal are used in other developments. If the heating element is supplied with alternating current, degradation processes, e.g. Electromigration, especially in metal heating elements, can be prevented or significantly reduced.
  • a supply unit is also integrated in the test circuit arrangement.
  • the supply unit contains, for example, a large number of voltage sources or current sources.
  • the test structures are supplied with a current or a voltage independently of one another by the supply unit.
  • An independent supply makes it possible to abort the test of a test structure despite continuing a test on other test structures of the same structure of the circuit arrangement before the test structure fails.
  • the material is available for material examinations in a state for which a failure criterion was just met.
  • the heating element has a straight course or a meandering course.
  • Heating elements with a triangular function curve i.e. a zigzag shape, or with a rectangular function shape are used.
  • the supply unit contains several current sources or several voltage sources.
  • the registration unit is connected to each test structure or can be connected to each test structure.
  • the detection unit contains at least one counter unit, which is clocked according to a predetermined clock.
  • a detection unit constructed in this way can detect physical properties on individual test structures and determine the time of detection with the aid of the counter unit.
  • the counter unit could be an electronic watch.
  • the detection unit contains at least one multiplex unit, the inputs of which are each electrically connected to a test structure.
  • the use of a multiplex unit makes it possible to use modules of the detection unit in succession for several test structures.
  • the output of the multiplex unit is connected to the input of a comparison unit, the input of which is electrically connected to a reference structure.
  • the reference structure has a different structure and / or dimensions than the test structure.
  • Test structure is specified by the reference structure.
  • the circuit arrangement contains a control unit connected on the input side to the outputs of the detection unit.
  • the control unit outputs, for example, detection results and / or controls the feed unit depending on the detection results.
  • the failure criterion is generated by a test structure, the current source or the voltage source for this test structure is switched off. This measure ensures that the test structure can later be examined with the aid of material examination methods, the state being retained when the failure criterion is met.
  • control unit also enters a date for determining the acquisition time
  • the circuit arrangement contains a substrate, for example made of a semiconductor, in particular made of silicon.
  • the test structures, the heating element, the detection unit and possibly also the supply unit and / or the control unit are arranged in the substrate or mechanically fixed to the substrate.
  • the individual parts of the circuit arrangement cannot be detached from the substrate without their destruction, in particular not with mechanical tools or manually, as would be the case with temperature cabinets.
  • the test circuit arrangement is arranged in a plastic housing or in a ceramic housing. Due to the integration of the heating element, plastic housings can still be used even at temperatures above two hundred degrees Celsius.
  • the invention also relates to a test method for testing test structures, in which the following steps are carried out without being restricted by the order specified: integrating test structures into an integrated circuit arrangement,
  • reliability tests can be carried out without using a complex test apparatus, for example without using a temperature cabinet.
  • the heating element is opened
  • Temperatures greater than two hundred degrees Celsius or greater than three hundred degrees Celsius are heated. Despite these high temperatures, only a low heating power is required because only the volume occupied by the circuit arrangement or even only a part of this volume has to be heated, but not the comparatively large volume of a heating cabinet.
  • output electronics integrated in the integrated circuit arrangement outputs a set of result data for all test structures.
  • An interface is created in the data structure, which allows the test circuit arrangement to be operated independently of units for the complete evaluation of the result data.
  • FIG. 1 shows the division of the area of an integrated test circuit arrangement into different functional units
  • Figure 2 shows a schematic diagram of the interconnection of functional units for testing a group of test structures.
  • FIG. 1 shows an integrated test circuit arrangement 10 which, for example, is based on a square silicon chip
  • Edge lengths L is arranged less than ten millimeters.
  • connection area 14 Arranged along an edge 12 is a connection area 14 which has a plurality of connections which are electrically insulated from one another
  • 16 to 26 contains. The function of the connections 16 to 26 is explained in more detail below with reference to FIG. 2.
  • test structure groups T1 to T3 extend along an edge 30 of the circuit arrangement 10 adjoining the edge 12.
  • Two further test structure groups T4 and T5 lie along an edge 32 opposite edge 30.
  • the test structure groups T1 to T5 occupy approximately the same areas in the exemplary embodiment.
  • the test structure group T1 contains, for example, metallic via interconnects.
  • the test structure group T2 contains, for example, dielectrics.
  • test structure group T4 and the connection area 14 there are also an evaluation circuit 34 and a timer unit 36, the functions of which are explained in more detail below with reference to FIG. 2.
  • evaluation circuit 34 and a timer unit 36 the functions of which are explained in more detail below with reference to FIG. 2.
  • the integrated circuit arrangement 10 there is a central area between the test structure groups Tl to T3 on the one hand and the test structure groups T4 and T5 on the other hand a large number of current sources and voltage sources 40 and several comparators 42.
  • the voltage sources are required, for example, for testing the dielectrics. In another embodiment, only current sources 40 or only voltage sources 40 are used.
  • the circuit arrangement 10 contains components of a user circuit, see dashed line 50.
  • the user circuit is, for example, a memory unit with several million memory cells or a processor.
  • the reliability tests are carried out on structures which have been produced using the same processes as the same structures in the user circuit. With such an integrated circuit, ongoing production can be monitored on a random or complete basis in a very reliable manner.
  • Figure 2 shows a schematic diagram of the linkage of
  • a heating element 70 is located below test tracks 80 to 86 with the same structure and below a reference track 88, which has the same structure as the test tracks 80 to 86, but is twenty percent longer than the tracks 80 to 86.
  • the test tracks 80 to 86 form the test structures of the test structure group T1.
  • connection interconnects 90 to 98 are shown in dashed lines in FIG. 2, since the current source 68 only feeds a current into the reference interconnect 88 during the test if the reference interconnect 88 for a comparison with one of the test tracks 80 to 86 is used.
  • the current sources 60 to 68 are also connected to a ground line M, which leads, for example with the interposition of a resistor, to the other ends of the test interconnects 80 to 86 and to the other end of the reference interconnect 88, see arrow 100.
  • the current sources 60 to 68 are realized with the aid of current mirrors which multiply a reference current impressed via the connection 16. In addition, as explained in more detail below, the current sources 60 to 68 can be switched on or off individually.
  • the heating element 70 is supplied with an alternating current via the connections 18 and 20, for example.
  • a resistance contained in the heating element 70 has a meandering course.
  • the ends of the interconnects 80 to 86 that are not connected to the current sources 60 to 68 are connected to the inputs of a multiplexer 102.
  • multiplexer 102 has two hundred input lines 110-116.
  • the output of multiplexer 102 is connected to the non-inverting input of a comparator 42a, which belongs to comparators 42.
  • the inverting input of the comparator 42a is connected to that end of the reference interconnect 88 that is not connected to the current source 68, see arrow 120.
  • the control inputs of multiplexer 102 are connected to the outputs of a counting unit 130.
  • the counting unit 130 counts, for example, cyclically from one to two hundred, see arrow 132.
  • the output of the comparator 42a leads to the evaluation circuit 34, see connection interconnect 140.
  • the output of the evaluation circuit 34 is connected to the connection 26.
  • the evaluation circuit 34 accesses the counter value of the counter unit 130 and the timer unit 86, which is implemented in the exemplary embodiment by a further counter, see arrows 150 and 152.
  • An arrow 160 symbolizes the
  • the timer unit 36 and the counter unit 130 are clocked by a clock T that is present at the connection 24.
  • clock T has a clock period of ten milliseconds.
  • the current sources 60 to 66 are switched on at the start of the test, so that they in each case feed a constant current into the test interconnects 80 to 86.
  • An alternating voltage is applied to the heating element 70 and a constant temperature of, for example, two hundred and fifty degrees Celsius is generated on the test tracks 80 to 86 and also on the reference track 88 with the aid of a temperature control circuit.
  • the counter value of the counter unit 130 is increased by one. As a result, a voltage is tapped one after the other at the interconnects 80 to 86 and compared with the voltage tapped off at the reference interconnect 88 in the comparator 42a.
  • the constant current source 68 is switched off again between the individual comparisons.
  • the evaluation circuit 34 reads the counter reading in the counter unit 130. This counter reading indicates the test trace 80 to 86 at which a voltage is being tapped.
  • the read counter reading is noted in a memory unit (not shown) of the evaluation circuit or is used to determine a memory location for storing a result data.
  • the evaluation circuit 34 accesses the counter value of the timer circuit 36.
  • the value is read and stored together with the counter value of the counter unit 130 in the storage unit or in the determined storage location.
  • the counter value of the timer unit 36 indicates the point in time at which the voltage on the relevant interconnect 80 to 86 has been tapped. Alternatively, the time of acquisition can be determined using the counter value of the timer unit 36.
  • the evaluation circuit 34 causes the current source 60 to 66 which leads to a conductor track 80 to 86 to be tapped off at which a voltage is being tapped off. This also avoids multiple notes on counter readings for a test trace 80 to 86. For example, the counter reading of the counter unit 130 can again be used to determine the interconnect 80 to 86.
  • the evaluation unit 34 outputs a set of detection data at the connection 26.
  • a data processing system is connected to the connection 26, with the aid of which the acquisition data are displayed on a display unit.
  • the data can also be processing system can be saved for later evaluations.
  • only a single counter is used instead of the timer unit 36 and the counter unit 130.
  • the least significant digits of the counter value are routed to the multiplexer 102 via a data bus, see arrow 132.
  • the inputs of the multiplexer 102 leading to the interconnects 80 to 86 are in turn cyclically connected to the output of the multiplexer 102.
  • the evaluation circuit 34 only needs to read a counter value. From this counter value, both the acquisition time and that of the test trace 80 to 86 can be determined, from which a voltage was tapped at the time of acquisition.
  • the ohmic resistance of the reference interconnect 88 is also twenty percent greater than the ohmic resistance of an interconnect 80 to 86.
  • the failure criterion specified by the reference interconnect 88 is that the test of a test interconnect 80 to 86 is terminated when the resistance of a test interconnect 80 to 86 has increased by twenty percent.
  • other values for the failure criterion or other failure criteria can be specified.

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Erläutert wird unter anderem eine Testschaltungsanordnung (10), die sowohl integrierte Teststrukturen (T1 bis T5) als auch ein integriertes Heizelement, eine integrierte Speiseeinheit (40) und eine integrierte Erfassungseinheit (42) enthält. Mit Hilfe dieser Schaltungsanordnung (10) lassen sich Tests einer Vielzahl von Teststrukturen (T1 bis T5) auf einfache Art und Weise ausführen.

Description

Beschreibung
Integrierte Testschaltungsanordnung und Testverfahren
Die Erfindung betrifft eine integrierte Testschaltungsanordnung, die eine Vielzahl von Teststrukturen enthält.
Teststrukturen, die bspw. Zuverlässigkeitstests unterzogen werden, sind bzw. enthält u.a. Dielektrika, Metallisierungen oder elektronische Bauelemente, insbesondere integrierte
Bauelemente. Um den Test zu beschleunigen, lassen sich zum Einen bspw. höhere Temperaturen, höhere Ströme und/oder höhere Spannungen beim Testen verwenden als beim Normalbetrieb der zu testenden Anordnung. Zum Anderen lassen sich bspw. hinnehmbar kurze Testdauern dadurch erreichen, dass die zu testenden Strukturen nicht bis zum Ausfall getestet werden, sondern nur bis zum Erreichen eines bestimmten Grenzwertes.
Es ist Aufgabe der Erfindung, zum Testen elektronischer Test- Strukturen eine einfach aufgebaute Schaltungsanordnung anzugeben, die insbesondere ein Testen in einem möglichst einfachen Umfeld und mit möglichst wenigen Eingriffen von Bedienpersonal ermöglicht. Außerdem soll ein Testverfahren angegeben werden.
Die auf die Schaltungsanordnung bezogene Aufgabe wird durch eine Schaltungsanordnung mit den im Patentanspruch 1 angegebenen Merkmalen gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
Die Erfindung geht von der Überlegung aus, dass es möglich ist, viele der für einen Zuverlässigkeitstest benötigten Geräte in der Testschaltungsanordnung zu integrieren, so dass diese Geräte nicht separat beschafft, gewartet und bedient werden müssen. Deshalb enthält die erfindungsgemäße Testschaltungsanordnung neben den Teststrukturen mindestens ein Heizelement und/oder mindestens eine Erfassungseinheit und/oder mindestens eine Versorgungseinheit. Das Heizelement dient zum Erhitzen der Teststrukturen auf eine für den Zuverlässigkeitstest erforderliche Temperatur, die meist erheblich über der Raumtemperatur des Raumes liegt, in dem der Test durchgeführt wird. Die Erfassungseinheit erfasst für jede Teststruktur eine physikalische Größe, die sich auf Grund der Erwärmung und ggf. auf Grund zusätzlicher Maßnahmen an der Teststruktur einstellt, beispielsweise deren Widerstand oder deren Leckstrom.
Durch den Einsatz der Testschaltungsanordnung mit integrier- ten Heizelement lassen sich die Zuverlässigkeitstests ohne die Verwendung eines Temperaturschrankes durchführen. In den Temperaturschrank müssten die Bauteile mit den Teststrukturen auf Platinen befestigt werden und jeweils von einer eigenen Strom- bzw. Spannungsquelle belastet werden. Solche Tempera- turschränke wären nur in kleinen Stückzahlen erforderlich, so dass deren Herstellung sehr teuer wäre. Bei Testtemperaturen von beispielsweise größer zweihundert Grad Celsius oder sogar größer als dreihundert Grad Celsius müssten besondere Anforderungen an einen stabilen Kontakt zwischen dem Bauteil, der Platine bzw. zwischen der Platine und den Anschlüssen erfüllt werden. Dies würde zu sehr teuren Platinen führen, die bei den genannten Testtemperaturen auch nur eine sehr begrenzte Lebensdauer hätten, beispielsweise nur von tausend Teststunden.
Bei einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung haben TestStrukturen einer Gruppe den gleichen Aufbau. Der gleiche Aufbau ist die Grundlage für ein zuverlässiges Vergleichsergebnis. Beispielsweise bestehen alle Test- Strukturen einer Gruppe aus:
Leitbahnen, die vorzugsweise ein Metall enthalten oder aus einem Metall bestehen, und/oder die jeweils über min- destens ein die Zuverlässigkeit besonders beeinflussendes Via bzw. Kontaktloch in eine andere Metallisierungslage bzw. Metallisierungsebene geführt werden, aus dielektrischen Schichten, an die eine Testspannung angelegt wird, oder aus elektronischen Bauelementen, z.B. aktiven elektronischen Bauelementen wie Transistoren oder passiven elektronischen Bauelementen wie Kondensatoren, Widerstände o- der Spulen.
Bei einer anderen Weiterbildung werden Teststrukturen verschiedener Gruppen in die Test-Schaltungsanordnung integriert, beispielsweise eine Gruppe mit Via-Leitbahnen, eine Gruppe mit Dielektrika und eine Gruppe mit aktiven elektroni- sehen Bauelementen. Für die Tests derartig verschiedener
Gruppen wären separate Temperaturschränke erforderlich, da unterschiedliche Testanforderungen bestehen.
Bei einer nächsten Weiterbildung mit einer Test- Schaltungsanordnung, die verschiedene Gruppen von Teststrukturen enthält, sind die TestStrukturen verschiedener Gruppen räumlich integriert, d.h. in verschiedenen Ebenen parallel zu der Ebene eines Trägersubstrates für die Teststrukturen. Durch diese Maßnahmen lassen sich auch bei einer sehr kleinen Fläche der integrierten Schaltungsanordnung eine Vielzahl von Teststrukturen anordnen und testen. Beispielsweise könnten sogenannte Vial-Strukturen unter sogenannten MIM- Kondensatorstrukturen (Metal Insulator Metal) angeordnet werden .
Bei einer nächsten Weiterbildung enthält eine Gruppe von Teststrukturen mehr als fünfzig, mehr als einhundert oder sogar mehr als tausend Teststrukturen. Mit größer werdender Anzahl von Teststrukturen erhöht sich die statistische Aussa- gekraft der Testergebnisse erheblich. Sehr viele Teststrukturen lassen sich in die Testschaltungsanordnung ohne großen prozesstechnischen Mehraufwand integrieren. Für den Test dieser Strukturen ist ebenfalls kein oder jedenfalls nur ein vergleichsweise geringer Mehraufwand erforderlich.
Bei einer nächsten Weiterbildung der erfindungsgemäßen Schal- tungsanordnung ist das Heizelement ein Widerstandsheizelement, das vorzugsweise polykristallines Silizium enthält oder aus polykristallinem Silizium besteht. Um die Leitfähigkeit des polykristallinen Siliziums einzustellen, wird es dotiert. Jedoch werden bei anderen Weiterbildungen auch Heizelemente eingesetzt, die ein Metall enthalten oder aus einem Metall bestehen. Wird das Heizelement mit Wechselstrom gespeist, so können Degradationsprozesse, z.B. Elektromigration, insbesondere in Heizelementen aus Metall, unterbunden bzw. erheblich reduziert werden.
Bei einer Weiterbildung ist auch eine Versorgungseinheit in die Testschaltungsanordnung integriert . Die Versorgungseinheit enthält beispielsweise eine Vielzahl von Spannungsquellen oder von Stromquellen. Durch die Versorgungseinheit wer- den die Teststrukturen bei einer Ausgestaltung unabhängig von einander mit einem Strom oder einer Spannung gespeist . Eine unabhängige Speisung ermöglicht es, den Test einer Teststrukturtrotz Fortsetzung eines Tests an anderen gleich aufgebauten TestStrukturen der Schaltungsanordnung abzubrechen, bevor die Teststruktur ausfällt. Außerdem ist das Material nach dem Testabschluss für Materialuntersuchungen in einem Zustand verfügbar, zu dem ein Ausfallkriterium gerade erfüllt war.
Bei einer nächsten Weiterbildung hat das Heizelement einen geraden Verlauf oder einen mäanderförmigen Verlauf. Auch
Heizelemente mit einem Dreieckfunktionsverlauf, d.h. einem zick-zack-förmigen Verlauf, oder mit einem Rechteckfunktionsverlauf werden eingesetzt.
Bei einer anderen Weiterbildung enthält die Speiseeinheit mehrere Stromquellen oder mehrere Spannungsquellen. Insbesondere Stromquellen, die mehrere Stromspiegel enthalten, lassen sich besonders einfach integrieren. Aufgrund der Wahl der Flächen der in einem Stromspiegel enthaltenen Transistoren lassen sich auf besonders einfache Weise Ströme erzeugen, die ein Vielfaches oder einen Bruchteil eines Referenzstromes sind, beispielsweise ein ganzzahliges Vielfaches oder ein Bruchteil aus ganzzahligen Werten.
Bei einer nächsten Weiterbildung ist die Erfassungseinheit mit jeder TestStruktur verbunden oder kann mit jeder Test- Struktur verbunden werden. Die Erfassungseinheit enthält mindestens eine Zählereinheit, die gemäß einem vorgegebenen Takt getaktet wird. Eine so aufgebaute Erfassungseinheit kann physikalische Eigenschaften an einzelnen Teststrukturen erfassen und den Erfassungszeitpunkt mit Hilfe der Zählerein- heit bestimmen. Beispielsweise könnte die Zählereinheit eine elektronische Uhr sein.
Bei einer anderen Weiterbildung enthält die Erfassungseinheit mindestens eine Multiplexeinheit , deren Eingänge mit jeweils einer TestStruktur elektrisch verbunden sind. Das Verwenden einer Multiplexeinheit ermöglicht es, Baugruppen der Erfassungseinheit nacheinander für mehrere Teststrukturen zu nutzen. So ist bei einer nächsten Weiterbildung der Ausgang der Multiplexeinheit mit dem Eingang einer Vergleichseinheit verbunden, deren Eingang mit einer Referenzstruktur elektrisch verbunden ist. Die Referenzstruktur hat beispielsweise einen anderen Aufbau und/oder andere Abmessungen als die Teststruktur. Durch diese Weiterbildung wird erreicht, dass sich mit einer Vergleichseinheit eine Vielzahl von Teststruk- turen testen lassen. Das Fehler- bzw. Ausfallkriterium einer
Teststruktur wird durch die Referenzstruktur vorgegeben.
Bei einer nächsten Weiterbildung enthält die Schaltungsanordnung eine eingangsseitig mit den Ausgängen der Erfassungsein- heit verbundene Steuereinheit. Die Steuereinheit gibt beispielsweise Erfassungsergebnisse aus und/oder steuert abhängig von den Erfassungsergebnissen die Speiseeinheit an. Wird beispielsweise das Ausfallkriterium durch eine Teststruktur erzeugt, so wird die Stromquelle bzw. die Spannungsquelle für diese Teststruktur abgeschaltet. Durch diese Maßnahme wird gewährleistet, dass die Teststruktur später mit Hilfe von Materialuntersuchungsverfahren untersucht werden kann, wobei der Zustand beim Erfüllen des Ausfallkriteriums erhalten bleibt .
Bei einer anderen Weiterbildung gibt die Steuereinheit außer- dem ein Datum zum Feststellen der Erfassungszeit und ein
Datum zum Kennzeichnen einer bestimmten Teststruktur abhängig von einem Erfassungsergebnis für diese Teststruktur aus. Bei fest vorgegebener Reihenfolge der Daten sind Kennzeichen für die Teststrukturen nicht unbedingt erforderlich, weil die Position eines Testdatums in der Reihenfolge die zu diesem Testdatum gehörende Teststruktur angibt. Durch den Einsatz der Steuereinheit wird also erreicht, dass die Schaltungsanordnung einen Satz von Ergebnissen für alle untersuchten TestStrukturen in digitaler Form ausgeben kann. Dadurch las- sen sich die Tests aufwandsarm, kostengünstig und für hohe Stückzahlen durchführen. Die für die Steuereinheit und für die Erfassungseinheit erforderliche Fläche der integrierten Schaltungsanordnung wird durch die Einsparung einer Vielzahl von Anschlussflächen mehr als kompensiert.
Bei einer anderen Weiterbildung enthält die Schaltungsanordnung ein Substrat, beispielsweise aus einem Halbleiter, insbesondere aus Silizium. Die Teststrukturen, das Heizelement, die Erfassungseinheit und gegebenenfalls auch die Versor- gungseinheit und/oder die Steuereinheit sind im Substrat bzw. mechanisch fest zum Substrat angeordnet. Mit anderen Worten gesprochen, lassen sich die einzelnen Teile der Schaltungsanordnung nicht ohne deren Zerstörung vom Substrat lösen, insbesondere nicht mit mechanischen Werkzeugen oder manuell, wie es bei Temperaturschränken der Fall wäre. Bei einer nächsten Weiterbildung ist die Testschaltungsanordnung in einem Plastikgehäuse oder in einem Keramikgehäuse angeordnet. Auf Grund der Integration des Heizelementes lassen sich selbst bei Temperaturen oberhalb von zweihundert Grad Celsius noch Plastikgehäuse einsetzen.
Die Erfindung betrifft außerdem ein Testverfahren zum Testen von Teststrukturen, bei dem ohne Beschränkung durch die angegebenen Reihenfolge die folgenden Schritte ausgeführt werden: - Integrieren von Teststrukturen in eine integrierte Schaltungsanordnung,
Integrieren mindestens einer Erfassungseinheit und/oder einer Versorgungseinheit in die integrierte Schaltungsanordnung, - Verbinden der Teststrukturen mit der Versorgungseinheit, Erfassen jeweils mindestens einer physikalischen Eigenschaft der Teststrukturen mit der Erfassungseinheit.
Durch die Verwendung eines integrierten Heizelementes lassen sich bei einer Weiterbildung bzw. bei einem anderen Aspekt beispielsweise Zuverlässigkeitstests ohne Verwendung einer aufwendigen Testapparatur ausführen, beispielsweise ohne Verwendung eines Temperaturschranks .
Bei einer anderen Weiterbildung wird das Heizelement auf
Temperaturen größer als zweihundert Grad Celsius oder größer als dreihundert Grad Celsius erhitzt. Trotz dieser hohen Temperaturen ist nur eine geringe Heizleistung erforderlich, weil nur das von der Schaltungsanordnung eingenommene Volumen oder sogar nur ein Teil dieses Volumens erhitzt werden muss, nicht jedoch das vergleichsweise große Volumen eines Heizschranks .
Bei einer anderen Weiterbildung gibt eine in die integrierte Schaltungsanordnung integrierte Ausgabeelektronik für alle Teststrukturen einen Satz von Ergebnisdaten aus. Durch die Ausgabe eines Satzes von Ergebnisdaten mit einer vorgegebenen Datenstruktur entsteht eine Schnittstelle, die einen Betrieb der Test-Schaltungsanordnung unabhängig von Einheiten zur vollständigen Auswertung der Ergebnisdaten zulässt.
Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
Figur 1 die Aufteilung der Fläche einer integrierten Testschaltungsanordnung auf verschiedene Funktionsein- heiten, und
Figur 2 eine Prinzipdarstellung der Verschaltung von Funktionseinheiten für den Test einer Gruppe von Teststrukturen.
Figur 1 zeigt eine integrierte Testschaltungsanordnung 10, die beispielsweise auf einem quadratischen Siliziumchip mit
Kantenlängen L kleiner als zehn Millimeter angeordnet ist.
Entlang einer Kante 12 ist ein Anschlussbereich 14 angeord- net, der mehrere voneinander elektrisch isolierte Anschlüsse
16 bis 26 enthält. Die Funktion der Anschlüsse 16 bis 26 wird unten an Hand der Figur 2 näher erläutert.
Entlang einer an die Kante 12 angrenzenden Kante 30 der Schaltungsanordnung 10 erstrecken sich drei Teststrukturengruppen Tl bis T3. Entlang einer der Kante 30 gegenüberliegenden Kante 32 liegen zwei weitere TestStrukturgruppen T4 und T5. Die Teststrukturgruppen Tl bis T5 belegen im Ausführungsbeispiel etwa gleiche Flächen. Die Teststrukturengruppe Tl enthält beispielsweise metallische Via-Leitbahnen. Die Teststrukturengruppe T2 enthält beispielsweise Dielektrika.
Zwischen der Teststrukturengruppe T4 und dem Anschlussbereich 14 liegen noch eine Auswerteschaltung 34 und eine Zeitge- bereinheit 36, deren Funktionen unten an Hand der Figur 2 näher erläutert wird. Außerdem gibt es in der integrierten Schaltungsanordnung 10 in einem zentralen Bereich zwischen den Teststrukturengruppen Tl bis T3 auf der einen Seite und den Teststrukturengruppen T4 und T5 auf der anderen Seite noch eine Vielzahl von Stromquellen und Spannungsquellen 40 und mehrere Komparatoren 42. Die Spannungsquellen werden bspw. für den Test der Dielektrikas benötigt. Bei einem anderen Ausführungsbeispiel werden nur Stromquellen 40 oder nur Spannungsquellen 40 genutzt.
Bei dem erläuterten Ausführungsbeispiel befinden sich keine weiteren Baugruppen in der Schaltungsanordnung 10, insbesondere keine Anwenderschaltungen neben der Testschaltung.
Bei einem anderen Ausführungsbeispiel enthält die Schaltungsanordnung 10 dagegen Bauelemente einer Anwenderschaltung, siehe gestrichelte Linie 50. Die Anwenderschaltung ist beispielsweise eine Speichereinheit mit mehreren millionen Speicherzellen oder ein Prozessor. Bei diesem Ausführungsbeispiel werden die Zuverlässigkeitstests an Strukturen durchgeführt, die mit denselben Prozessen hergestellt worden sind, wie gleiche Strukturen in der Anwenderschaltung. Mit einer solchen integrierten Schaltung lässt sich die laufende Produktion stichprobenhaft oder vollständig auf sehr zuverlässige Weise überwachen.
Figur 2 zeigt eine Prinzipdarstellung der Verknüpfung von
Funktionseinheiten der integrierten Schaltungsanordnung 10. Zu diesen Funktionseinheiten gehören eine Vielzahl von Stromquellen 60 bis 68, die einen Teil der Strom-/Spannungsquellen 40 bilden.
Ein Heizelement 70 liegt unterhalb von Testleitbahnen 80 bis 86 mit gleichem Aufbau und unterhalb einer Referenzleitbahn 88, die den gleichen Aufbau wie die Testleitbahnen 80 bis 86 hat, die jedoch um zwanzig Prozent länger als die Leitbahnen 80 bis 86 ist. Die Testleitbahnen 80 bis 86 bilden die Teststrukturen der Teststrukturgruppe Tl. Zwischen den Stromquellen 60 bis 68 auf der einen Seite und den Testleitbahnen 80 bis 86 sowie der Referenzleitbahn 88 auf der anderen Seite gibt es jeweils Verbindungsleitbahnen 90 bis 98. Die Verbindungsleitbahn 98 ist in Figur 2 gestrichelt dargestellt, da die Stromquelle 68 während des Tests nur dann einen Strom in die Referenzleitbahn 88 einspeist, wenn die Referenzleitbahn 88 für einen Vergleich mit einer der Testleitbahnen 80 bis 86 herangezogen wird.
Die Stromquellen 60 bis 68 sind auf der anderen Seite auch mit einer Masseleitung M verbunden, die beispielsweise unter Zwischenschaltung eines Widerstandes zu den anderen Enden der Testleitbahnen 80 bis 86 und zu dem anderen Ende der Referenzleitbahn 88 führt, siehe Pfeil 100.
Die Stromquellen 60 bis 68 sind mit Hilfe von Stromspiegeln realisiert, die einen über den Anschluss 16 eingeprägten Referenzstrom vervielfältigen. Außerdem sind die Stromquellen 60 bis 68, wie unten näher erläutert, einzeln einschaltbar bzw. ausschaltbar.
Das Heizelement 70 wird über die Anschlüsse 18 und 20 bspw. mit einem Wechselstrom gespeist. Ein im Heizelement 70 enthaltener Widerstand hat einen mäanderförmigen Verlauf.
Die nicht an die Stromquellen 60 bis 68 angeschlossenen Enden der Leitbahnen 80 bis 86 sind mit den Eingängen eines Multi- plexers 102 verbunden. Beispielsweise hat der Multiplexer 102 zweihundert Eingangsleitungen 110 bis 116. Der Ausgang des Multiplexers 102 ist mit dem nicht invertierenden Eingang eines Komparators 42a verbunden, der zu den Komparatoren 42 gehört. Der invertierende Eingang des Komparators 42a ist mit demjenigen Ende der Referenzleitbahn 88 verbunden, das nicht an der Stromquelle 68 anliegt, siehe Pfeil 120.
Die Steuereingänge des Multiplexers 102 sind mit den Ausgängen einer Zähleinheit 130 verbunden. Die Zähleinheit 130 zählt beispielsweise zyklisch von eins bis zweihundert, siehe Pfeil 132.
Der Ausgang des Komparators 42a führt zu der Auswerteschal- tung 34, siehe Verbindungsleitbahn 140. Der Ausgang der Auswerteschaltung 34 ist mit dem Anschluss 26 verbunden. Die Auswerteschaltung 34 greift auf den Zählerwert der Zähleinheit 130 und auf die Zeitgebereinheit 86 zu, die im Ausführungsbeispiel durch einen weiteren Zähler realisiert wird, siehe Pfeile 150 und 152. Ein Pfeil 160 symbolisiert die
Steuerfunktion der Auswerteschaltung 34 bezüglich der Stromquellen 60 bis 68.
Die Zeitgebereinheit 36 und die Zählereinheit 130 werden von einem Takt T getaktet, der am Anschluss 24 anliegt. Beispielsweise hat der Takt T eine Taktperiode von zehn Millisekunden.
Zum Test der Leitbahnen 80 bis 86 auf Zuverlässigkeit bzw. zum Ermitteln der Lebensdauer, beispielsweise hinsichtlich von Elektromigration, werden zum Testbeginn die Stromquellen 60 bis 66 eingeschaltet, so dass sie jeweils einen konstanten Strom in die Testleitbahnen 80 bis 86 einspeisen. An das Heizelement 70 wird eine WechselSpannung angelegt und mit Hilfe einer TemperaturregelSchaltung eine konstante Temperatur von beispielsweise zweihundertfünfzig Grad Celsius an den Testleitbahnen 80 bis 86 und auch an der Referenzleitbahn 88 erzeugt. Mit jedem Taktimpuls des Taktes T wird der Zählerwert der Zählereinheit 130 um den Wert Eins erhöht. Dadurch wird nacheinander eine Spannung an den Leitbahnen 80 bis 86 abgegriffen und mit der an der Referenzleitbahn 88 abgegriffenen Spannung im Komparator 42a verglichen. Um die Elektromigration in der Referenzleitbahn 88 zu beschränken, wird die Konstant-Stromquelle 68 zwischen den einzelnen Vergleichen wieder abgeschaltet. Sobald am Ausgang des Komparators 42a bzw. auf der Verbindungsleitung 140 ein Spannungssignal auftritt, das einen gleichen Spannungswert an beiden Eingängen des Komparators 42a bzw. einem größeren Spannungswert an dem nicht invertie- renden Eingang des Komparators 42a signalisiert, liest die Auswerteschaltung 34 den Zählerstand in der Zählereinheit 130. Dieser Zählerstand gibt diejenige Testleitbahn 80 bis 86 an, an der gerade eine Spannung abgegriffen wird. Der gelesene Zählerstand wird in einer nicht dargestellten Speicherein- heit der Auswerteschaltung vermerkt oder gibt dient zum Ermitteln eines Speicherplatzes zum Speichern eines Ergebnisdatums. Außerdem greift die Auswerteschaltung 34 auf den Zählerwert der Zeitgeberschaltung 36 zu. Der Wert wird gelesen und gemeinsam mit dem Zählerwert der Zählereinheit 130 in der Speichereinheit oder an dem ermittelten Speicherplatz gespeichert. Der Zählerwert der Zeitgebereinheit 36 gibt den Erfassungszeitpunkt an, zu dem die Spannung an der betreffenden Leitbahn 80 bis 86 abgegriffen worden ist. Alternativ lässt sich mit Hilfe des Zählerwertes der Zeitgebereinheit 36 der Erfassungszeitpunkt ermitteln.
Außerdem veranlasst die Auswerteschaltung 34 bei Gleichheit der Spannungen am Eingang des Komparators 42a, dass diejenige Stromquelle 60 bis 66 abgeschaltet wird, die zu einer Leit- bahn 80 bis 86 führt, an der gerade eine Spannung abgegriffen wird. Dadurch wird auch ein mehrfaches Vermerken von Zählerständen für eine Testleitbahn 80 bis 86 vermieden. Beispielsweise lässt sich zum Ermitteln der Leitbahn 80 bis 86 wiederum der Zählerstand der Zählereinheit 130 verwenden.
Sind nacheinander alle Stromquellen 60 bis 66 abgeschaltet worden oder ist ein vorgegebener Wert in der Zeitgebereinheit 36 erreicht, so gibt die Auswerteeinheit 34 einen Satz von Erfassungsdaten am Anschluss 26 aus. Am Anschluss 26 ist beispielsweise eine Datenverarbeitungsanlage angeschlossen, mit deren Hilfe die Erfassungsdaten auf einer Anzeigeeinheit dargestellt werden. Auch können die Daten mit Hilfe der Da- tenverarbeitungsanlage für spätere Auswertungen gespeichert werden.
Bei einem anderen Ausführungsbeispiel wird an Stelle der Zeitgebereinheit 36 und der Zählereinheit 130 nur ein einziger Zähler verwendet. Die niederwertigen Stellen des Zählerwertes werden zum Multiplexer 102 über einen Datenbus geführt, siehe Pfeil 132. Auf diese Weise werden wiederum die zu den Leitbahnen 80 bis 86 führenden Eingänge des Multiple- xers 102 zyklisch mit dem Ausgang des Multiplexers 102 verbunden. Die Auswerteschaltung 34 braucht in diesem Fall nur einen Zählerwert zu lesen. Aus diesem Zählerwert lässt sich sowohl die Erfassungszeit ermitteln als auch die der Testleitbahn 80 bis 86, an der zum Erfassungszeitpunkt eine Span- nung abgegriffen worden ist.
Hat die Referenzleitbahn, wie im Ausführungsbeispiel erläutert, eine Länge, die zwanzig Prozent größer ist, als die Länge der Testleitbahnen 80 bis 86, so ist auch der Ohmsche Widerstand der Referenzleitbahn 88 um zwanzig Prozent größer als der Ohmsche Widerstand einer Leitbahn 80 bis 86. Das durch die Referenzleitbahn 88 vorgegebene Ausfallkriterium besteht darin, dass der Test einer Testleitbahn 80 bis 86 abgebrochen wird, wenn sich der Widerstand einer Testleitbahn 80 bis 86 um zwanzig Prozent erhöht hat. Mit anderen Worten heißt das, dass die Änderung dR des Widerstandes R einer Leitbahn 80 zwanzig Prozent des ursprünglichen Widerstandes R zum Anfang des Testes beträgt, d.h. dR/R = 20 %. Auf analoge Art lassen sich andere Werte für das Ausfallkriterium oder auch andere Ausfallkriterien vorgeben.

Claims

Patentansprüche
1. Integrierte Test-Schaltungsanordnung (10),
mit integrierten Teststrukturen (80 bis 86) ,
und mit mindestens einem der folgenden Elemente oder Einheiten:
mindestens einem integrierten Heizelement (70)
und/oder einer integrierten Erfassungseinheit (102, 42), die für die Teststrukturen (80 bis 86) jeweils mindestens eine physikalische Eigenschaft erfasst,
und/oder mit einer integrierten Versorgungseinheit, die die Teststrukturen unabhängig voneinander schaltbar jeweils mit einem Strom oder einer Spannung versorgt.
2. Schaltungsanordnung (10) nach Anspruch 1, geken n- zeichnet durch mehr als fünfzig oder mehr als einhundert oder mehr als eintausend Teststrukturen.
3. Schaltungsanordnung (10) nach Anspruch 1 oder 2, d a- durch geken n zeichnet , dass Teststrukturen (80 bis 86) einer Gruppe (Tl) den gleichen Aufbau untereinander haben,
und/oder dass die TestStrukturen (80 bis 86) einer Gruppe Leitbahnen sind oder enthalten, die vorzugsweise ein Metall enthalten oder aus Metall bestehen und/oder die über ein Via oder ein Kontaktloch in eine andere Metallisierungslage geführt werden,
und/oder dass die TestStrukturen einer Gruppe (T2) Dielektrika sind oder enthalten, und/oder dass die Teststrukturen einer Gruppe (T3) aktive oder passive elektronische Bauelemente sind oder enthalten, insbesondere Transistoren, Kondensatoren, Widerstände oder Spulen,
und/oder dass die Teststrukturen verschiedener Gruppen in der Schaltungsanordnung (10) integriert sind, vorzugsweise räumlich, insbesondere in verschiedenen Ebenen parallel zu der Ebene eines Trägersubstrates für die Teststrukturen (Tl bis T5) ,
und/oder dass eine Gruppe (Tl bis T5) mehr als fünfzig oder mehr als einhundert oder mehr als eintausend Teststrukturen enthält .
4. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Versorgungseinheit (40, 40a), die die Teststrukturen (80 bis 86) vorzugsweise unabhängig voneinander schaltbar jeweils mit einem Strom oder einer Spannung speist,
und/oder wobei die Versorgungseinheit eine Vielzahl von integrierten Stromquellen (60 bis 68) und/oder eine Vielzahl von integrierten Spannungsquellen enthält,
und/oder wobei die Stromquellen (60 bis 68) mehrere Stromspiegel enthalten, die jeweils ein Vielfaches oder einen Bruchteil eines Referenzstromes oder einen Strom mit der Größe des Referenzstromes erzeugen.
5. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch geken n zeichnet , dass das Heizelement (70) ein Widerstandsheizelement enthält, das vorzugsweise einkristallines Silizium oder polykristallines Silizium enthält oder aus einkristallinem Silizium oder aus polykristallinem Silizium besteht oder das ein Metall enthält oder aus einem Metall besteht, wobei das Silizium vorzugsweise dotiert ist,
und/oder dass das Heizelement (70) einen geraden Verlauf, einen Mäanderverlauf, einen Dreieckfunktionsverlauf oder einen Rechteckfunktionsverlauf hat.
6. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch , mindestens eine Referenzstruktur (88) , deren Aufbau und/oder deren Abmessungen sich von dem Aufbau und/oder den Abmessungen einer Teststruktur (80 bis 86) unterscheidet.
7. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch geken n zeichnet , dass die
Erfassungseinheit mit den Teststrukturen (80 bis 86) verbunden ist oder verbindbar ist,
und/oder dass die Erfassungseinheit mindestens eine Zähler- einheit (36) enthält, die gemäß einem vorgegebenen Takt (T) getaktet wird.
8. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch geken n zeichnet , dass die Erfassungseinheit mindestens eine Multiplexereinheit (102) enthält, deren Eingänge mit jeweils einer Teststruktur (80 bis 86) elektrisch verbunden sind,
und/oder dass der Ausgang der Multiplexereinheit (102) mit dem Eingang einer Vergleichseinheit (42a) verbunden ist, deren anderer Eingang mit einer Referenzstruktur (88) elektrisch verbunden ist, wobei die Referenzstruktur (88) einen anderen Aufbau und/oder andere Abmessungen als eine Teststruktur (80 bis 86) hat.
9. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine eingangs- seitig mit den Ausgängen der Erfassungseinheit verbundene Steuereinheit (34) , die Erfassungsergebnisse ausgibt und/oder die abhängig von den Erfassungsergebnissen die Versorgungseinheit steuert und/oder die ein Datum zum Feststellen des Erfassungszeitpunktes ausgibt und/oder die ein Datum zum Kennzeichnen einer Teststruktur ausgibt .
10. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, g e kennzeichnet durch ein Substrat,
wobei die Teststrukturen (Tl bis T5) und/oder das Heizelement (70) und/oder die Versorgungseinheit (40) und/oder die Erfassungseinheit (42) und/oder die Steuereinheit (34) jeweils im Substrat und/oder mechanisch fest am Substrat angeordnet sind.
11. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch geken n zeichnet , dass die Schaltungsanordnung (10) elektronische Bauelemente enthält, die zu einer Anwenderschaltung gehören, insbesondere zu einer Speichereinheit und/oder zu einem Prozessor.
12. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch geken n ze ichnet , dass die Schaltungsanordnung (10) in einem Plastikgehäuse oder in einem Keramikgehäuse eingekapselt ist.
13. Verfahren zum Testen von Teststrukturen (80 bis 86), insbesondere mit einer Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche,
mit den ohne Beschränkung durch die angegebene Reihenfolge ausgeführten Schritten:
Integrieren von Teststrukturen (80 bis 86) in eine integrierte Schaltungsanordnung (10) , Integrieren einer Erfassungseinheit (102, 42), die für die Teststruktur mindestens eine physikalische Eigenschaft er- fasst, und/oder Integrieren zumindest eines Teils einer Versorgungseinheit (60 bis 68) in die integrierte Schaltungsan- Ordnung (10) ,
Verbinden der Teststrukturen (80 bis 86) mit der Versorgungseinheit (60 bis 68) oder mit einer Versorgungseinheit,
Erfassen jeweils einer physikalischen Eigenschaft der Teststrukturen (80 bis 86) mit der Erfassungseinheit (102, 42) oder mit einer Erfassungseinheit.
14. Verfahren nach Anspruch 13 , geken n zeichnet durch die Schritte:
Integrieren mindestens eines Heizelementes (70) in die integrierte Schaltungsanordnung (10) ,
Erwärmen oder Erhitzen der Teststrukturen (80 bis 86) mit Hilfe des Heizelementes (70) ,
und/oder wobei die Versorgungseinheit (60 bis 68) beim Erwärmen oder beim Erhitzen mit der Teststruktur verbunden ist.
15. Verfahren zum Testen von Teststrukturen (80 bis 86), insbesondere mit einer Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche,
mit den ohne Beschränkung durch die angegebene Reihenfolge ausgeführten Schritten:
Integrieren von Teststrukturen (80 bis 86) in eine integrierte Schaltungsanordnung (10) ,
Integrieren mindestens eines Heizelementes (70) in die integrierte Schaltungsanordnung (10) , Erwärmen oder Erhitzen der Teststrukturen (80 bis 86) mit Hilfe des Heizelementes (70) ,
Verbinden der TestStrukturen (80 bis 86) mit mindestens einer Versorgungseinheit (60 bis 68) ,
Erfassen jeweils einer physikalischen Eigenschaft der Teststrukturen (80 bis 86) .
16. Verfahren nach einem der Ansprüche 13 bis 15, d a- durch gekennzeichnet , dass die physikalische
Eigenschaft die Zuverlässigkeit betrifft.
17. Verfahren nach einem der Ansprüche 13 bis 16, g e- kennzeic h net durch die Schritte :
Integrieren mindestens einer Referenzstruktur (88), deren Aufbau und/oder deren Abmessungen sich von dem Aufbau und/oder den Abmessungen einer TestStruktur (80 bis 86) unterscheidet,
Erfassen einer physikalischen Referenzeigenschaft an der Referenzstruktur (88) ,
Vergleich der physikalischen Eigenschaft einer Teststruktur (80 bis 86) mit der Referenzeigenschaft oder Vergleich einer aus einer physikalischen Eigenschaft erzeugten Größe und einer aus der Referenzeigenschaft erzeugten Größe,
und/oder Festhalten eines Zeitpunktes, zu dem sich das Vergleichsergebnis ändert.
18. Verfahren nach einem der Ansprüche 13 bis 17, d a- durch geken n zeichnet , dass vorzugsweise die gleichen die physikalischen Eigenschaften verschiedener Test- Strukturen (80 bis 86) nacheinander mit einer Referenzeigenschaft verglichen werden.
19. Verfahren nach einem der Ansprüche 13 bis 18, d a- durch geken n zeichnet , dass das Heizelement (70) mit einem Wechselstrom und/oder einem Gleichstrom gespeist wird,
und/oder dass das Heizelement (70) auf Temperaturen größer als zweihundert Grad Celsius oder größer als dreihundert Grad Celsius erhitzt wird.
20. Verfahren nach einem der Ansprüche 13 bis 19, dadurch geken n zeichnet , dass in die integrierte Schaltungsanordnung (10) eine Ausgabeschaltung (34) integriert wird, die für die Teststrukturen (80 bis 86) mindestens einen Satz von Erfassungsdaten ausgibt.
21. Verfahren nach einem der Ansprüche 13 bis 20, da- durch gekennzeichnet , dass es mit einer unge- kapselten integrierten Schaltungsanordnung (10) , insbesondere mit einer noch nicht in ein Gehäuse eingebauten integrierten Schaltungsanordnung (10) , und/oder mit einer noch auf einer Halbleiterscheibe angeordneten integrierten Schaltungsanord- nung (10) ausgeführt wird, wobei die Halbleiterscheibe vorzugsweise eine Vielzahl anderer integrierte Schaltungsanordnungen trägt,
und/oder dass das Verfahren zum Überwachen der laufenden Produktion ausgeführt wird.
22. Verfahren nach einem der Ansprüche 13 bis 21, g e- kennzeichnet durch den Schritt :
Integrieren zumindest eines Teils der Versorgungseinheit (60 bis 68) in die integrierte Sehaltungsanordnung (10) , wobei dieser Teil mindestens ein aktives Bauelement enthält, vor- zugsweise einen Transistor.
EP03757676A 2002-09-27 2003-09-19 Integrierte testschaltungsanordnung und testverfahren Ceased EP1543338A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10245152 2002-09-27
DE10245152A DE10245152B4 (de) 2002-09-27 2002-09-27 Integrierte Testschaltungsanordnung und Testverfahren
PCT/DE2003/003129 WO2004031787A1 (de) 2002-09-27 2003-09-19 Integrierte testschaltungsanordnung und testverfahren

Publications (1)

Publication Number Publication Date
EP1543338A1 true EP1543338A1 (de) 2005-06-22

Family

ID=31984165

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03757676A Ceased EP1543338A1 (de) 2002-09-27 2003-09-19 Integrierte testschaltungsanordnung und testverfahren

Country Status (4)

Country Link
US (1) US7327152B2 (de)
EP (1) EP1543338A1 (de)
DE (1) DE10245152B4 (de)
WO (1) WO2004031787A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7146588B1 (en) * 2004-08-02 2006-12-05 Advanced Micro Devices, Inc. Predicting EM reliability by decoupling extrinsic and intrinsic sigma
US20060066335A1 (en) * 2004-09-28 2006-03-30 Kang Seung H Semiconductor test device with heating circuit
US8217671B2 (en) * 2009-06-26 2012-07-10 International Business Machines Corporation Parallel array architecture for constant current electro-migration stress testing
FR2964749A1 (fr) * 2010-09-14 2012-03-16 St Microelectronics Sa Procede et dispositif de mesure de fiabilite d'un circuit integre
US9350381B1 (en) 2014-12-16 2016-05-24 Freescale Semiconductor Inc. Circuit generating an analog signal using a part of a sigma-delta ADC
US9401728B2 (en) 2014-12-16 2016-07-26 Freescale Semiconductor, Inc. Test signal generator for sigma-delta ADC

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497076A (en) * 1993-10-25 1996-03-05 Lsi Logic Corporation Determination of failure criteria based upon grain boundary electromigration in metal alloy films
US5590079A (en) * 1994-06-08 1996-12-31 Samsung Electronics Co., Ltd. Wafer burn-in test circuit of a semiconductor memory device
US6122760A (en) * 1998-08-25 2000-09-19 International Business Machines Corporation Burn in technique for chips containing different types of IC circuitry
US6293698B1 (en) * 1995-10-04 2001-09-25 Advanced Micro Devices, Inc. Method for precise temperature sensing and control of semiconductor structures
US6297659B1 (en) * 1998-11-05 2001-10-02 Nec Corporation Test system for testing semiconductor device
EP1241678A2 (de) * 2001-03-13 2002-09-18 Samsung Electronics Co., Ltd. Eingebaute Selbsttestschaltung mit einem Schieberegister mit linearer Rückkopplung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684884A (en) * 1985-07-02 1987-08-04 Gte Communication Systems Corporation Universal test circuit for integrated circuit packages
US5625288A (en) * 1993-10-22 1997-04-29 Sandia Corporation On-clip high frequency reliability and failure test structures
KR0143125B1 (ko) 1995-05-18 1998-08-17 김광호 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
DE19612441C2 (de) 1996-03-28 1998-04-09 Siemens Ag Schaltungsanordnung mit einer Testschaltung
US5898706A (en) * 1997-04-30 1999-04-27 International Business Machines Corporation Structure and method for reliability stressing of dielectrics
US6060895A (en) * 1998-04-20 2000-05-09 Fairchild Semiconductor Corp. Wafer level dielectric test structure and related method for accelerated endurance testing
TW440699B (en) * 1998-06-09 2001-06-16 Advantest Corp Test apparatus for electronic parts
US6121576A (en) * 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6191595B1 (en) * 1999-07-30 2001-02-20 Credence Systems Corporation Adhesive attaching, thermal releasing flat pack probe assembly
US6392432B1 (en) * 2000-06-26 2002-05-21 Advanced Micro Devices, Inc. Automated protection of IC devices from EOS (electro over stress) damage due to an undesired DC transient
US6774653B2 (en) * 2001-08-22 2004-08-10 Sun Microsystems, Inc. Two-pin thermal sensor calibration interface
US6747471B1 (en) * 2002-01-10 2004-06-08 Taiwan Semiconductor Manufacturing Company Method and apparatus to estimate burn-in time by measurement of scribe-line devices, with stacking devices, and with common pads
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
US7061264B2 (en) * 2004-09-29 2006-06-13 Agere Systems, Inc. Test semiconductor device and method for determining Joule heating effects in such a device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497076A (en) * 1993-10-25 1996-03-05 Lsi Logic Corporation Determination of failure criteria based upon grain boundary electromigration in metal alloy films
US5590079A (en) * 1994-06-08 1996-12-31 Samsung Electronics Co., Ltd. Wafer burn-in test circuit of a semiconductor memory device
US6293698B1 (en) * 1995-10-04 2001-09-25 Advanced Micro Devices, Inc. Method for precise temperature sensing and control of semiconductor structures
US6122760A (en) * 1998-08-25 2000-09-19 International Business Machines Corporation Burn in technique for chips containing different types of IC circuitry
US6297659B1 (en) * 1998-11-05 2001-10-02 Nec Corporation Test system for testing semiconductor device
EP1241678A2 (de) * 2001-03-13 2002-09-18 Samsung Electronics Co., Ltd. Eingebaute Selbsttestschaltung mit einem Schieberegister mit linearer Rückkopplung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIPPE K ET AL: "A test chip for automatic reliability measurements of interconnect vias", RELIABILITY PHYSICS SYMPOSIUM 1992. 30TH ANNUAL PROCEEDINGS., INTERNAT IONAL SAN DIEGO, CA, USA 31 MARCH-2 APRIL 1992, NEW YORK, NY, USA,IEEE, US, 31 March 1992 (1992-03-31), pages 247 - 250, XP031819451, ISBN: 978-0-7803-0473-4 *

Also Published As

Publication number Publication date
US20050274989A1 (en) 2005-12-15
DE10245152A1 (de) 2004-04-08
US7327152B2 (en) 2008-02-05
DE10245152B4 (de) 2013-10-10
WO2004031787A1 (de) 2004-04-15

Similar Documents

Publication Publication Date Title
DE69128189T2 (de) Identifizierung von nichtverbundenen Anschlussstiften durch kapazitive Kopplung durch das Gehäuse der integrierten Schaltung
DE69011233T2 (de) Einbrennstruktur für TAB-montierte Chips.
DE19603802A1 (de) Spannungssonde mit Vielfachanschlußleitungen
EP0523463A2 (de) Elektrochemisches Analysesystem
EP0447514B1 (de) Temperaturmessschaltung
DE10310503A1 (de) Einrichtung und Verfahren zur Messung eines elektrischen Stroms
EP2388563A2 (de) Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
DE102012211924A1 (de) Halbleitermodul mit einem in einer Anschlusslasche integrierten Shunt-Widerstand und Verfahren zur Ermittlung eines durch einen Lastanschluss eines Halbleitermoduls fließenden Stromes
DE19801557A1 (de) Halbleitereinrichtung mit Kontakt-Prüfschaltung
DE4123870C2 (de)
DE2555441A1 (de) Widerstands-vergleichsstellen-kompensator
EP1380848A2 (de) Einrichtung zur Vermessung und Analyse von elektrischen Signalen eines integrierten Schaltungsbausteins
DE10024875B4 (de) Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile
DE10245152B4 (de) Integrierte Testschaltungsanordnung und Testverfahren
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
WO2015055483A1 (de) Verfahren zum messen einer temperatur
DE102013203451B4 (de) Ankopplungsschaltung für ein Isolationsüberwachungsgerät und Isolationsüberwachungsgerät
EP1879005A1 (de) Verfahren zur Überprüfung eines Temperatursensors mit mindestens zwei temperatursensitiven Widerständen
DE102004022328A1 (de) Halbleiterbauelement, Testanordnung und Verfahren zum Steuern der Temperatur eines Halbleiterbauelements
DE10151394B4 (de) Wafer und Verfahren zum Überwachen eines Halbleiterproduktionsprozesses
DE602005003583T2 (de) Vorrichtung und verfahren zum testen von mindestens einer leitenden verbindung zur bildung einer elektrischen verbindung zwischen einem elektrischen bauteil und einer leiterplatte
DE102023134474A1 (de) Schaltungsanordnung mit einer Leiterplatte und auf der Leiterplatte angeordneten Temperatursensoren
DE19506720C1 (de) Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens
DE102012004944B4 (de) Verfahren zum Überprüfen der Funktion von elektrischen Anschlüssen eines analogen oder digitalen Schaltkreises
EP1624597B1 (de) Sicherung in Serie mit einem Kondensator zur Vermeidung der Folgen eines Kurzschlusses in dem Kondensator

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050304

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

RBV Designated contracting states (corrected)

Designated state(s): DE FR

17Q First examination report despatched

Effective date: 20081119

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20130525