EP1488531A1 - Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge - Google Patents

Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge

Info

Publication number
EP1488531A1
EP1488531A1 EP03744712A EP03744712A EP1488531A1 EP 1488531 A1 EP1488531 A1 EP 1488531A1 EP 03744712 A EP03744712 A EP 03744712A EP 03744712 A EP03744712 A EP 03744712A EP 1488531 A1 EP1488531 A1 EP 1488531A1
Authority
EP
European Patent Office
Prior art keywords
trellis
metric values
decoding
values
metric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03744712A
Other languages
English (en)
French (fr)
Inventor
Lutz Finn
Sabine RÖSSEL
Gerhard Steib
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Solutions and Networks GmbH and Co KG
Original Assignee
Siemens AG
Nokia Siemens Networks GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP02007030A external-priority patent/EP1349286A1/de
Priority claimed from DE2002113882 external-priority patent/DE10213882B4/de
Application filed by Siemens AG, Nokia Siemens Networks GmbH and Co KG filed Critical Siemens AG
Priority to EP03744712A priority Critical patent/EP1488531A1/de
Publication of EP1488531A1 publication Critical patent/EP1488531A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0055—MAP-decoding

Definitions

  • the present invention relates to a process for Decodie ⁇ tion of an encrypted using a binary convolutional code data sequence from K information bits using a Max LogMAP algorithm.
  • the basic MAP algorithm is described, for example, in the publication "Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate, L.R. Bahl et al. , IEEE Transactions on Information Theory, pp. 284-287, March 1974, the MaxLogMAP algorithm can be described in the document “Iterative Decoding of Binary Block and Convolutional Codes *, J. Hagenauer et al. , IEEE Transactions on Information Theory, vol. 42, no. 2, pp. 429-445, March 1996.
  • the binary trellis diagram serves as the basis for decoding a data sequence encrypted with the aid of a binary convolutional code.
  • a segment of the trellis diagram belonging to an information bit of the data sequence captures all possible combinations of m (memory length of the convolutional code) preceding information bits as 2 m initial states.
  • all resulting “conversions * (encodings) of the information bit are recorded as 2 lm + 1) state transitions and resulting 2 m target states as initial states for the next subsequent information bit.
  • An information bit sequence corresponds to a specific path within the trellis diagram, with the MaxLogMAP algorithm being used to determine a sequence of the most likely information bits in the trellis diagram.
  • the Window MaxLogMAP algorithm is generally used for decoding.
  • Decoding results (soft output values), which are obtained in comparison with a MaxLogMAP algorithm without a decoding window, are more accurate, but this requires a great deal of hardware and memory.
  • MaxLogMAP An alternative to the MaxLogMAP algorithm is based on a block error rate for a given signal-to-noise
  • the object of the present invention is to carry out a decoding of a data sequence encrypted with the aid of a binary convolutional code by means of the MaxLogMAP algorithm in such a way that with low hardware expenditure, precise
  • Soft output values are formed as decoding results.
  • the method according to the invention is one of the processor-oriented implementations of the MaxLogMAP algorithm.
  • ASIC user-specific module
  • the metric values are calculated productively in a first calculation run and reproductively in further calculation runs based on the stored reference points.
  • the method according to the invention saves storage space and thus area on an ASIC module.
  • the space saved is thus available for further signal processing algorithms, which means that additional algorithms can be implemented in the ASIC module.
  • the MaxLogMAP algorithm is used to decode a data sequence encoded using a binary convolutional code from K information bits.
  • alfa metric values M ⁇ -calc-store for each individual trellis segment TSN starting with a trellis segment T1 are calculated and stored as logarithmic transition probabilities.
  • beta metric values Mß-calc-store for each individual trellis segment TSN are calculated and stored starting at a trellis segment T2.
  • the two calculations take place on a trellis segment TSM, from which point on a decision process for calculating a soft output value is carried out, ie the decoding of an information bit of the data sequence takes place.
  • a “forward decision process * FDP carried out in the forward direction after passing the trellis segment TSM, currently calculated alfa metric values are obtained M ⁇ -calc with the previously calculated and stored beta metric values Mß-calc-store used to calculate the soft output value.
  • This process takes place at the same time in a backward decision process * BDP, in which the currently calculated beta metric values Mß-calc are used with the previously calculated and stored Alfa metric values M ⁇ -calc-store to calculate the soft output value.
  • K information bit number, s state of a convolutional code decoding, code memory length, T required number of trellis segments, with T K + m, and ⁇ length of a transient phase, with ⁇ > 5 * m
  • Metric processors and a total of 2 -K / 2 - w - 2 m memory spaces required.
  • the above-mentioned parameter t segmen t is dependent on the module technology (ASIC) used to implement the algorithm, on the memory architecture and on the clock rate used in the ASIC module.
  • ASIC module technology
  • the respective calculation of the metric values begins with the assumption of an uneven probability distribution in a trellis segment with a start state value (“initial state”), which has a probability of 100%, while all further “states * have a probability of Have 0%.
  • FIG. 2 shows a basic illustration of a window MaxLogMAP algorithm for calculating soft output values according to the prior art.
  • the Window-MaxLogMAP algorithm which is implemented with the help of a sliding decoding window, is used for long data sequences.
  • a particular advantage of the Window MaxLogMAP algorithm is its efficient implementation.
  • alpha metric values M ⁇ -calc are calculated exactly starting in the forward direction with a trellis segment Tl.
  • beta metric values Mß-calc-1 of a first decoding window DPI or beta metric values Mß-calc-2 of a second decoding window DP2 are estimated.
  • Metric values M ⁇ -pre, Mß-pre-1 and Mß-pre-2 are in turn assigned to a settling phase.
  • Metrics are stored, w the size of the decoding window in trellis segments, and ⁇ e ⁇ , l ⁇ a parameter that depends on the chip technology (ASIC) used to implement the algorithm, on the memory architecture and on the ASIC Block rate used is.
  • ASIC chip technology
  • the storage takes place within a memory cascaded in levels.
  • the calculated metric values M ⁇ -calc (l) or Mß-calc (l) of the first pass for a selection of K / ⁇ (l) trellis segments which serve as support points are now metric values M ⁇ -calc -sel (1) or Mß-calc- sel (l) of the first pass are each stored in a first storage level SP (1) with a storage depth of ⁇ (l).
  • metric values M ⁇ -calc (2) or Mß-calc (2) of those trellis segments TSN which are arranged between the respective support points of the first run are again calculated.
  • M ⁇ -calc-sel (2) or Mß-calc-sel (2) of the second pass are stored in a second storage level SP (2) with a storage depth of ⁇ (2).
  • This metric value calculation based on the support points of a previous run is accordingly both continued in the forward and backward directions.
  • Corresponding soft output values are formed after passing through the TSM trellis segment, with memory levels that are freed up being used accordingly.
  • the decision process for determining the soft output values takes place as described in FIG. 1.
  • the individual storage levels are cascaded.
  • n After n passes, all soft output values are determined, the nth memory level having a memory depth of ⁇ (n) with stored metric values of K / ⁇ (1) / ⁇ (2) / .... / ⁇ (n) trellis segments or Has support points.
  • the hardware outlay in the memory-cascaded implementation according to the invention is reduced by more than 80% compared to the conventional implementation described in FIG.
  • a metric processor including scaling of the register bits: t rH M '/ parallel + ⁇ ⁇ ⁇ W ⁇ ü fll ⁇ op
  • a V iterbi represent the Viterbi arithmetic for a given word width w and a flip-flop the register area unit per bit
  • the units correspond to a gate equivalent of 0.18 ⁇ m ASIC technology at a clock frequency of around 150 MHz.
  • MaxLogMAP decoder With UMTS (W-CDMA) and UTRAN TDD Turbo Codes, a MaxLogMAP decoder with minor extensions can be considered as part of the turbo decoding.
  • the memory cascaded implementation can be compared with the direct and the window implementation:
  • these metric values are read out from the memory levels SP ( ⁇ l) or SP ( ⁇ 1) and the associated alpha metric values or beta metric values are calculated exactly from the trellis segments arranged between the support points. Again, a corresponding selection of trellis segments is made as support points and the associated metric values are stored.
  • Two memory levels SP ( ⁇ 2) and SP ( ⁇ 2 ') or SP (ß2) and SP (ß2') are given here as examples.
  • a third pass D3 the trellis segment TSM is reached from both sides and 2 m beta metric values currently calculated for the “backward decision process *” with stored 2 m Alfa metric values are stored in the memory SP ( ⁇ 2). are used to determine soft output values. Likewise, 2 m alpha metric values currently calculated for the “forward decision process *” with stored 2 m beta metric values, which are stored in the memory SP ( ⁇ 2), are used to determine soft output values.

Abstract

Verfahren zur Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge aus K Informationsbits mittels einem MaxLogMAP-Algorithmus. In einem ersten Berechnungsdurchgang werden Metrikwerte in einer Vorwärts- und in einer Rückwärtsrichtung bei einem Trellis-Diagramm exakt berechnet, von denen jedoch nur eine Auswahl als Stützstellen für einen weiteren Berechnungsdurchgang in einem Speicher abgelegt wird. Mit Hilfe dieser Stützstellen werden in einem weiteren Berechnungsdurchgang die zwischen den Stützstellen des ersten Berechnungsdurchgangs liegenden Metrikwerte exakt berechnet. Es werden Softoutputwerte zur Decodierung gebildet, die nach n Durchgängen alle exakt ermittelt werden.

Description

Beschreibung
Verfahren zur Decodierung einer mit Hilfe eines binären Fal¬ tungscodes verschlüsselten Datenfolge
Die vorliegende Erfindung betrifft ein Verfahren zur Decodie¬ rung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge aus K Informationsbits mittels einem Max- LogMAP-Algorithmus .
Bei Sprachkanälen und bei Datenkanälen eines Funkkommunikationssystems, das beispielsweise nach dem GSM/EDGE-Mobilfunk- standard ausgeprägt ist, werden zur Datencodierung bzw. Datendecodierung binäre Faltungscodes verwendet. Ein bevorzug- ter Algorithmus für eine sogenannte „Softinput/Softoutput-De- codierung* ist der bekannte ,,symbol-by-symbol log-likelihood maximum aposteriori probability*-Algorithmus (LogMAP-Algo- rithmus) , der im allgemeinen mit Hilfe einer Maximum-Approximation (MaxLogMAP-Algorithmus) realisiert wird.
Der grundlegende MAP-Algorithmus ist beispielsweise in der Druckschrift „Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate , L.R. Bahl et al . , IEEE Transactions on Information Theory, pp. 284 - 287, March 1974 beschrieben, der MaxLogMAP-Algorithmus kann der Druckschrift „Iterative Decoding of Binary Block and Convolutional Codes*, J. Hage- nauer et al . , IEEE Transactions on Information Theory, vol. 42, no. 2, pp. 429 - 445, March 1996 entnommen werden.
Ein mit Hilfe eines sogenannten „gleitenden Fensters* (Deco- dierfenster) durchgeführter indow-MaxLogMAP-Algorithmus ist in der Druckschrift „An Intuitive Justification and a Simpli- fied Implementation of the MAP Decoder for Convolutional Codes* , A. J. Viterbi, IEEE Journal on Selected Areas in Communications, vo. 16, no.2, pp. 260 - 264, Feb. 1998, beschrieben.
Als Grundlage für die Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge dient das binäre Trellis-Diagramm. Ein zu einem Informationsbit der Datenfolge gehörendes Segment des Trellis-Diagramms erfasst alle mögli- chen Kombinationen von m (Gedächtnislänge des Faltungscodes) vorausgegangen Informationsbits als 2m Ausgangszustände. Weiterhin werden alle sich daraus ergebenden „Umrechnungen* (Codierungen) des Informationsbits als 2lm+1) Zustandsübergän- ge und resultierende 2m Zielzustände als Ausgangszustände für das nächste nachfolgende Informationsbit erfasst. Eine Informationsbitfolge entspricht dabei einem bestimmten Pfad innerhalb des Trellis-Diagramms, wobei mit Hilfe des MaxLogMAP-Algorithmus eine Abfolge der wahrscheinlichsten Informationsbits im Trellis-Diagramm ermittelt wird.
Bei der Realisierung des MaxLogMAP-Algorithmus ist grundsätzlich zwischen einer systolischen Realisierung einerseits, und einer prozessor-orientierten Realisierung andererseits zu unterscheiden. Bei der systolischen Realisierung wird eine möglichst hohe Parallelität von Decodierschritten im gesamten Trellis- Diagramm angestrebt. Diese Realisierung kommt bei extrem hohen Datendurchsatz-Anforderungen von bis zu 50 Gbit/s zur Anwendung. Die prozessor-orientierte Realisierung ist bei geringem Hardwareaufwand für moderate Datendurchsatz-Anforderungen von einigen Mbit/s geeignet. Bei beiden Realisierungen wird vorausgesetzt, dass für große, blockweise übertragene Datenfolgen eine Decodierung nur mit Hilfe eines Decodierfenster sinnvoll realisiert werden kann.
Aus Gründen des Datendurchsatzes und des Hardwareaufwands wird zur Decodierung in der Regel der Window-MaxLogMAP- Algorithmus verwendet .
Decodierungs-Ergebnisse (Softoutput-Werte) , die vergleichend dazu mit einem MaxLogMAP-Algorithmus ohne Decodierfenster gewonnen werden, sind zwar genauer, jedoch wird hierbei ein großer Aufwand an Hardware und an Speicher benötigt.
Eine Alternative zum MaxLogMAP-Algorithmus wird, bezogen auf eine Blockfehlerrate bei einem gegebenem Signal-Rausch-
Abstand, durch den in DE 39 10 739 C3 bzw. in DE 42 24 214 C2 beschriebenen „Softoutput-Viterbi-Algorithmus* (SOVA) gebildet. Der SOVA-Algorithmus weist vergleichend zum MaxLogMAP- Algorithmus jedoch eine geringere Korrelation zwischen Deco- dierfehlern und gebildeten Softoutput-Werten auf.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge mittels MaxLogMAP-Algorithmus derart durchzuführen, dass bei geringem Hardwareaufwand genaue
Softoutput-Werte als Decodierungs-Ergebnisse gebildet werden.
Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
Das erfindungsgemäße Verfahren gehört zu den prozessororientierten Realisierungen des MaxLogMAP-Algorithmus. Durch die erfindungsgemäße Speicherkaskadierung einerseits und durch die Verwendung von Stützstellen zur Metrikberech¬ nung andererseits, ist der MaxLogMAP-Algorithmus effizient auf genau einem anwenderspezifischen Baustein (ASIC) integrierbar.
Durch den Verzicht auf die Verwendung eines Decodierfensters müssen keine Abstriche bei der Genauigkeit der Decodierungs- ergebnisse erfolgen.
Die Metrikwerte werden erfindungsgemäß bei einem ersten Berechnungsdurchgang produktiv und bei weiteren Berechnungsdurchgängen auf den abgespeicherten Stützstellen basierend reproduktiv berechnet.
Durch die erfindungsgemäße Speicherkaskadierung wird ein optimaler Datendurchsatz realisiert.
Durch das erfindungsgemäße Verfahren wird Speicherplatz und damit Fläche auf einem ASIC-Baustein eingespart. Die eingesparte Fläche steht somit für weitere Signalverarbeitungsalgorithmen zur Verfügung, wodurch zusätzliche Algorithmen im ASIC-Baustein realisierbar sind.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand einer Zeichnung näher erläutert. Dabei zeigt:
FIG 1 eine prinzipielle Darstellung eines MaxLogMAP- Algorithmus zur exakten Berechnung von Softoutput-
Werten gemäß dem Stand der Technik, FIG 2 eine prinzipielle Darstellung eines Window-MaxLogMAP- Algorithmus zur Berechnung von Softoutput-Werten gemäß dem Stand der Technik,
FIG 3 eine prinzipielle Darstellung eines erfindungsgemäßen MaxLogMAP-Algorithmus zur exakten Berechnung von Softoutput-Werten, und
FIG 4 ein Beispiel zur erfindungsgemäßen Metrikwert- Berechnung und Abspeicherung.
FIG 1 zeigt eine prinzipielle Darstellung eines MaxLogMAP- Algorithmus zur exakten Berechnung von Softoutput-Werten gemäß dem Stand der Technik.
Mit Hilfe des MaxLogMAP-Algorithmus wird eine Decodierung ei- ner mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge aus K Informationsbits durchgeführt.
Bei einem Trellis-Diagramm TREL werden an einem Trellis- Segment Tl beginnend Alfa-Metrikwerte Mα-calc-store für je- des einzelne Trellis-Segment TSN als logarithmische Übergangs-Wahrscheinlichkeiten berechnet und abgespeichert. Parallel dazu werden gleichzeitig an einem Trellis-Segment T2 beginnend Beta-Metrikwerte Mß-calc-store für jedes einzelne Trellis-Segment TSN berechnet und abgespeichert.
Die beiden Berechnungen passieren einander an einem Trellis- Segment TSM, wobei ab diesem Zeitpunkt ein Entscheidungspro- zess zur Errechnung eines Softoutputwerts durchgeführt wird, d.h. die Decodierung eines Informationsbits der Datenfolge erfolgt. Dabei werden bei einem in Vorwärtsrichtung durchgeführten „Forward-Decision-Process* FDP nach dem Passieren des Trellis-Segments TSM aktuell berechnete Alfa-Metrikwerte Mα-calc mit den früher berechneten und abgespeicherten Beta- Metrikwerten Mß-calc-store zur Errechnung des Softoutputwerts verwendet .
Dieser Vorgang erfolgt zeitgleich bei einem in Rückwärtsrichtung durchgeführten „Backward-Decision-Process* BDP, bei dem aktuell berechnete Beta-Metrikwerten Mß-calc mit den früher berechneten und abgespeicherten Alfa-Metrikwerten Mα-calc- store zur Errechnung des Softoutputwerts verwendet werden.
Im Folgenden gilt: K Informationsbitanzahl, s Zustand einer Faltungscode-Decodierung, Codegedächtnislänge, T benötigte Anzahl an Trellis-Segmenten, mit T = K + m, und π Länge einer Einschwingphase, mit π > 5*m
Mit einer Wortbreite w eines Metrikspeichers und unter der Annahme, dass die jeweiligen Metrikwerte normiert werden, werden für diese Realisierung des MaxLogMAP-Algorithmus zwei
Metrik-Prozessoren und insgesamt 2 -K/2 - w - 2m Speicherplätze benötigt. Es wird ein Datendurchsatz erreicht von: 1
[Mbit/s; t segment - 10
Der oben genannte Parameter tsegment ist dabei abhängig von der zur Implementierung des Algorithmus verwendeten Baustein- Technologie (ASIC) , von der Speicherarchitektur und von der beim ASIC-Baustein verwendeten Taktrate. Bei terminierten Codes beginnt die jeweilige Berechnung der Metrikwerte unter der Annahme einer ungleichmäßigen Wahrscheinlichkeitsverteilung bei einem Trellis-Segment mit einem Startzustandswert („initial-state* ) , der eine Wahrscheinlich- keit von 100% aufweist, während alle weiteren „states* eine Wahrscheinlichkeit von 0% aufweisen.
Bei den sogenannten „Tailbiting-Codes* ist kein Startzustand von vornherein bekannt, weshalb eine Einschwingphase der Län- ge π für beide Richtungen eingeführt werden muss. Zugehörige Metrikwerte der Einschwingphase sind mit Mα-pre bzw. mit Mß-pre bezeichnet.
FIG 2 zeigt eine prinzipielle Darstellung eines Window- MaxLogMAP-Algorithmus zur Berechnung von Softoutput-Werten gemäß dem Stand der Technik.
Bei langen Datenfolgen wird der Window-MaxLogMAP-Algorithmus, der mit Hilfe eines gleitenden Decodierfensters realisiert wird, verwendet. Als besonderer Vorteil des Window-MaxLogMAP- Algorithmus ist dessen effiziente Implementierung zu nennen.
Vergleichend mit FIG 1 werden Alfa-Metrikwerte Mα-calc in Vorwärtsrichtung bei einem Trellis-Segment Tl beginnend exakt berechnet. Demgegenüber werden Beta-Metrikwerte Mß-calc-1 eines ersten Decodierfensters DPI bzw. Beta-Metrikwerte Mß- calc-2 eines zweiten Decodierfensters DP2 geschätzt.
Erreichen die beiden Decodierfenster DPI und DP2 den rechten Rand des Trellis-Diagramms TREL, sind alle Terminierungsin- formationen vorhanden. Es werden die Beta-Metrikwerte Mß-calc-1 bzw. Mß-calc-2 exakt berechnet und die entsprechen¬ den Softoutput-Werte gebildet.
Metrikwerte Mα-pre, Mß-pre-1 und Mß-pre-2 werden wiederum ei- ner Einschwingphase zugeordnet.
Der Window-MaxLogMAP-Algorithmus ist in der oben genannten Druckschrift „An Intuitive Justification and a Simplified Implementation of the MAP Decoder for Convolutional Codes* näher beschrieben.
Bei dieser Realisierung werden bei einem mit FIG 1 vergleichbaren Datendurchsatz insgesamt |w/ζ- +l Metrik-Prozessoren sowie \ + θ)- ψ - w - 2m Speicherplätze benötigt.
Dabei ist: ψ die Anzahl an Trellis-Segmenten, für die jeweils 2m
Metriken gespeichert werden, w die Größe des Decodierfensters in Trellis- Segmenten, und θ e {θ,l} ein Parameter, der abhängig von der zur Implementierung des Algorithmus verwendeten Baustein- Technologie (ASIC) , von der Speicherarchitektur und von der beim ASIC-Baustein verwendeten Taktrate ist.
Speziell bei Coderaten nahe eins (mit Hilfe von Punktierung erzeugt) hochratiger Kanäle, werden durch Verwendung des Decodierfensters jedoch nicht mehr tolerierbare Performance- Verschlechterungen verursacht. FIG 3 zeigt eine prinzipielle Darstellung eines erfindungsgemäßen MaxLogMAP-Algorithmus zur exakten Berechnung von Softoutput-Werten.
Vergleichend mit FIG 1 werden wieder Alfa-Metrikwerte in einer Vorwärtsrichtung und Beta-Metrikwerte in einer Rückwärtsrichtung jedes Trellis-Segments TSN berechnet. Jedoch werden jetzt erfindungsgemäß nur Metrikwerte einer ausgewählten Anzahl an Trellis-Segmenten, die als Stützstellen dienen, aus- gewählt und abgespeichert.
Die Abspeicherung erfolgt in einer bevorzugten Ausführungsform innerhalb eines in Ebenen kaskadiert aufgeteilten Speichers .
Im Folgenden gilt: m Codegedächtnislänge, sm „memory-length-shift* eines Feed-Forward-
Terminated-Cödes (bei einem Rekursiv-Terminated- Code und bei einem Tail-Biting-Code ist sm = 0) ,
K Informationsbitanzahl, T benötigte Anzahl an Trellis-Segmenten, es gilt T = K + m; π Länge der Einschwingphase mit π > 5*m . δ(l) Speichertiefe einer ersten Speicherebene SP(1) für Stützstellen einer ersten Metrikwert-Berechnung, δ(n-l) Speichertiefe einer n-1 ten Speicherebene SP(n-l) für Stützstellen einer n-1 ten Metrikwert- Berechnung, und δ(n) Speichertiefe einer n-ten Speicherebene SP(n) für Stützstellen einer n-1 ten Metrikwert-Berechnung. Beim Trellis-Diagramm TREL werden in einem ersten Durchgang an einem Trellis-Segment Tl beginnend Alfa-Metrikwerte Mα-calc(l) in einer Vorwärtsrichtung FDP und an einem Trel¬ lis-Segment T2 beginnend Beta-Metrikwerte Mß-calc(l) in einer Rückwärtsrichtung BDP für jedes einzelne der Trellis-Segmente TSN als logarithmische Übergangs-Wahrscheinlichkeiten berechnet.
Erfindungsgemäß werden jedoch jetzt aus den errechneten Met- rikwerten Mα-calc(l) bzw. Mß-calc(l) des ersten Durchgangs für eine Auswahl von K/δ(l) Trellis-Segmenten, die als Stützstellen dienen, Metrikwerten Mα-calc-sel (1) bzw. Mß-calc- sel(l) des ersten Durchgangs jeweils in einer ersten Spei- - cherebene SP(1) mit einer Speichertiefe von δ(l) abgelegt.
Bei einem zweiten Durchgang werden, basierend auf je zwei benachbarten Stützstellen des ersten Durchgangs, wiederum Metrikwerte Mα-calc(2) bzw. Mß-calc(2) derjenigen Trellis- Segmente TSN berechnet, die zwischen den jeweiligen Stütz- stellen des ersten Durchgangs angeordnet sind.
Wie beim ersten Durchgang werden aus den errechneten Metrikwerten Mα-calc(2) bzw. Mß-calc(2) des zweiten Durchgangs für eine Auswahl von K/δ(l)/δ(2) Trellis-Segmenten, die wiederum als Stützstelen dienen, die entsprechenden Metrikwerte
Mα-calc-sel (2) bzw. Mß-calc-sel (2) des zweiten Durchgangs in einer zweiten Speicherebene SP(2) mit einer Speichertiefe von δ(2) abgelegt.
Diese auf den Stützstellen eines vorhergehenden Durchgangs basierende Metrikwert-Berechnung wird dementsprechend sowohl in Vorwärtsrichtung als auch in Rückwärtsrichtung fortgesetzt. Dabei werden nach dem Passieren des Trellis-Segments TSM entsprechende Softoutput-Werte gebildet, wobei freiwerdende Speicherebenen entsprechend neu eingesetzt werden.
Der Entscheidungsprozess zur Bestimmung der Softoutputwerte erfolgt dabei wie in FIG 1 beschrieben. Die einzelnen Speicherebenen sind zueinander kaskadiert aufgebaut.
Nach n Durchgängen sind alle Softoutputwerte bestimmt, wobei die n-te Speicherebene eine Speichertiefe von δ(n) mit abgespeicherten Metrikwerten von K/δ (1) /δ (2) / .... / δ(n) Trellis- Segmenten bzw. Stützstellen aufweist.
Vergleichend mit den in den Figuren FIG 1 bzw. FIG 2 angegebenen Datendurchsatz werden durch das erfindungsgemäße Verfahren insgesamt 2 - n Metrik-Prozessoren sowie
« w - 2m Speicherplätze benötigt.
Es gilt dabei: = K , θx e {θ,l} , in Abhängigkeit davon, wievie- le ASIC-Taktzyklen für ein Trellis-Segment benötigt werden und wieviele Ports an den Speichern zur Verfügung stehen.
Anhand von existierenden Realisierungen des MaxLogMAPWindow- Algorithmus können Parameter abgeleitet und für einen Vergleich zwischen den aus FIG 1 bzw. FIG 2 bekannten, herkömmlichen Realisierungen und der erfindungsgemäßen Realisierung verwendet werden. Die Ergebnisse sind der nachfolgenden Tabelle zu entnehmen:
Bei gleichem Datendurchsatz und ohne Abstriche bei der Genauigkeit des MaxLogMAP-Algorithmus, ermöglicht durch die Vermeidung eines Decodierfensters, wird der Hardware-Aufwand bei der erfindungsgemäßen speicherkaskadierten Realisierung um mehr als 80% gegenüber der herkömmlichen in FIG 1 beschriebenen Realisierung verringert.
Dabei wurde für diesen Vergleich vorausgesetzt:
- ein Overhead durch Softinput- und Softoutput Puffer an einer Systemschnittstelle mit (R-1 + l)- wsoft - k - amemory wobei in der Regel k=K ist, jedoch k=W+((np - 1)*δ) bei der Realisierung mit Decodierfenster sein kann; mit R als Code-
Rate, wSOt als Wortbreite der Softwerte sowie a memory als Flächeneinheit pro Speicherbit,
- ein Overhead durch Ansteuerung und Schnittstelle: AoVerhead.
- ein Metrik-Prozessor incl. Skalierung der Registerbits: t rH M' /parallel + ^→ ■ W ■ ü fll≠op wobei AViterbi die Viterbi-Arithmetik für eine gegebene Wortbreite w und aflipflop die Registerflächeneinheit pro Bit darstellen, fparallel ist die Anzahl der in einem ASIC- Taktzyklus ausgeführten Butterfly-Berechnungen und kann folgende Werte annehmen: {1,2, ..., 2( ~1)}, - eine Metrik-Wortbreite w = 16,
- eine Softwert-Wortbreite wsoft = 8,
- eine Speicherbitfläche amemσry = 2,
- eine Registerbitfläche amPfχ0p = 10 Einheiten,
- ein Viterbi-Arithmetik/Butterfly Ävieü = 12500 Einheiten,
- ein Overhead Aoverhead = 50000 Einheiten.
Die Einheiten entsprechen einem Gatteräquivalent einer 0,18 μm ASIC-Technologie bei einer Taktfrequenz von rund 150 MHz.
Im Folgenden werden Daten eines GSM/EDGE-Standard relevanten Parametersatz verglichen:
- Code-Rate R = 1/6
- Gedächtnislänge m = 6 - Blockgröße K = 1000
- Decoder-Durchsatz größer als 2 Mbit/s
- Parallelität fparaiiei = 1
Bei UMTS (W-CDMA) und bei UTRAN TDD Faltungscodes sind für die Faltungsdecodierung folgende Parameter zu verwenden:
- Code-Rate R = 1/3
- Gedächtnislänge m = 8
- Maximale Blockgröße K = 300
- Decoder-Durchsatz größer als 2 Mbit/s
- Parallelität fparallel = 8
Bei UMTS (W-CDMA) und bei UTRAN TDD Turbo Codes kommt ein MaxLogMAP-Decoder mit geringfügigen Erweiterungen als Teil der Turbo-Decodierung in Betracht. So kann auch hier die speicherkaskadierte Realisierung mit der direkten und der Fenster-Realisierung verglichen werden:
Code-Rate R = 1/3 Gedächtnislänge m = 3 Maximale Blockgröße K = 5200 Decoder-Durchsatz größer als 2 Mbit/s Parallelität f arallel = 1/4
FIG 4 zeigt ein Beispiel zur erfindungsgemäßen Metrikwert- Berechnung und Abspeicherung.
Bei einem ersten Durchgang Dl werden Alfa-Metrikwerte bzw. Beta-Metrikwerte berechnet. Von jedem sechsten Trellis- Segment TSN = 1, 7, 13, ..., 73 als Stützstelle werden je- weils 2 berechnete Alfa-Metrikwerte in einer Speicherebene SP(αl) und jeweils 2m berechnete Beta-Metrikwerte in einer Speicherebene SP(ßl) abgespeichert.
In einem zweiten Durchgang D2 werden diese Metrikwerte aus den Speicherebenen SP(αl) bzw. SP(ßl) ausgelesen und von den zwischen den Stützstellen angeordneten Trellis-Segmenten die zugehörigen Alfa-Metrikwerte bzw. Beta-Metrikwerte exakt berechnet. Wieder wird eine entsprechende Auswahl an Trellis- Segmenten als Stützstellen getroffen und die zugehörigen Metrikwerte abgespeichert. Beispielhaft sind hier zwei Speicherebenen SP(α2) und SP(α2') bzw. SP(ß2) und SP(ß2') angegeben.
In einem dritten Durchgang D3 wird von beiden Seiten her das Trellis-Segment TSM erreicht und es werden für den „Backward- Decision-Process* aktuell berechnete 2m Beta-Metrikwerte mit abgespeicherten 2m Alfa-Metrikwerten, die im Speicher SP(α2) abgelegt sind, zur Bestimmung von Softoutput-Werten verwendet. Genauso werden für den „Forward-Decision-Process* aktu- eil berechnete 2m Alfa-Metrikwerte mit abgespeicherten 2m Beta-Metrikwerten, die im Speicher SP(ß2) abgelegt sind, zur Bestimmung von Softoutput-Werten verwendet.
Nach insgesamt n=3 Durchgängen Dn wurden alle Entscheidungs- werte Mdecisions gebildet.

Claims

Patentansprüche
1. Verfahren zur Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge aus K Informati- onsbits,
- bei dem bei einem Trellis-Diagramm mit Trellis-Segmenten in einem ersten Durchgang für eine Vorwärtsrichtung und für eine Rückwärtsrichtung mit Hilfe eines MaxLogMAP- Algorithmus Metrikwerte von allen Trellis-Segmenten ex- akt berechnet werden,
- bei dem eine Anzahl an Trellis-Segmenten als Stützstellen des ersten Durchgangs ausgewählt und zugehörige Metrikwerte in einer ersten Speicherebene abgespeichert werden, - bei dem mit l<i≤n in einem i-ten Durchgang für beide
Richtungen Metrikwerte von Trellis-Segmenten berechnet werden, die zwischen den Stützstellen eines i-1 ten Durchgangs angeordnet sind, wobei abgespeicherte Metrikwerte von Stützstellen des i-1 ten Durchgangs zur Be- rechnung der Metrikwerte des i-ten Durchgangs verwendet werden,
- bei dem eine Anzahl an Trellis-Segmenten als Stützstellen des i-ten Durchgangs ausgewählt und zugehörige Metrikwerte in einer i-ten Speicherebene abgespeichert wer- den,
- bei dem die auf den Stützstellen basierende Metrikwert- Berechnung und Abspeicherung n-mal erfolgt, bis sich die Metrikwert-Berechnung der Vorwärtsrichtung und der Rückwärtsrichtung bei einem Trellis-Segment treffen und nachfolgend ein Entscheidungsprozess zur Errechnung von Softoutput-Werten zur Decodierung durchgeführt wird.
2. Verfahren nach Anspruch 1, bei dem für jeweils eine Richtung der ersten Speicherebene jeweils eine Speichertiefe von δl zugewiesen wird, wobei in der ersten Speicherebene die jeweiligen Metrikwerte von jedem K/δl-ten Trellis- Segment abgespeichert sind.
3. Verfahren nach Anspruch 1 oder 2, bei dem für jeweils eine Richtung der i-ten Speicherebene jeweils eine Speichertiefe von δi zugewiesen wird, wobei in der i-ten Speicherebe- ne die jeweiligen Metrikwerte von jedem K/δl/.../δi ten Trellis-Segment abgespeichert werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem bei terminierten Codes für die Berechnung der Softoutput- werte eine verzögerte Entscheidungsphase verwendet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Decodierung auf genau einem anwenderspezifischen Baustein durchgeführt wird.
EP03744712A 2002-03-27 2003-03-20 Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge Withdrawn EP1488531A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP03744712A EP1488531A1 (de) 2002-03-27 2003-03-20 Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
EP02007030 2002-03-27
EP02007030A EP1349286A1 (de) 2002-03-27 2002-03-27 Verfahren zur Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge
DE10213882 2002-03-27
DE2002113882 DE10213882B4 (de) 2002-03-27 2002-03-27 Verfahren zur Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge
PCT/EP2003/002942 WO2003081786A1 (de) 2002-03-27 2003-03-20 Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge
EP03744712A EP1488531A1 (de) 2002-03-27 2003-03-20 Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge

Publications (1)

Publication Number Publication Date
EP1488531A1 true EP1488531A1 (de) 2004-12-22

Family

ID=28455549

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03744712A Withdrawn EP1488531A1 (de) 2002-03-27 2003-03-20 Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge

Country Status (6)

Country Link
US (1) US7143334B2 (de)
EP (1) EP1488531A1 (de)
KR (1) KR100973097B1 (de)
CN (1) CN1643798A (de)
AU (1) AU2003215670A1 (de)
WO (1) WO2003081786A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706608B1 (ko) * 2005-07-19 2007-04-13 한국전자통신연구원 이중 스트림 전송에 적합한 부호기 추정 방법 및 이를이용한 부호화 장치
US7895497B2 (en) * 2006-06-26 2011-02-22 Samsung Electronics Co., Ltd. Apparatus and method using reduced memory for channel decoding in a software-defined radio system
CN110110283A (zh) * 2018-02-01 2019-08-09 北京中科晶上科技股份有限公司 一种卷积计算方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3910739C3 (de) * 1989-04-03 1996-11-21 Deutsche Forsch Luft Raumfahrt Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
DE4224214C2 (de) * 1992-07-22 1995-02-09 Deutsche Forsch Luft Raumfahrt Verfahren zur quellengesteuerten Kanaldecodierung durch Erweiterung des Viterbi-Algorithmus
DE4437984A1 (de) 1994-10-25 1996-08-14 Philips Patentverwaltung Übertragungssystem mit Soft-Output-Dekodierung
US6028899A (en) 1995-10-24 2000-02-22 U.S. Philips Corporation Soft-output decoding transmission system with reduced memory requirement
US6226773B1 (en) * 1999-10-20 2001-05-01 At&T Corp. Memory-minimized architecture for implementing map decoding
FR2802371B1 (fr) * 1999-12-10 2003-09-26 Matra Nortel Communications Procede de signalisation dans un systeme de radiocommunication, emetteurs, recepteurs et repeteurs pour la mise en oeuvre du procede
US6654927B1 (en) * 2000-01-10 2003-11-25 Lg Electronics Inc. Iterative error-correction for turbo code decoding
US6901117B1 (en) * 2000-02-10 2005-05-31 Motorola, Inc. Soft output decoder for convolutional codes
EP1128560B1 (de) * 2000-02-21 2004-01-28 Motorola, Inc. Vorrichtung und Verfahren zur SISO Dekodierung
US20020034261A1 (en) * 2000-06-23 2002-03-21 Eidson Donald Brian Rate n/n systematic, recursive convolutional encoder and corresponding decoder
FI109162B (fi) * 2000-06-30 2002-05-31 Nokia Corp Menetelmä ja järjestely konvoluutiokoodatun koodisanan dekoodaamiseksi
US6829313B1 (en) * 2000-07-17 2004-12-07 Motorola, Inc. Sliding window turbo decoder
US6813743B1 (en) * 2000-07-31 2004-11-02 Conexant Systems, Inc. Sliding window technique for map decoders
US6452979B1 (en) * 2000-09-06 2002-09-17 Motorola, Inc. Soft output decoder for convolutional codes
FI20010147A (fi) * 2001-01-24 2002-07-25 Nokia Corp Menetelmä ja järjestely konvoluutiokoodatun koodisanan dekoodaamiseksi
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
KR100436434B1 (ko) * 2001-11-19 2004-06-16 한국전자통신연구원 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03081786A1 *

Also Published As

Publication number Publication date
KR20040099360A (ko) 2004-11-26
US20050166128A1 (en) 2005-07-28
US7143334B2 (en) 2006-11-28
AU2003215670A1 (en) 2003-10-08
WO2003081786A1 (de) 2003-10-02
CN1643798A (zh) 2005-07-20
KR100973097B1 (ko) 2010-07-29

Similar Documents

Publication Publication Date Title
DE3910739C3 (de) Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
DE69736881T2 (de) Parallel verketteter tail-biting-faltungskode und dekoder dafür
DE102012100945A1 (de) Iterativer Decodierer
DE60120723T2 (de) Iterationsabbruch für Turbodecodierer
DE69722571T2 (de) System und Verfahren zur digitalen Übertragung mit einem Produktkode kombiniert mit multidimensionaler Modulation
DE602004012417T2 (de) Dekodierungsvorrichtung und dekodierungsverfahren
DE102007035210A1 (de) Verfahren und Vorrichtung zur LDPC-Dekodierung mit gemeinsamer Hardwarenutzung und serieller Summe-Produkt-Architektur
WO2003071689A2 (de) Kombinierter ver- und entschachteler sowie turbo-decodierer mit kombiniertem ver- und entschachteler
DE60009531T2 (de) Parallele Turbocoder-Implementierung
DE112010003449T9 (de) Iterative Decodierung von Signalen, die über einen verrauschten Kanal empfangen werden, unter Verwendung von Vorwärts- und Rückwärts-Rekursionen mit einer Hochfahrinitialisierung
WO1996013105A1 (de) Übertragungssystem mit soft-output-dekodierung bei reduziertem speicherbedarf
DE10310812B4 (de) Dekodiervorrichtung, Trellis-Prozessor und Verfahren
DE60007956T2 (de) Vorrichtung und Verfahren zur SISO Dekodierung
EP1488531A1 (de) Verfahren zur decodierung einer mit hilfe eines binären faltungscodes verschlüsselten datenfolge
EP1269633B1 (de) Optimierter turbo-decodierer
WO2002060071A2 (de) Viterbi-decoder
DE19934646C2 (de) Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes
DE69908629T2 (de) Hybrid verschachteler für turbo-kodierer
EP1249074B1 (de) Verfahren zur decodierung eines datensignals
DE10213882B4 (de) Verfahren zur Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge
DE102011056132B4 (de) Verfahren und Vorrichtung zum Decodieren von Daten
EP1349286A1 (de) Verfahren zur Decodierung einer mit Hilfe eines binären Faltungscodes verschlüsselten Datenfolge
EP0843444A2 (de) Digitales Übertragungssystem mit trellisbasiertem, zustandsreduziertem Schätzverfahren
DE60118716T2 (de) Log-MAP Dekodierung
DE60116923T2 (de) Verbesserte Hochschnellheitsarchitektur &#34;maximal a posteriori&#34; (MAP) mit optimisierter Speichergrösse und Leistungsverbrauch

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040728

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

17Q First examination report despatched

Effective date: 20050503

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS GMBH & CO. KG

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS S.P.A.

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS GMBH & CO. KG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090930