EP1325410A2

EP1325410A2 - Verfahren zur herstellung von computergestützten echtzeitsystemen

Info

Publication number: EP1325410A2
Application number: EP01969264A
Authority: EP
Inventors: Ralf MÜNZENBERGER; Frank Slomka; Matthias DÖRFEL; Oliver Bringmann
Original assignee: Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
Current assignee: Inchron GmbH
Priority date: 2000-09-06
Filing date: 2001-09-03
Publication date: 2003-07-09
Also published as: US7085198B2; WO2002021261A2; WO2002021261A3; AU2001289575A1; US20040027924A1

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines computergestützten Echtzeitsystems mit mindestens einer Verarbeitungseinheit, wobei ein Datenaustausch zwischen der Verarbeitungseinheit und der Umgebung oder einer oder mehreren weiteren Verarbeitungseinheiten synchron oder asynchron durchgeführt wird, und wobei zur Korrelation des Datenaustauschs der Verarbeitungseinheit mindestens eine reale Uhr zugeordnet wird, welche durch die Beziehung (a) definiert ist.

Description

Beschreibung

Verfahren zur Herstellung von computergestützten Echtzeitsystemen

Die Erfindung betrifft ein Verfahren zur Herstellung von computergestützten Echtzeitsystemen mit mindestens einer Verarbeitungseinheit nach dem Oberbegriff des Anspruchs 1. Sie betrifft ferner eine zur Durchführung des Verfahrens hergerich- tete Computeranlage.

Unter Echtzeitsystemen werden allgemein Systeme verstanden, die zu einem vorgegebenen Zeitpunkt und/oder nach Ablauf einer vorgegebenen Zeitspanne ein bestimmtes Rechenergebnis liefern müssen. Z.B. beträgt der Zeitaufwand zur Umwandlung von Sprache in digitale Signale sowie deren Übertragung und die anschließende Rückumwandlung der digitalen Signale in ein analoges Tonsignal etwa 250 ms, d.h. die Kommunikation via mobiler Telefongeräte erfolgt mit einer Zeitverzögerung von 250 ms. Wenn die Zeitverzögerung größer als 250 ms ist, dann ist die übertragene Sprache nicht mehr verständlich.

Computergestützte Echtzeitsysteme mit mehreren Verarbeitungs- einheiten, sogenannte verteilte Echtzeitsysteme, sind nach dem Stand der Technik weit verbreitet. Z.B. handelt es sich bei mobilen Telefonen, deren Vermittlungsanlagen und Netzen um ein solches verteiltes Echtzeitsystem.

Ein verteiltes Echtzeitsystem kann aus mehreren Verarbei- tungseinheiten bestehen. Es kann sich um Bestandteile ein und derselben Vorrichtung handeln. Es kann aber auch sein, daß Verarbeitungseinheiten, wie z.B. ein mobiles Telefon und eine Vermittlungsanlage, räumlich voneinander getrennt sind. Die Herstellung verteilter Echtzeitsysteme erfolgt auf der Grundlage abstrakter Spezifikationen, wie z.B. der unter der Abkürzung "SDL" bekannten "Specification and Description Lan- guage" (ITU-T. Z .100 , Appendix I . ITU, SDL Methodology Guidelines, ITU, 1993) . SDL beruht auf dem technischen Prinzip, daß jeder Verarbeitungseinheit bzw. jedem Prozeß eine Warteschlange zugeordnet ist. Es ist zwingend erforderlich, daß der üblicherweise über einen Bus erfolgende Datenaustausch bzw. die Kommunikation zwischen den Verarbeitungseinheiten ausschließlich über die Warteschlange erfolgt, wobei sämtliche Prozesse parallel laufen.

Zur Korrelation des Datenaustausche ist jeder Verarbeitungs- einheit außerdem mindestens ein sogenanntes Timer-Modul zugeordnet. Dabei handelt es sich um einen numerischen Zähler. Dessen Zählperiode ist nicht normiert; sie kann vom Prozessortakt abgeleitet sein. Sie ist abhängig von der jeweils gewählten Hardware und/oder vom jeweiligen Programm. Dadurch bedingt ist es bisher nicht zuverlässig möglich, eine abstrakte Spezifikation von Hard- und Software der echtzeitabhängigen Schichten eines Kommunikationssystems automatisch zu implementieren. Die Implementationen sind entweder zu langsam oder sie erfüllen nicht die zeitlichen Randbedingungen. Um diesem Nachteil entgegenzuwirken, wird die Hardware mit Hilfe von Schaltplänen oder mittels Hardwarebeschreibungssprachen spezifiziert und dann implementiert. Die Software wird meist mittels Programmiersprachen implementiert. Das bekannte Verfahren ist zeit- und kostenaufwendig und fehleranfällig.

Neben SDL gibt es auch andere Implementierungs-Sprachen, in die Uhren als Komponenten eingebunden sein können. Z.B. kann bei der unter der Abkürzung "UML" bekannten Unified Modelling Language auf Uhren zugegriffen werden. Eine weitere Implemen- tierungs-Sprache ist die unter der Abkürzung "VHDL" bekannte Very High speed integrated circuit hardware Description Language. Sowohl UML als auch WHDL kommen ohne das Vorsehen von Warteschlangen aus.

Aus Kopetz, H., Ochsenreiter, W. : Clock Syncronisation in Di- stributed Real-Time Systems; in IEEE Trans, on Computers, Vol. C-36, No.8, August 1987, ist ein gattungsgemäßes Verfah- ren zur Herstellung eines computergestützten Echtzeitsystems bekannt. Nicht bekannt aus dem vorgenannten Dokument ist eine Spezifikation einer realen Uhr, welche die vorgenannten Nachteile aus dem Stand der Technik beseitigt.

Aufgabe der Erfindung ist es, die Nachteile nach dem Stand der Technik zu beseitigen. Es soll insbesondere ein Verfahren angegeben werden, mit dem Echtzeitsysteme einfach, rasch und kostengünstig herstellbar sind. Es soll eine automatische Implementierung einer abstrakten Spezifikation von Echtzeitsy- stemen ermöglicht werden. Weiteres Ziel der Erfindung ist es, Fehler bei der Herstellung von Echtzeitsystemen zu vermeiden.

Diese Aufgabe wird durch die Merkmale der Ansprüche 1 und 10 gelöst . Zweckmäßige Ausgestaltungen ergeben sich aus den Merkmalen der Ansprüche 2 bis 9.

Nach Maßgabe der Erfindung ist ein Verfahren zur Herstellung eines computergestützten Echtzeitsystems mit mindestens einer Verarbeitungseinheit vorgesehen, bei dem die reale Uhr durch folgende Beziehung definiert ist: (t)

(t; G mod R„ wobei C_r (t) e R in [sec]

T r

wobei

R_v : Wertebereich, R_v G R⁺ in [sec] ,

G_r : Granularität , G_r C (R⁺ in [sec] ,

wobei G_r und R_v auf den kleinsten auftretenden Wert normiert sind,

T : Taktperiode, T G R⁺ in [sec] , wobei

C_c (t) = [1+g] • Ci (t) + G (p^→,t) + S₀, wobei C_c (t) 6 R in [sec]

(t) = t ; t G R in [sec]

g: Genauigkeit der Uhr, g e R, z.B. die Quarzgenauigkeit in ppm.

g (p^→,t) : Genauigkeitsänderung der Uhr über der Zeit in Abhängigkeit von physikalischen Größen, dargestellt durch den Vektor p^→, z.B. der Temperatur, g (p^→,t) G IR *2

G (p^"* '.#tt)) == J j cg(p^"*,t) dt als wirksame Genauigkeitsänderung in einem Zeitintervall (t - ti) , G (p^→,t) G IR in [sec]

S₀: Startoffset, S_Q G IR in [sec]

Das erfindungsgemäße Verfahren ermöglicht es, Daten, Datenpakete oder Datenströme in einer Computeranlage mit einer von der Systemlogik unabhängigen genauen Zeitmarke zu markieren. Das eröffnet völlig neue Freiheiten in der Spezifikation, insbesondere von verteilten Echtzeitsystemen. Mit einer nach dem erfindungsgemäßen Verfahren hergestellten Spezifikation entfallen die Implementierungsprobleme nach dem Stand der Technik. Es kann bereits bei der Analyse des funktionalen und zeitlichen Verhaltens sowie der nachfolgenden Spezifikation die reale Zeit berücksichtigt werden. Das vorgeschlagene Verfahren ermöglicht die Angabe eines universellen Entwurfsmusters, welches sich für die Herstellung, insbesondere von verteilten Echtzeitsystemen in den unterschiedlichsten Anwendungsbereichen eignet. Die mit dem erfindungsgemäßen Verfahren mögliche formale Berücksichtigung von Zeitanforderungen ermöglicht es außerdem, die echtzeitabhängigen Schichten eines Kommunikationssystems zu spezifizieren und daraus effizi- ente Implementierungen automatisch abzuleiten.

Des weiteren ist es möglich, in verteilten Echtzeitsystemen, die nicht in einer Vorrichtung realisiert sind, Beziehungen zwischen den Uhren zu definieren. So ergibt sich z.B. der Offset zweier Uhren zur Zeit t durch die Beziehung: 0^1D ( t ) = C^x ( t ) - C^D ( t )

Unter Verwendung dieses Modells können z.B. Synchronisati- onsalgorithmen spezifiziert und validiert werden.

Ein der Verarbeitungseinheit zugeordneter numerischer Zähler kann mittels der Uhr gesteuert werden. Bei der Verwendung von mehreren der Uhren dient vorteilhafterweise eine der Uhren als Referenzuhr zur Synchronisation der anderen Uhren. Das ermöglicht einen geordneten Datenaustausch zwischen den Verarbeitungseinheiten .

Unter dem Begriff "Umgebung" wird hier ein technischer Prozeß verstanden. Zur Steuerung oder Regelung eines technischen

Prozesses kann der Datenaustausch mit den Verarbeitungseinheiten zweckmäßigerweise real zeitgesteuert durchgeführt werden. Bei den technischen Prozessen kann es sich in diesem Zusammenhang z.B. um die Steuerung einer chemischen Fabrik, ei- nes Antiblockiersystems eines Kraftfahrzeugs, eines Mobil- funknetzes und dgl . handeln.

Ein von einer Verarbeitungseinheit empfangener, aus einer Abfolge von Datenpaketen gebildeter Datenstrom und ein gesende- ter Datenstrom können zweckmäßigerweise entkoppelt werden, so daß der gesendete Datenstrom eine vom empfangenen Datenstrom verschiedene Abfolge der Datenpakete aufweisen kann. Damit ist es möglich, verschiedene echtzeitabhängige Datenströme im Internet zu verwalten. Für bestimmte Datenströme kann die Übertragungsgeschwindigkeit drastisch erhöht werden. Es ist nicht mehr erforderlich, die bei der Verarbeitungseinheit ankommende Abfolge von Datenpaketen sequentiell abzuarbeiten und in gleicher Reihenfolge wieder abzusenden. Der Verarbeitungseinheit kann eine Warteschlange zugeordnet werden. Vorteilhafterweise wird die Warteschlange, vorzugsweise mit der als Referenzuhr dienenden weiteren erfindungs- gemäßen Uhr, zeitgesteuert. Es können so zeitgesteuert Daten in die Warteschlage geschrieben oder aus der Warteschlange ausgelesen werden.

Nach einem weiteren Ausgestaltungsmerkmal werden die Datenpa- kete mit einer von der Uhr erzeugten realen Zeitmarke versehen. Die Markierung mittels realer Zeitmarken ermöglicht es, eine vorgegebene Abfolge von Datenpaketen zu senden, wobei zur Übertragung die Abfolge geändert und anschließend die vorgegebene Abfolge der Datenpakte wieder hergestellt wird. Dadurch kann die Übertragungsgeschwindigkeit erhöht werden.

Besonders vorteilhaft ist es, mit der Uhr Zeitschranken, insbesondere Zeitbedingungen oder Zeitanforderungen, zu definieren. Unter Zeitbedingungen werden Bedingungen verstanden, un- ter denen das System zu einer vorgegebenen Zeit eine vorgegebene Aktion ausführt. Zeitanforderungen sind dagegen Anforderungen an das System, daß nach Ablauf einer vorgegebenen Zeit ein bestimmtes Ereignis eingetreten ist. Dabei kann es sich auch um ein externes Ereignis handeln.

Nach weiterer Maßgabe der Erfindung ist eine Computeranlage vorgesehen, welche zur Durchführung des erfindungsgemäßen Verfahrens geeignet ist. Mittels einer solchen Computeranläge ist eine präzise automatische Implementierung abstrakter Spe- zifikationen von Soft- und Hardware für Echtzeitsysteme schnell und einfach durchführbar. Nachfolgend werden bevorzugte Ausführungsbeispiele des erfindungsgemäßen Verfahrens näher erläutert. Es zeigen:

Fig. 1 einen Grafen zur Definition der realen Uhr,

Fig. 2 schematisch den SDL-Prozeß mit einer realen Uhr,

Fig. 3 ein synchronisiertes verteiltes Echtzeitsystem in SDL,

Fig. 4a die Spezifikation von Uhren und den Zugriff über abstrakte Datentypen,

Fig. 4b die Spezifikation von Zeitschranken und den Zugriff über abstrakte Datentypen,

Fig. 5 die Spezifikation von Zeitanforderungen und den Zugriff über abstrakte Datentypen,

Fig. 6 die Implementierung eines Entwurfsmusters,

Fig. 7 die Spezifikation eines Vermittlungsrechners mit Verkehrsüberwachung und

Fig. 8 den Aufbau der Ausgänge des Vermittlungsrechners nach Fig. 7.

Fig. 9a-d die Spezifikation mit verschiedenen Architekturvarianten,

Fig. 1 erläutert die Unterschiede zwischen einer idealen, einer kontinuierlich realen, einer diskreten realen und eines abgeleiteten Zählers. Eine ideale Uhr ist definiert durch eine lineare Funktion.

Ideale Uhr:

Die durchgezogene Linie in Fig. 1 gibt die Funktion der idealen Uhr gemäß der folgenden Formel wieder :

Ci (t) = t ; t e R in [sec]

Die kontinuierliche reale Uhr erfordert weitere Parameter. Die kontinuierliche reale Uhr besitzt eine konstante Genauigkeit. Diese Genauigkeit wird meist in Millionstel-Teilen angegeben (ppm) .

Zusätzlich muß berücksichtigt werden, daß die Taktperiode einer kontinuierlichen realen Uhr, bedingt durch Schwankungen von physikalischen Parametern, wie z.B. der Temperatur, schwanken kann. Dies wird ausgedrückt durch eine Funktion g (p^→,t) . Wobei p^→ ein Vektor mit den benötigten physikalischen Parametern in Abhängigkeit von deren zeitlichen Änderungen ist. In die Gleichung der kontinuierlichen, realen Uhr wird allerdings nicht die Funktion g (p^→,t) eingesetzt, sondern da es sich um periodische Schwankungen handelt kann, die Funkti- on

^fc2

G (p^"*, t) = J gg((pp^"*V,t) dt der wirksamen Genauigkeitsänderung t 1

G (p^→,t) G IR in [sec] Treten z.B. periodische Schwankungen auf, kann es passieren, daß sich die Ungenauigkeiten der Uhr über ein Zeitintervall (t₂ - ti) herausmitteln. Mit diesen Definitionen ist die kon- tinuierliche reale Uhr durch folgende Gleichung beschrieben:

C_c (t) = [1+g] ^■ Ci (t) + G (p^→,t) + S₀, wobei C_c (t) G IR in [sec]

d (t) = t ; t G IR in [sec] wobei

g: Genauigkeit der Uhr, g G IR, z.B. die Quarzgenauigkeit in ppm.

g (p^→,t) Genauigkeitsänderung der Uhr über der Zeit in Abhängigkeit von physikalischen Größen, dargestellt durch den Vektor p^→, z.B. der Temperatur, g (p^→,t) G IR

G (p^"* ,,tt)) ₌= J J g(p^"*, t) dt als wirksame Genauigkeitsänderung

in einem Zeitintervall (t₂ - ti) G (p^→,t) G IR in [sec]

S₀: Startoffset, S_Q G IR in [sec]

Ein technischer Prozeß kann nicht in unendlich kleine Zeitabschnitte aufgelöst werden. Jede technische Uhr schwingt mit einer endlichen Frequenz. Die Frequenz korreliert zur Taktperiode T der Uhr. Das kleinste ablesbare Intervall der diskre- ten realen Uhr ist definiert als Granularität G. Die formale Abbildung der idealen Uhr auf die diskrete reale Uhr ist gegeben durch die folgende Beziehung:

Diskrete reale Uhr:

(t )

(t ) = mod R_v, wobei C_r (t ) G IR in [sec]

T

wobei

C_r (t ) G IR

R_v : Wertebereich, R_v G IR⁺ in [sec] ,

G_A : Granularität , G G IR⁺ in [sec] , wobei G und R_v auf die kleinste auftretende Einheit normiert sind .

Taktperiode, T 6 R⁺ in [sec]

C_c(t)

Die Diskretisierung der Zeit ist durch die OperationL T beschrieben. R_v beschreibt den Wertebereich der diskreten realen Uhr. Nach R_v Zeiteinheiten zeigt die diskrete reale Uhr wieder 0 an. Das wird in der Gleichung durch die Modulo- Operation beschrieben. Die Ungenauigkeit G (p^→,t) taucht hier nicht direkt auf. Die Taktperiode T, die Granularität G_r der Startoffset S_Q und der Wertebereich R_v sind in Sekunden anzugeben.

C_c (t)

Ein von der diskreten Uhr T gesteuerter

Zähler wird durch folgende Beziehung beschrieben C_c (t-

(t) = T G_A mod R_A

N_A

wobei

C_A (t) G 2

T: Taktperiode der diskreten realen Uhr, T G IR⁺ in [sec] ,

N_A: Anzahl der Änderungen, N_A G N⁺

G_A: Granularität des abgeleiteten Zählers, G_A G N⁺,

R_A: Wertebereich des abgeleiteten Zählers, R_A G IM⁺,

T: Verzögerungszeit, T G IR⁺ {o} in [sec]

Die Verzögerungszeit zum Stellen des abgeleiteten Zählers ist T. N_A beschreibt die Anzahl der Anzeigeänderungen der diskre- ten realen Uhr, bis sich die Anzeige des Zählers einmal ändert. Die Granularität G_A gibt die Intervalländerung der Anzeige an. R_A beschreibt den Wertebereich des abgeleiteten Zählers .

Fig. 2 zeigt schematisch die Struktur einer Verarbeitungseinheit in SDL bzw. einen sogenannten "SDL-Prozeß" . Ein oder mehrere nach dem herkömmlichen SDL-Konzept vorgesehener Timer sind erfindungsgemäß mit einer realen Uhr verbunden. Wie aus Fig. 3 ersichtlich ist, ist es damit möglich, die Timer verschiedener SDL-Prozesse zu synchronisieren.

Ein in den Fig. 2 und 3 gezeigtes eingehendes Signal kann mit einem Zeitstempel versehen werden, wobei es sich hierbei um eine reale Zeitmarke handelt .

Fig. 4a zeigt die Definition eines Satzes abstrakter Datentypen in SDL, mit der es möglich ist, auf die Anzeige der rea- len Uhren zuzugreifen, die realen Uhren zurückzusetzen oder zu bestimmten realen Zeiten auf vorgegebene Werte zu stellen.

Mit dem erfindungsgemäßen Verfahren lassen sich Entwurfsmuster zur automatischen Ableitung von Hard- und Software von eingebetteten verteilten Echtzeitsystemen angeben. Ein zweckmäßiger Bestandteil eines solchen Entwurfsmusters ist die Formulierung von Zeitschranken. Zu diesem Zweck ist es insbesondere erforderlich, daß die verwendete Programmiersprache Zeitmarken generieren kann. Das kann z.B. durch Abfrage der Systemzeit erfolgen. Mögliche Zeitanforderungen für ein solches Entwurfsmuster - wie z.B. in Fig. 5 gezeigt - sind:

a) Eine erste Zeitanforderung für das periodische Auftreten des Zustands READ, d.h. für die Ausführung des Kontrollzweigs und eines Zustandsübergangs 1. Die erste Zeitanforderung ergibt sich aus der Rate des empfangenen Datenstroms. Sie schreibt vor, daß im statistischen Mittel genau so viele Datenworte aus der Warteschlange gelesen werden können, wie maximal hineingeschrieben werden. Die erste Zeitanforderung gilt nur dann, wenn Datenworte sich in der Warteschlange befinden. b) Die zweite Zeitanforderung schreibt vor, daß bei einem die Datenrate R unterstützenden Medium alle l/R Zeiteinheiten ein Signal "Output" zur Auslastung des Mediums erzeugt werden muß. Die zweite Zeitanforderung gilt nur dann, wenn im Speicher des Entwurfsmusters Datenworte abgelegt sind.

Der in Fig. 4b gezeigte Datentyp "Eventclass" stellt u.a. folgende Operationen zur Verfügung, die zur Definition von Zeitbedingungen und Zeitanforderungen geeignet sind:

Append : Trägt die aktuelle Systemzeit in eine Liste von Zeitstempeln ein;

Durationevent Errechnet die Zeitdauer zwischen zwei in der Liste eingetragenen Zeitstempeln und

Monitor: Protokolliert im Fehlerfall die Ergebnisse der Zeitüberprüfung und schreibt diese auf ein entsprechendes Ausgabegerät.

ThrowException : Ruft eine Ausnahmeverarbeitung im Fehlerfall auf, um das System z.B. in einen sicheren Zustand zu fahren.

Beispiele zur Realisierung von Bausteinen mit Hilfe des Musters :

Die jeweilige Funktionalität des Musters in unterschiedlichen Anwendungen oder als Baustein wird letztendlich durch die Funktionen Sortinto () und SortOut ( ) festgelegt. Wird das Entwurfsmuster in Kommunikationssystemen eingesetzt, z.B. zur Realisierung von Ablaufplanungsalgorithmen, Zeit- oder Fre- quenzmultiplexern oder Bandbreitenzuteilungen, versieht die Funktion Sortinto () jedes Datenwort mit einem Zeitstempel. SortOut () liest dann die Datenworte in einer definierten Reihenfolge gemäß ihrer Zeitstempel aus. Ferner ist es möglich, in der Funktion Sortinto () eine Verkehrsüberwachung (Policy) durchzuführen. Dabei wird ermittelt, ob der Sender eines Datenstroms eine vereinbarte Dienstgüte (QoS: Quality of Service) einhält. An dieser Stelle kann u.a. auch die Wegeinformation (Adresse, Telefonnummer, oder Pfadnummer in ATM) des Paketes ausgewertet und das Ziel der Sendefunktion festgelegt werden.

Bei der Realisierung von Steuer- oder Regelungsalgorithmen dagegen wird die jeweilige Stellwertberechnung in der Funktion SortOut () vorgenommen, während die Funktion Sortinto () die Sensorwerte (Regelgrößen) abspeichert.

Auf diese Weise können zunächst mehrere Werte gesammelt werden, bevor die eigentliche Berechnung durchgeführt wird.

Automatische Ableitung von gemischten HW/SW Systemen:

Das im vorherigen Abschnitt beschriebene Entwurfsmuster kann sehr einfach in eine Implementierung überführt werden. Zu diesem Zweck werden Zustandsuberg ang 1 und Zustandsühergang 2 getrennt betrachtet. Durch die Entkopplung ist es nämlich möglich, ein eigenes Software- oder Hardwaremodul für jeden Zustandsübergang zu definieren. Dabei kann das jeweilige Einbzw. Ausgangsmodul auch wieder eine gemischte HW/SW- Implementierung darstellen. Eingangs- und Ausgangsübergang des Moduls können dabei durchaus überlappend ausgeführt werden (pipelining) , da eine Synchronisation zwischen den beiden Zustandsübergängen über den gemeinsamen Speicher des internen Puffers erfolgen kann. Ein solches Vorgehen erlaubt es, den Implementierungsaufwand drastisch zu reduzieren und die Ausführungsgeschwindigkeit merklich zu erhöhen. In Fig. 6 ist beispielhaft gezeigt, wie das Entwurfsmuster implementiert werden kann. Jeder Teil des Musters kann dabei entweder in Hardware oder in Software implementiert werden. Folgende Kombinationen sind bei der Implementierung möglich:

Alle Module werden in Hard- bzw. Software implementiert, der Zustandsübergang 1 und Sortinto ( ) werden in Hardware implementiert, während Zustandsübergang 2 und SortOut ( ) in Software implementiert werden, der Zustandsübergang 1 und Sortinto ( ) werden in Software implementiert, während Zustandsübergang 2 und SortOut () in Hardware implementiert werden, • Sortinto ( ) wird in Hardware implementiert, alle anderen

Teile in Software,

SortOut ( ) wird in Hardware implementiert, alle anderen

Teile in Software,

Sortinto () und SortOut () werden in Hardware, der Rest des Prozesses wird in Software implementiert.

Ein großer Vorteil dabei ist, daß für alle vier Teilaufgaben unterschiedliche Synthesetechniken verwendet werden können. Geeignete Synthesetechniken sind aus 0. Bringmann et al . , Mixed Abstraction Level Hardware Synthesis from SDL for Rapid Prototyping, 10^th IEEE International Workshop on Rapid System Prototyping, Clearwater, June 1999 bekannt. Da die Funktionen Sortinto () und SortOut ( ) meist einen hohen algorithmischen Anteil haben, bietet sich für diese die Architektursynthese an, d.h. für die Funktionen wird mit Hilfe eines Werkzeugs ein spezieller, anwendungsspezifischer Prozessor generiert. Werden die beiden Zustandsübergänge in Hardware implementiert, können sie direkt ohne den Einsatz optimierender Ver- fahren (Synthese) in eine einfache Hardwarebeschreibung auf der Register-Transfer-Ebene (RTL: register transfer level) überführt werden. Durch diese konzeptionelle Trennung wird die Hardware/Software-Partitionierung des jeweiligen Zu- Standsübergangs ebenfalls wesentlich erleichtert.

Die überlappende Ausführung (pipelining) der beiden Module ist dann möglich, wenn beide Module nicht gleichzeitig auf die gleiche Speicherzelle des Speichers zugreifen wollen. Die Semantik des Entwurfsmusters bleibt stets gewahrt, da bei einem gleichzeitigen Zugriff eine der beiden Funktionen angehalten wird und wartet, bis die andere Funktion fertig ist.

Entwurf komplexer Systeme mit den Bausteinen:

Der Aufbau eines komplexeren Systems mit Hilfe von Bausteinen, die aus dem beschriebenen Entwurfsmuster abgeleitet werden können, wird am Beispiel eines Vermittlungsrechners für Datendienste mit QoS-Anforderungen erläutert. Die Grundbau- steine Verkehrsüberwachung (Policy) und Bandbreitenzuteilung { Scheduler) werden durch Instanzen des Entwurfsmusters realisiert.

Die linke Seite von Fig. 7 zeigt den grundliegenden Aufbau des Systems. Die eingehenden Datenströme, im Beispiel sind dies 2, werden mit Hilfe einer Verkehrsüberwachung {Policy) analysiert. Die Verkehrsüberwachung wird mit Hilfe des Entwurfsmusters realisiert (rechte Seite in Fig. 7) . Zu diesem Zweck wurde die Funktion Sortinto () , wie in Fig. 7 gezeigt, definiert.

Bei einem solchen Vermittlungsrechner wird noch unterschieden zwischen Steuerinformationen und Nutzdaten. Enthält der Da- tenstrom Steuerinformationen, werden diese an das Kontrollmodul Control geschickt. In diesem Modul werden dann die üblichen Telekommunikationsprotokolle abgewickelt. In Control werden die Informationen generiert, die den Datenfluß (Ver- mittlung) durch das System beschreiben. Dazu wird die Variable OutPID in der Verkehrsüberwachung von Control gesetzt. Die Vermittlung wird dadurch realisiert, daß es mehrere Instanzen des Moduls Scheduler (Fig. 8) gibt, z.B. für jede Ausgangsleitung eine, und die Datenworte von der Ver- kehrsuberwachung an den entsprechenden Bandbreitenzuteiler gesendet werden. Durch die Adressierung (durch die Variable OutPID) des entsprechenden Bandbreitenzuteilers ( Scheduler) erfolgt die Zuordnung eines Datenstroms zu einem Ausgangskanal .

Prinzipiell ist es möglich, daß es am Eingang mehrere Verkehrsüberwachungen gibt (n Eingänge) und am Ausgang mehrere Module des Typs Scheduler (m Ausgänge) .

Die Festlegung, welcher bandbreitenbegrenzte Kanal an dieser Stelle implementiert wird, hängt von den Kosten und den Anforderungen an das System ab. Prinzipiell ist die Bandbreite des verbindenden Kanals unendlich groß. Einige mögliche Varianten werden beispielhaft im folgenden Abschnitt beschrieben.

Automatische Ableitung eines komplexen Systems

Fig. 9a zeigt den Grundaufbau des Vermittlungsrechners auf der Spezifikationsebene. Davon können nun verschiedene Archi- tekturen abgeleitet werden. Softwaremodule werden auf Prozessoren realisiert (Abk. CPU) , während Hardwaremodule in ASICs (application specific integrated circuit) "gegossen" werden. Im Bild soll ein gefüllter Kreis jeweils eine Instanz eines Entwurfsmusters darstellen, wobei als Abkürzungen P für Policy bzw. S für Scheduler, C für Control verwendet werden. Kommunikationskanäle können auf Busse oder Vermittlungsbausteine abgebildet werden.

Die Implementierung in Fig. 9b besitzt einen Prozessor zur Abarbeitung der beiden Verkehrsüberwachungsinstanzen [Policy) , drei Hardwaremodule für die Bandbreitenzuteilungsmodule ( Scheduler) , einen Bus zur Übertragung von Datenworten und einen Bus für Steuerinfomationen. Im Gegensatz dazu besteht die Architektur in Fig. 9c aus drei Prozessoren für die Kontroll- und Verkehrsüberwachungsinstanzen und einem Hardwaremodul zur Realisierung der Scheduler.

In Fig. 9d wird dagegen die Vermittlungsfunktionalität nicht mit Hilfe eines gemeinsamen Busses, sondern über einen Vermittlungsbaustein (Raummultiplexer) realisiert.

Natürlich sind alle anderen Kombinationen von Software- und Hardwaremodulen auch denkbar. z.B. könnte nur ein Teil des Schedulers in Hardware realisiert werden und der restliche Teil in Software. Bis auf das Modul Control zur Realisierung der Telekommunikationsprotokolle können alle Bausteine des Vermittlungsrechners durch verschiedene Instanzen des Ent- wurfsmusters realisiert werden.

Claims

Patentansprüche

1. Verfahren zur Herstellung eines computergestützten Echtzeitsystems mit mindestens einer Verarbeitungseinheit (Via, Vlb, ...) ,

wobei ein Datenaustausch zwischen der Verarbeitungseinheit Via, Vlb, ...) und der Umgebung oder einer oder mehreren weiteren Verarbeitungseinheiten (V2a, V2b, ...) synchron oder asynchron durchgeführt wird, und

wobei zur Korrelation des in einer Computer nläge erfolgenden Datenaustausche der Verarbeitungseinheit (Via, Vlb,...) mindestens eine reale Uhr zugeordnet wird, dadurch gekennzeichnet, daß die reale Uhr durch folgende Beziehung definiert ist :

C_c (t)

(t) = G mod R_v r

wobei

C_r (t) G R in [sec]

R_v : Wertebereich, R_v G IR⁺ in [sec] ,

G_r : Granularität, G G IR⁺ in [sec] , wobei G_r und R_v auf den kleinste auftretende Einheit normiert sind.

T : Taktperiode , T G IR⁺ , in [sec] , C_c (t ) = [1+g] d (t) + G (p-,t) + S_o; wobei C_c (t) G IR in [sec]

Ci (t) = t ; t G IR, in [sec] g: Genauigkeit der Uhr, g G IR, z.B. die Quarzgenauigkeit in ppm.

g (p^→,t) Genauigkeitsänderung der Uhr über der Zeit in Abhängigkeit von physikalischen Größen, dargestellt durch den Vektor p^→ z.B. der Temperatur, g (p^→,t) G IR

G (p^*,t) (p^"*,t) dt, als wirksame Genauigkeitsänderung in einem Zeitintervall (t₂ - ti)

S₀: Startoffset, S₀ G IR in [sec]

2. Verfahren nach Anspruch 1, wobei ein der Verarbeitungs- einheit (Via, Vlb,...) zugeordneter numerischer Zähler mittels der Uhr gemäß der folgenden Beziehung gesteuert wird.

wobei

(t) : G Z

T: Taktperiode der diskreten realen Uhr, T G IR⁺ in [sec] N_A: Anzahl der Änderungen, N_A G M⁺

G_A: Granularität des abgeleiteten Zählers, G_A G N⁺, R_A: Wertebereich des abgeleiteten Zählers, R_A G N⁺,

T: Verzδgerungszeit, r 6 IR⁺ {o} in [sec] .

3. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine der Uhren als Referenzuhr zur Synchronisation der ande- ren Uhren dient.

4. Verfahren nach einem der vorhergehenden Ansprüche, wobei zur Steuerung oder Regelung eines technischen Prozesses der Datenaustausch mit den Verarbeitungseinheiten (Via, Vlb, ... V2a, V2b,...) real zeitgesteuert durchgeführt wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein von einer Verarbeitungseinheit (Via, Vlb, ... V2a, V2b, ...) empfangener aus einer Abfolge von Datenpakten gebildeter Da- tenstrom und ein gesendeter Datenstrom entkoppelt werden, so daß der gesendete Datenstrom eine vom empfangenen Datenstrom verschiedene Abfolge der Datenpakete aufweist .

6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Verarbeitungseinheit (Via, Vlb,...) eine Warteschlange zugeordnet wird.

7. Verfahren nach Anspruch 6, wobei die Warteschlange mit der Uhr, vorzugsweise mit der als Referenzuhr dienenden Uhr, zeitgesteuert wird.

8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Datenpakete mit einer von der Uhr erzeugten realen Zeit- marke versehen werden.

9. Verfahren nach einem der vorhergehenden Ansprüche, wobei mit der Uhr Zeitschranken, insbesondere Zeitbedingungen oder Zeitanforderungen, definiert werden.

10. Computeranlage hergerichtet zur Durchführung des Verfah- rens nach einem der vorhergehenden Ansprüche