EP1250617A1 - Anordnung zur herstellung optischer schaltungen durch ätzung aus halbleitermaterial - Google Patents
Anordnung zur herstellung optischer schaltungen durch ätzung aus halbleitermaterialInfo
- Publication number
- EP1250617A1 EP1250617A1 EP00993541A EP00993541A EP1250617A1 EP 1250617 A1 EP1250617 A1 EP 1250617A1 EP 00993541 A EP00993541 A EP 00993541A EP 00993541 A EP00993541 A EP 00993541A EP 1250617 A1 EP1250617 A1 EP 1250617A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- doped
- etching
- semiconductor material
- channels
- optical circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000463 material Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000003287 optical effect Effects 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000000866 electrolytic etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 239000004038 photonic crystal Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003518 caustics Substances 0.000 description 1
- 238000012822 chemical development Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000001888 ion beam-induced deposition Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000005329 nanolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
Definitions
- the invention relates to a method for producing optical circuits by field-guided electrolytic etching of nanostructured regions made of a semiconductor material.
- Photonic crystals consist of periodically structured materials in the smallest dimensions for the geometric definition of band gaps for the propagation of light. Special structures can be used to produce mirrors, filters, resonators, waveguides, beam splitters, couplers, switches and optically selective resonators for micro lasers. The optical properties of the components are always determined by the structuring of the material through hole arrangements, defects and other structural elements.
- etching techniques are used in dry and wet processes, and the three-dimensional layer structure by means of lithographic or deposition processes, such as sputtering and additive three-dimensional lithography with electron or ion beams. These methods are known (Yablonowitz, John, Lin, Lehmann, Grüning, Birner, Koops SPIE). See the review article in Physikalische wall 55, 1999, No. 4, 27-33.
- the light-guiding channels of a highly selective photonic crystal must have a depth dimension of at least ten times the light wavelength.
- Electrolytic etching can be used to produce holes and channels in a material with a diameter down to a third of the wavelength of the light to be influenced (visible or infrared), so that at least one depth-to-depth is used to produce the desired depth dimensions of the crystal structure. Diameter ratio T / D of 30 must be achieved.
- T / D depth-to-diameter ratio
- nanostructured patterns in the form of punctures are introduced into a masking layer (positive lacquer) covering the material.
- a masking layer positive lacquer
- the holes in the masking layer then become pointed etching pits of shallow depth and with a geometric structure and shape defined by the crystallographic orientation of the material in the surface of the Material introduced.
- the crystal channels are then fabricated using light-assisted electrolytic etching with field guidance.
- An electrical voltage is applied to the material, which allows the size and shape of the channels to be controlled.
- By irradiating the back with high-energy light electron-hole pairs are created on the irradiated surface of the material. Charge carriers diffuse from there to the points of highest field strength, which are caused by the
- the geometry of the dielectric and the edges and tips of the etching pits defined in the first etching step are defined, i.e. to the tops of the caustic pits.
- the electrolytic removal process takes place there with the help of the charge carriers triggered by the light.
- the etching pits deepen and widen in the material in the direction of the applied electric field to holes and channels.
- the process is interrupted by switching off the etching voltage when the channels have been worked deep enough into the material.
- the resulting inner surfaces are polished electrolytically in order to avoid excessive scattering of the light to be conducted on these surfaces.
- the object of the present invention is to provide a method of the type mentioned at the outset which enables an etch stop which can be precisely specified.
- this object is achieved in that the semiconductor material used is conductively doped homogeneously in such a predetermined concentration that the electrically non-conductive depletion zone occurring on the resulting surfaces has an average thickness of just half the desired wall thickness between two channels under the intended production end conditions having.
- the invention is based on the finding that the etching process stops when the depletion zones of the semiconductor material existing on the inner surfaces of two holes collide.
- This depletion zone the thickness of which is largely material-specific, is electrically non-conductive.
- charge carriers can no longer be exchanged transversely to the depth direction of the holes, and the electrolytic process and thus the widening of the holes transversely to the depth direction are completely interrupted.
- the etching process stops so precisely that in most cases even polishing the Canal walls can be omitted. In contrast, with conventional etching processes, a strong surface roughness remains.
- the wall thickness W of the remaining material (double the thickness of the depletion zone) is
- the resulting wall thicknesses of the material remaining between the channels and, due to the spacing of the etching pits, the width of the holes and channels themselves can be determined with sufficient accuracy even before the etching process.
- This also has the advantage that the production process no longer has to be monitored as precisely as there is no longer any danger of the channels widening. Since the thickness of the depletion zone is also voltage-dependent, small changes in the etching voltage can be made for fine adjustment of the remaining wall thicknesses.
- the material is n-doped silicon or n-doped GaAs, which is conductively doped with a concentration of 10 13 / cm 3 to 10 20 / cm 3 .
- Both materials are suitable for that Proposed method, with approximately the same thickness of the depletion layer and thus the resulting wall thickness, with the same doping and the same etching voltage. Otherwise, both materials behave similarly to III / V semiconductors.
- a further embodiment of the invention provides that the material is InP or n-GaAs, which is doped to 10 17 / cm 3 . This gives the depletion zone a thickness of approximately 50 nm. The remaining wall thickness is thus set to approximately 100 nm.
- orientation of crystallographic levels of the material is selected such that the desired inner ones
- Boundary surfaces of the channels and holes are parallel to it. In this way, very smooth surfaces are created when etching the holes and channels, even without polishing, which are suitable for direct use. Furthermore, this measure and the etching pits precisely aligned with the material orientation allow the shape of the finished holes to be specified within the framework of the crystallographic geometry. For example, it is possible to produce holes with a precisely triangular, square or hexagonal cross section with very smooth side walls. Since the etching process comes to a standstill when neighboring holes have approximated to the remaining wall thickness, an exact alignment of all the hole walls with one another arises.
- a further development of the invention provides that etching pits with a rectangular cross section are specified in the masking layer for the production of waveguides with smooth side surfaces. In this way, wastage can be lost Avoid geometry-related roughness.
- the waveguides can be manufactured with the automatically acting etching stop with smooth surfaces.
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Optical Integrated Circuits (AREA)
Abstract
Bei einem Verfahren zur Herstellung optischer Schaltungen durch feldgeführte elektrolytische Ätzung nanostrukturierter Bereiche aus einem Halbleitermaterial wird das verwendete Halbleitermaterial in einer derart vorgegebenen Konzentration leitend homogen dotiert, dass die an den entstehenden Oberflächen auftretende elektrisch nichtleitende Verarmungszone bei den vorgesehenen Fertigungs-Endbedingungen eine mittlere Dicke von gerade der Hälfte der gewünschten Wandstärke zwischen zwei Kanälen aufweist.
Description
Anordnung zur Herstellung optischer Schaltungen durch Ätzung aus Halbleitermaterial
Die Erfindung betrifft ein Verfahren zur Herstellung optischer Schaltungen durch feldgeführte elektrolytische Ätzung nanostrukturierter Bereiche aus einem Halbleitermaterial .
Photonische Kristalle bestehen aus periodisch in kleinsten Abmessungen strukturierten Materialien zur geometrischen Definition von Bandlücken für die Ausbreitung von Licht. Durch spezielle Strukturen können Spiegel, Filter, Resonatoren, Wellenleiter, Strahlteiler, Koppler, Weichen und optisch selektiv wirkende Resonatoren für Mikro-Laser erzeugt werden. Die optischen Eigenschaften der Bauelemente werden dabei stets durch die Strukturierung des Materials durch Lochanordnungen, Defekte und andere Strukturelemente bestimmt.
Zur Herstellung derartig fein strukturierter Festkörper werden Ätztechniken in trockenen und nassen Verfahren, sowie der dreidimensionale Schichtaufbau durch lithografische oder Depositions-Verfahren, wie Sputtern und additive dreidimensionale Lithografie mit Elektronen- oder Ionenstrahlen, eingesetzt. Diese Verfahren sind bekannt (Yablonowitz, John, Lin, Lehmann, Grüning, Birner, Koops SPIE) . Siehe dazu den Übersichtsartikel in Physikalische Blätter 55, 1999, Nr. 4, 27-33.
Die lichtleitenden Kanäle eines hochselektiven photonischen Kristalls müssen eine Tiefenausdehnung von wenigstens der zehnfachen Lichtwellenlänge aufweisen. Bei der Anwendung chemisch abtragender Verfahren erfolgt neben einem Abtrag in
der Tiefe gleichzeitig auch eine Aufweitung der gefertigten Strukturen. Durch elektrolytisches Ätzen lassen sich Lochstellen und Kanäle in einem Material mit einem Durchmesser bis hinunter zu einem Drittel der Wellenlänge des zu beeinflussenden Lichts (sichtbar oder infrarot) fertigen, so dass zur Herstellung der gewünschten Tiefenabmessungen der Kristallstruktur mittels dieser Verfahren wenigstens ein Tiefen-zu-Durchmesser-Verhältnis T/D von 30 erreicht werden muss .
Mit beispielsweise durch Japan Journal of Applied Physics, Vol. 33 (1994), Seiten 7099-7107 und SPIE, Vol. 2849 (1996), S. 248 bekannten lithografischen Verfahren lassen sich bestenfalls Werte von T/D bis etwa 5 herstellen. Auch mit additiver Nanolithografie durch elektronen- und ionenstrahlinduzierte Deposition können nur T/D-Werte bis etwa 20 erreicht werden. Durch elektrolytisches Ätzen (Lehmann, Grüning und Birner) können dagegen bei den gewünschten Größenverhältnissen Kanäle mit einem Tiefen-zu-Durchmesser-Verhältnis (T/D) von über 100 gefertigt werden, so dass dieses Verfahren zur Herstellung der angesprochenen Kristalle hervorragend geeignet ist.
Dabei werden durch lithografische Strukturierverfahren, wie optische oder Korpuskularstrahlen-Lithografie (Bestrahlung mit anschließender naßchemischer Entwicklung) , nanostrukturierte Muster in Form von Lochanstichen in eine das Material abdeckende MaskierungsSchicht (Positivlack) eingebracht. Bei einem ersten Ätzschritt werden sodann die in der Maskierungsschicht befindlichen Löcher zu spitz zulaufenden Ätzgruben geringer Tiefe und mit einer durch die kristallografische Orientierung des Materials definierten geometrischen Struktur und Form in die Oberfläche des
Materials eingebracht. Danach werden die Kristallkanäle durch lichtunterstützte elektrolytische Ätzung mit Feldführung gefertigt.
An das Material wird dabei eine elektrische Spannung angelegt, welche es erlaubt, die Größe und Form der Kanäle zu steuern. Durch Bestrahlung der Rückseite mit energiereichem Licht entstehen an der bestrahlten Oberfläche des Materials Elektron-Loch-Paare. Ladungsträger diffundieren von dort aus zu den Stellen höchster Feldstärke, welche durch die
Geometrie des Dielektrikums und die im ersten Ätzschritt definierten Kanten und Spitzen der Ätzgruben festgelegt sind, d.h. zu den Spitzen der Ätzgruben. Dort findet mit Hilfe der durch das Licht ausgelösten Ladungsträger der elektrolytische Abtragprozess (Ätzen) statt. Durch fortschreitendes Ätzen vertiefen und weiten sich die Ätzgruben im Material in Richtung des angelegten elektrischen Felds zu Löchern und Kanälen. Der Vorgang wird durch Abschalten der Ätzspannung unterbrochen, wenn die Kanäle tief genug ins Material eingearbeitet sind. Bei diesem Ätzvorgang werden die entstandenen inneren Oberflächen elektrolytisch poliert, um eine zu starke Streuung des zu leitenden Lichts an diesen Oberflächen zu vermeiden.
Problematisch ist bei der beschriebenen Vorgehensweise, dass der Ätzprozess beim Abschalten der Spannung nicht sofort unterbrochen wird, da sich in den nur wenige hundert Nanometer dicken Kanälen und Löchern noch elektrolytisch wirksame ÄtzChemikalien befinden, die erst in einem zeitauf ändigen Trockenvorgang entfernt werden müssen. Dadurch kann es zur ungewollten Ausweitung der fertigen Kanäle kommen und damit zur Veränderung der optischen Eigenschaften des fertigen Kristalls. Da die
lichtunterstützte feldgeführte elektrolytische Ätzung sich grundsätzlich zur Fertigung ganzer optischer Schaltungen eignet, ist ein genau vorgebbarer Ätzstopp also notwendig und von herausragender technischer Bedeutung, weil damit die serienmäßige und kostengünstige Fertigung von Schaltungen mit photonischen Kristallstrukturen mit reproduzierbarer Qualität möglich wird.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren der eingangs genannten Art anzugeben, welches einen genau vorgebbaren Ätzstopp ermöglicht.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass das verwendete Halbleitermaterial in einer derart vorgegebenen Konzentration leitend homogen dotiert wird, dass die an den entstehenden Oberflächen auftretende elektrisch nichtleitende Verarmungszone bei den vorgesehenen Fertigungs-Endbedingungen eine mittlere Dicke von gerade der Hälfte der gewünschten Wandstärke zwischen zwei Kanälen aufweist.
Der Erfindung liegt die Erkenntnis zugrunde, dass der Ätzvorgang stoppt, wenn die an den inneren Oberflächen zweier Löcher bestehenden Verarmungszonen des Halbleitermaterials zusammenstoßen. Diese Verarmungszone, deren Dicke größtenteils materialspezifisch ist, ist elektrisch nichtleitend. Dadurch können auch bei noch in dem porösen Material enthaltenen wirksamen ÄtzChemikalien keine Ladungsträger mehr quer zur Tiefenrichtung der Löcher ausgetauscht werden und der elektrolytische Prozess und damit die Aufweitung der Löcher quer zur Tiefenrichtung wird gänzlich unterbrochen. Der Ätzprozess stoppt dabei so exakt, dass in den meisten Fällen sogar das Nachpolieren der
Kanalwände entfallen kann. Bei herkömmlichen Ätzverfahren bleibt demgegenüber eine starke Oberflächenrauhigkeit zurück.
Die spezifischen Eigenschaften der erzeugten Bauelemente werden somit nur noch durch die vor dem Ätzen vorgefertigte lithografische Strukturierung mittels Ätzgruben und durch die voreingestellte Dotierung der Materialien definiert.
Die Wandstärke W des verbleibenden Materials (doppelte Dicke der Verarmungszone) beträgt
1 W = [{2-εr -ε0)l{e - Nd)- U]2 , wobei εr die Dielektrizitätskonstante des Grundmaterials, EQ die absolute Dielektrizitätskonstante, e die Elementarladung, Nd die Dotierungskonzentration und U die angelegte Ätzspannung ist.
Mit dem vorgeschlagenen Verfahren lassen sich die resultierenden Wandstärken des zwischen den Kanälen verbleibenden Materials und durch den Abstand der Ätzgruben damit auch die Breite der Löcher und Kanäle selbst in ausreichender Genauigkeit bereits vor dem Ätzvorgang festlegen. Dies hat zudem den Vorteil, dass der Fertigungsverlauf nicht mehr so genau überwacht werden muss, da die Gefahr einer Aufweitung der Kanäle nicht mehr besteht. Da die Dicke der Verarmungszone auch spannungsabhängig ist, können geringe Änderungen der Ätzspannung zum Feinabgleich der verbleibenden Wandstärken vorgenommen werden.
Bei einer ersten Ausgestaltung der Erfindung ist vorgesehen, dass das Material n-dotiertes Silizium oder n-dotiertes GaAs ist, welches mit einer Konzentration von 1013/cm3 bis 1020/cm3 leitend dotiert ist. Beide Materialien eignen sich für das
vorgeschlagene Verfahren, wobei sich bei gleicher Dotierung und gleicher Ätzspannung bei beiden Materialien etwa die gleiche Dicke der VerarmungsSchicht und damit der resultierenden Wandstärke ergibt. Beide Materialien verhalten sich ansonsten ähnlich wie III/V-Halbleiter.
Eine weitere Ausgestaltung der Erfindung sieht vor, dass das Material InP oder n-GaAs ist, welches zu 1017/cm3 dotiert ist. Damit erhält man eine Dicke der Verarmungszone von etwa 50 nm. Die verbleibende Wandstärke wird somit auf etwa 100 nm eingestellt.
Bei einer Weiterbildung der Erfindung ist vorgesehen, dass die Ausrichtung kristallografischer Ebenen des Materials so gewählt wird, dass die gewünschten inneren
Begrenzungsoberflächen der Kanäle und Löcher parallel dazu liegen. Auf diese Weise entstehen beim Ätzen der Löcher und Kanäle auch ohne Polieren sehr glatte Oberflächen, welche zur direkten Benutzung geeignet sind. Ferner kann durch diese Maßnahme und durch exakt mit der Materialorientierung ausgerichtete Ätzgruben die Form der fertigen Löcher im Rahmen der kristallografischen Geometrie vorgegeben werden. So ist es beispielsweise möglich, Löcher exakt dreieckigen, viereckigen oder sechseckigen Querschnitts mit sehr glatten Seitenwänden zu fertigen. Da der Ätzprozess zum Stillstand kommt, wenn benachbarte Löcher sich bis auf die verbleibende Wanddicke angenähert haben, entsteht eine exakte Ausrichtung aller Lochwände zueinander.
Eine nächste Weiterbildung der Erfindung sieht vor, dass in der Maskierungsschicht Ätzgruben rechteckigen Querschnitts zur Fertigung von Wellenleitern mit glatten Seitenflächen vorgegeben werden. So lassen sich Streuverluste an
geometriebedingten Rauhigkeiten vermeiden. Die Wellenleiter können durch den automatisch wirkenden Ätzstopp mit glatten Oberflächen hergestellt werden.
Claims
1. Verfahren zur Herstellung optischer Schaltungen durch feldgeführte elektrolytische Ätzung nanostrukturierter Bereiche aus einem Halbleitermaterial, dadurch gekennzeichnet, dass das verwendete Halbleitermaterial in einer derart vorgegebenen Konzentration leitend homogen dotiert wird, dass die an den entstehenden Oberflächen auftretende elektrisch nichtleitende Verarmungszone bei den vorgesehenen Fertigungs-Endbedingungen eine mittlere Dicke von gerade der Hälfte der gewünschten Wandstärke zwischen zwei Kanälen aufweist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Material n-dotiertes Silizium oder n-dotiertes GaAs ist, welches mit einer Konzentration von 1013/cm3 bis 1020/cm3 leitend dotiert ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Material InP oder n-GaAs ist, welches zu 1017/cm3 dotiert ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ausrichtung kristallografischer Ebenen des Materials so gewählt wird, dass die gewünschten inneren
Begrenzungsoberflächen der Kanäle und Löcher parallel dazu liegen.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der Maskierungsschicht Ätzgruben rechteckigen Querschnitts zur Fertigung von Wellenleitern mit glatten Seitenflächen vorgegeben werden.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19961970 | 1999-12-22 | ||
| DE1999161970 DE19961970A1 (de) | 1999-12-22 | 1999-12-22 | Anordnung zur Herstellung optischer Schaltungen durch Ätzung aus Halbleitermaterial |
| PCT/EP2000/011932 WO2001046724A1 (de) | 1999-12-22 | 2000-11-29 | Anordnung zur herstellung optischer schaltungen durch ätzung aus halbleitermaterial |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1250617A1 true EP1250617A1 (de) | 2002-10-23 |
Family
ID=7933778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP00993541A Withdrawn EP1250617A1 (de) | 1999-12-22 | 2000-11-29 | Anordnung zur herstellung optischer schaltungen durch ätzung aus halbleitermaterial |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1250617A1 (de) |
| DE (1) | DE19961970A1 (de) |
| WO (1) | WO2001046724A1 (de) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5161059A (en) * | 1987-09-21 | 1992-11-03 | Massachusetts Institute Of Technology | High-efficiency, multilevel, diffractive optical elements |
| US4995953A (en) * | 1989-10-30 | 1991-02-26 | Motorola, Inc. | Method of forming a semiconductor membrane using an electrochemical etch-stop |
| US5342737A (en) * | 1992-04-27 | 1994-08-30 | The United States Of America As Represented By The Secretary Of The Navy | High aspect ratio metal microstructures and method for preparing the same |
| DE19526734A1 (de) * | 1995-07-21 | 1997-01-23 | Siemens Ag | Optische Struktur und Verfahren zu deren Herstellung |
| US6093246A (en) * | 1995-09-08 | 2000-07-25 | Sandia Corporation | Photonic crystal devices formed by a charged-particle beam |
| DE19610656A1 (de) * | 1996-03-05 | 1997-09-11 | Deutsche Telekom Ag | Optische Mehrwege-Weiche mit elektrisch einstellbaren Photonenkristallen |
| JP2002503825A (ja) * | 1998-02-10 | 2002-02-05 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 光学構造体および光学構造体を製造するための方法 |
-
1999
- 1999-12-22 DE DE1999161970 patent/DE19961970A1/de not_active Withdrawn
-
2000
- 2000-11-29 EP EP00993541A patent/EP1250617A1/de not_active Withdrawn
- 2000-11-29 WO PCT/EP2000/011932 patent/WO2001046724A1/de not_active Ceased
Non-Patent Citations (1)
| Title |
|---|
| See references of WO0146724A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19961970A1 (de) | 2001-06-28 |
| WO2001046724A1 (de) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3706127C2 (de) | ||
| EP0553465B1 (de) | Verfahren zur Herstellung eines perforierten Werkstückes | |
| DE3131987A1 (de) | "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper" | |
| DE68912405T2 (de) | Elektro-optische Komponente und Verfahren zu ihrer Herstellung. | |
| EP0000897A1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
| DE69513469T2 (de) | Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren | |
| WO2007110392A1 (de) | Breitbanding entspiegelte optische bauteile mit gekruemmten oberflaechen und deren herstellung | |
| DE112015006873B4 (de) | Form, Verfahren zum Herstellen derselben und Verfahren zum Herstellen geformter Produkte | |
| DE4310205C1 (de) | Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium | |
| DE102021210096B3 (de) | Verfahren zur Herstellung von Farbzentren in Diamant und damit hergestelltes Substrat | |
| DE112016006354T5 (de) | Siliziumwafer-einseiten-polierverfahren | |
| EP1250617A1 (de) | Anordnung zur herstellung optischer schaltungen durch ätzung aus halbleitermaterial | |
| EP1055141A1 (de) | Optische struktur und verfahren zu deren herstellung | |
| DE102004058412A1 (de) | Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete | |
| DE10234547B4 (de) | Verfahren zur Bildung einer Ausnehmung in der Oberfläche eines Werkstücks, insbesondere zur Herstellung von Mikroformen | |
| DE102014206357A1 (de) | Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug | |
| WO2004014785A2 (de) | Verfahren und herstellung wenigstens einer kleinen öffnung in einer schicht auf einem substrat und damit hergestellte bauelemente | |
| EP1025591A1 (de) | Vertikaler mos-transistor und verfahren zu dessen herstellung | |
| WO1992000602A1 (de) | Verfahren zur strukturierung eines einkristallinen silizium-trägers | |
| DE68918738T2 (de) | Planarisierungsverfahren der Oberflächen von Halbleiterbauelementen. | |
| DE10129346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE10062016C2 (de) | Silizium-Kontaktmaske zur Ionenimplantation, Verwendung einer solchen Kontaktmaske, Verfahren zur Herstellung einer solchen Kontaktmaske, Verwendung eines derartigen Herstellungsverfahrens und Verfahren zur Herstellung eines Wafers mit einer solchen Maske | |
| DE3887740T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung, bei dem Photolack von einer Siliciumoxidschicht auf einem Halbleitersubstrat entfernt wird. | |
| DE10236149A1 (de) | Verfahren zur Herstellung einer eine schmale Schneide oder Spitze aufweisenden Struktur und mit einer solchen Struktur versehener Biegebalken | |
| EP0685117A1 (de) | Verfahren und anordnung zur plasma-erzeugung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20020722 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| 17Q | First examination report despatched |
Effective date: 20021107 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20030318 |