EP1244972A1 - Virtuelle kanäle mit zwischenspeichern - Google Patents

Virtuelle kanäle mit zwischenspeichern

Info

Publication number
EP1244972A1
EP1244972A1 EP00984904A EP00984904A EP1244972A1 EP 1244972 A1 EP1244972 A1 EP 1244972A1 EP 00984904 A EP00984904 A EP 00984904A EP 00984904 A EP00984904 A EP 00984904A EP 1244972 A1 EP1244972 A1 EP 1244972A1
Authority
EP
European Patent Office
Prior art keywords
virtual channels
memory
processor system
functionality
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00984904A
Other languages
English (en)
French (fr)
Inventor
Annie Stoess
Johann Schachtner
Wolfgang Ziemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Technology Solutions GmbH
Original Assignee
Fujitsu Technology Solutions GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Technology Solutions GmbH filed Critical Fujitsu Technology Solutions GmbH
Publication of EP1244972A1 publication Critical patent/EP1244972A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks

Definitions

  • the invention relates to a memory device for processor systems according to the preamble of claim 1.
  • VCS SDRAM Virtual Channel SDRAM
  • the virtual channels are used as temporary storage elements. They are arranged between the processor system and a memory field of the processor system. Management of the virtual channels ensures that they are used correctly.
  • the virtual channels are provided as RAM modules.
  • the RAM modules contain several (virtual) channels, each with several hundred bytes of storage capacity. The purpose of these channels is to shorten the latency during memory accesses to the memory array of the processor system.
  • the Internet address is: http: // www. Cambridge. poor. com / Colnfo / PressRel / 29Jul98a / published an article on the above-mentioned issue with the title "NEC and ARM to Co-Develop a Memory Controller to Support Virtual Channel SDRAM with System-on-Silicon Chips”.
  • VCM Virtual Channel Memory
  • the data sheets for the respective VCM products are the same.
  • the product briefs for the respective VCM products are also the same.
  • the individual VCM products are labeled ⁇ PD4565161, ⁇ PD4565821 and ⁇ PD4565421.
  • the data sheet and product briefs provide detailed information on the virtual channels.
  • the virtual channels then serve to increase the performance of a processor system.
  • the virtual channels reduce the access times to data that have to be fetched from the memory field of the processor system or brought into it.
  • the data affected by such transactions are temporarily stored in the virtual channels between the input / output positions of the processor system and the memory field.
  • a disadvantage of virtual channels is that they are only used as simple buffers. This means that the data affected by a transaction is buffered in the virtual channels, picked up at a later point in time and overwritten again later.
  • the individual virtual channels have a relatively large storage capacity, so that in addition to the actual desired data, data stored in the vicinity is often also saved. The reason for this is that entire lines are saved.
  • the simple buffering in the virtual channels does not care about the additionally stored information. But often a transaction that takes place a short time later requires precisely this information. This information is then cached again, even though it is already stored somewhere in the virtual channels. An actual possible increase in performance of the processor system is not achieved by this.
  • the object of the invention is to improve a memory device of the type mentioned in the introduction in such a way that a further increase in performance of the processor system is achieved.
  • Cache memories have the advantage that their administration always has an overview of the currently valid memory content and can pass on valid information immediately if required and does not use the memory field of the processor system again.
  • management of the cache memory takes care of updating the memory field of the processor system or the memory content of the cache memory independently.
  • the management of the virtual channels then has a tag component, with the aid of which the status of the storage content of the virtual channels is made known to the management.
  • a possible overwrite mechanism in this context would be the so-called LRU principle (Least Recently Used), according to which information that has not been used for a long time is overwritten first. This mechanism can be supplemented by other mechanisms.
  • the cache memory functionality has the advantage that the required information can only be searched for in the cache memory or in the memory with cache memory functionality, because there is clarity about the status of the memory content and can be quickly reacted to requests if required information not or no longer belong to the memory content.
  • the slight loss of time in this case is covered by the time gain that is achieved when required information can be taken from the memory content of the fast buffer.
  • the single figure shows an embodiment of a memory device according to the invention.
  • the memory field MCA is connected to several virtual channels (virtual channels) CH, which are further connected with a for VN for 3 D- ninn ⁇ OM ⁇ ⁇ ? ( QN CD)
  • SD P- P- 1 IQ N SU ⁇ H- MP ⁇ s ⁇ ti ⁇ ⁇ n

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

Zur weiteren Leistungssteigerung von Prozessorsystemen mit Virtual Channels (CH) als Zwischenspeicher zwischen dem Prozessorsystem und einem zum Prozessorsystem gehörenden Speicherfeld (MCA) wird vorgeschlagen, die als Zwischenspeicher vorgesehenen Virtual Channels (CH) wie eine Cachespeichereinrichtung zu verwalten.

Description

Beschreibung
VIRTUELLE KANÄLE MIT ZWISCHENSPEICHERN
Die Erfindung betrifft eine Speichereinrichtung für Prozessorsysteme gemäß dem Oberbegriff des Anspruchs 1.
Im Bereich von Speichereinrichtungen für Prozessorsysteme unter Verwendung von dynamischen Speicherbausteinen findet wie m allen Bereichen der Computer-Technologie ein ständiger
Entwicklungsfortschritt statt. Eine der jüngsten Entwicklungen auf diesem Gebiet ist die Einführung sogenannter Virtual Channel SDRAMs (VC SDRAM) durch die Firma NEC. Die virtuellen Kanäle sind als Zwischenspeicherglieder verwendet. Sie sind zwischen dem Prozessorsystem und einem Speicherfeld des Prozessorsystems angeordnet. Eine Verwaltung der virtuellen Kanäle sorgt für deren richtige Handhabung. Die virtuellen Kanäle sind als RAM-Bausteine bereitgestellt. Die RAM-Bausteine enthalten mehrere (virtuelle) Kanäle mit jeweils mehreren Hundert Bytes Speicherkapazität. Der Sinn dieser Kanäle ist eine Verkürzung der Latenzzeit bei stattfindenden Speicherzugriffen auf das Speicherfeld des Prozessorsystems .
Im Internet ist unter der Internetadresse: http : //www. Cambridge . arm. com/Colnfo/PressRel/29Jul98a/ ein Artikel zum oben angesprochenen Sachverhalt mit dem Titel „NEC and ARM to Co-Develop a Memory Controller to Support Virtual Channel SDRAM with System-on-Silicon Chips" veröffentlicht .
Auf einer weiteren Internetseite mit der Internetadresse: http: //www.necel . com/home . nsf/HTMLPages/VCM ist eine andere Information zum oben angesprochenen Sachverhalt mit dem Titel: „Virtual Channel Memory" (abgekürzt VCM) veröffentlicht. Diese Internetseite enthält außerdem einen Link auf eine weitere Internetseite mit der Internetadresse: http : //www. necel . com/home . nsf/Createpage?OpenAgent&Memory+Pro ducts&DRAMs&Virtual+Channel+Memory+ (VCM) &&&&&&& , auf der unter dem Titel „Memory DRAMs" VCM-Produkte angesprochen sind. Zu den jeweiligen VCM-Produkten gibt es jeweils weitere Links. Unter anderem gibt es Links zu einem zugehörigen „Data Sheet (7/99) (567K) " und zu einem zugehörigen „Product
Brief (1998) (25K)". Die Data Sheets zu den jeweiligen VCM-Produkten sind jeweils gleich. Die Product Briefs zu den jeweiligen VCM-Produkten sind ebenfalls jeweils gleich. Die einzelnen VCM-Produkte sind mit μPD4565161, μPD4565821 und μPD4565421 bezeichnet. Den Data Sheet und den Product Briefs sind vertiefende Informationen zu den Virtual Channels zu entnehmen .
Danach dienen die Virtual Channels zur Leistungssteigerung eines Prozessorsystems. Die Virtual Channels vermindern die Zugriffszeiten auf Daten, die aus dem Speicherfeld des Prozessorsystems zu holen bzw. in dieses hinein zu bringen sind. Die von solchen Transaktionen betroffenen Daten werden in den virtuellen Kanälen zwischen den Ein- /Ausgabepositionen des Prozessorsystems und des Speicherfelds zwischengespeichert.
Damit wird der Weg zum Speicherfeld über andere freie virtuelle Kanäle für das Prozessorsystem frei und es können so Systemstaus, die dadurch hervorgerufen werden, dass die Abläufe zum Speicherfeld hin langsam sind, zum Prozessorsystem hin aber schnell, vermieden werden.
Ein Nachteil der Virtual Channels ist, dass sie nur als einfache Puffer verwendet sind. Das heißt, die von einer Transaktion betroffene Daten werden in den Virtual Channels zwi- schengespeichert , zu einem späteren Zeitpunkt abgeholt und nochmals später überschrieben. Die einzelnen Virtual Channels haben eine relativ große Speicherkapazität, so dass neben den eigentlichen Wunschdaten oft auch noch benachbart gespeicherte Daten mitgespeichert werden. Der Grund dafür ist, dass jeweils ganze Zeilen gespeichert werden. Die einfache Pufferung in den Virtual Channels kümmert sich aber nicht um die zusätzlich gespeicherten Informationen. Oft werden aber bei eine kurze Zeit später stattfindenden Transaktionen gerade diese Informationen benötigt. Es werden dann diese Informationen erneut zwischengespeichert, obwohl sie schon aktuell irgendwo in den Virtual Channels gespeichert sind. Eine tat- sächlich mögliche Leistungssteigerung des Prozessorsystems wird dadurch nicht erreicht .
Aufgabe der Erfindung ist es, eine Speichereinrichtung der eingangs genannten Art so zu verbessern, dass eine weitere Leistungssteigerung des Prozessorsystems erreicht wird.
Diese Aufgabe wird erfindungsgemäß durch eine Speichereinrichtung gelöst, die die Merkmale des Anspruchs 1 aufweist.
Danach werden bei zwischen dem Prozessorsystem und dem zugehörigen Speicherfeld stattfindenden Transaktionen stets alle in den Virtual Channels gespeicherten Informationen beachtet. Auf diese Weise werden langsame Speicherfeldzugriffe vermieden, wenn die benötigten Informationen bereits und immer noch aktuell in den Virtual Channels gespeichert sind. Die Leistungsfähigkeit des Prozessorsystems wird dadurch weiter gesteigert .
Erreicht wird die Leistungssteigerung des Prozessorsystems dadurch, dass die Virtual Channels nicht mehr wie einfache Puffer verwendet sind, sondern wie ein allgemein bekannter Cachespeicher. Cachespeicher haben den Vorteil, dass ihre Verwaltung stets den Überblick über den aktuell gültigen Speicherinhalt hat und gültige Informationen bei Bedarf so- fort weiterreichen kann und nicht nochmal auf das Speicherfeld des Prozessorsystems zurückgreift . Außerdem kümmert sich die Verwaltung des Cachespeichers selbständig um die Aktualisierung des Speicherfelds des Prozessorsystems bzw. des Speicherinhalts des Cachespeichers.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen. Danach weist die Verwaltung der Virtual Channels eine Tag- Komponente auf, mit deren Hilfe der Status des Speicherinhalts der Virtual Channels der Verwaltung bekannt gemacht ist .
Außerdem gilt, je länger gespeicherte aktuelle Daten in einem Cachespeicher vorgehalten werden, um so größer ist die Wahrscheinlichkeit, dass benötigte Informationen noch im schnei - len Zwischenspeicher sind und ein Rückgriff auf das langsame Speicherfeld unnötig ist. Ein möglicher Überschreibungsmechanismus wäre in diesem Zusammenhang das sogenannte LRU-Prinzip (Least Recently Used) , nach dem am längsten nicht benutzte Informationen als erstes überschrieben werden. Dieser Mechanismus kann durch weitere Mechanismen ergänzt sein.
Die Cachespeicher-Funktionalität hat den Vorteil, dass benötigte Informationen immer erst im Cachespeicher oder im Speicher mit Cachespeicher-Funktionalität gesucht werden können, weil dort Klarheit über den Status des Speicherinhalts gegeben ist und schnell in entsprechender Weise auf Anforderungen reagiert werden kann, falls benötigte Informationen doch nicht oder nicht mehr zum Speicherinhalt gehören. Der geringe Zeitverlust in diesem Fall wird überdeckt vom Zeitgewinn, der erzielt wird, wenn benötigte Informationen aus dem Speicherinhalt des schnellen Zwischenspeichers genommen werden können.
Nachfolgend wird die Erfindung anhand einer Zeichnung näher erläutert.
Die einzige Figur zeigt ein Ausführungsbeispiel einer Speichereinrichtung gemäß der Erfindung. Zu sehen ist ein Speicherfeld MCA (Memory Cell Array) , das ein Speicherfeld eines in der Zeichnung nicht näher dargestellten Prozessorsystems ist. Das Speicherfeld MCA ist mit mehreren Virtual Channels (virtuelle Kanäle) CH verbunden, die weiter mit einer Ein- fr V N fr 3 D- n i n n ≤ O M ≤ α ? (Q N CD
Φ 0 c φ c: P- tr tr SU φ fr tr n H- Φ φ c rt 3
P rr ti 3 co Φ SU J o H- t Φ s.; ti H, ti tr φ ti 0
≤ ö ti tr ω Φ HS Hl Φ ti ti P- SU: ti >
CQ Φ K CQ o 3 ti Φ φ CD Hi Φ φ rt o n Φ
P- tr c
V H o Φ Φ φ ra • CD φ CΛ ti ti t tr CQ
P fr H t n SU h-1 TJ CQ tr rt 0= N CQ Mi
P- φ 3 Φ H- 0- Φ Φ rt C H- rt ti
• c--
U3 M ö ö ö < l < H- SU iQ H- r^ P- Φ P tr
Φ HS 0) S Φ φ Φ Ω ω P s Φ (Q p, P n p>
P" P" rt t-> H, n tr ω SU n N Φ CQ s-; u c
Φ P Φ CQ z z Φ C- Φ ti rt J ti n ti
S ti rt ti • SU SU Hj fr Φ iQ P- Mi CQ tr LQ
P> t! Φ f-1 H- ti H- i ti SU P- P- Φ CQ c P P- rr rt σ φ P H- tr ti CΩ ti tr ti ti 2 P- £ S^ Φ S ι- Φ Ό LQ φ
SU LQ tr1 φ ti P rt < ι-h P- CQ fr Φ fr Φ P- tr fO α. tQ tQ H- fö tr Φ rt Φ P- P- ti CQ
3 c α Φ CQ H- tr ti α P o Φ C •o
Φ 1-5 P rt O π Φ rt PJ: S P- tr er P-
P" D- tu φ < < tr C ö ti PJ n φ Φ < N φ
- Φ PJ H- IQ (-; P- ti P- rt P-1
P- P- φ tr 3 P Φ H- Ml ö ti Mi ti - z < 3 l-i ti Φ p- U3 ^-^ SU rt φ rt cn φ Φ N rt rt P- rt ω n ω fr I S r C C fr P-
3 ti P- £ P H- tr rt φ H- φ Φ SU fr SU U ti
P" SU •Ö SU SU !-T (i ti SU Φ H- Φ 3 i H" CQ fr ti • C U Φ Q ti S^ rt 0 S
3 tr ta t ti Φ ti SU π π o tr fr
0 Φ ≤ n Φ rt Φ ii <J H- ^ C tr tr φ P-
Di P- Φ tr ti Φ S K C 0 i ω SU su P- φ
P- rt P- SU fr rt π M- CQ ti P rt i n P P CΛ
Hi C rt 3 Φ α Φ LQ ^ 0 i ti ω ti rt <
P- P Φ 3 3 H H o ω J ti φ Φ Φ Φ P-
N IQ φ N m Φ rt rt 3 P- ti
P- p-1 φ Ω Φ C M Φ H Q CQ fr rt
Φ N P- CQ P- l-i N Mi C n 0 CΩ ö P- C
P> C tn 3 H σ H- c 0 Φ tr Ό o SU n Φ P) rt CQ rt n Φ 3 £ Q in h-1 (U Φ X rt tu
Φ rt ffi P Mi P" rt SU ω CQ ti l P- Φ α
SU= CQ 0 3 rt H- ti P O P ti LQ SU o ö P P- M Φ φ 3 CQ Φ P- tr PJ N φ rt tr su Φ tr ti 3 P" H- Φ H- ti rt Φ o C CQ φ su rt P- Φ CD S tl ti 3 SU ω — ti tr LQ O ti ti
Φ tQ ι- P- Φ rt Φ I-1 Mi tQ ti t P" ti c:= D rt P- α Z α φ π CQ φ Φ P- ti Z Φ
P- C- •n N 0 H- N H- Φ i tu rt Q Hi P- Φ
9 3 H- C ti Φ C Φ rt Φ Φ Mi Φ ti CQ tr Q, fr Φ ti Φ O J ) c £ tr Φ tr fr
SD P- P-1 IQ N SU= Φ H- M P Φ s Φ ti Φ Φ n
H1 CQ Φ CQ CD C rt H- h-1 o ti n ti ti ti tu rt rt ≤ SU H ω N ti α rt » z
Φ Φ 3 Φ > (U= t-J H- M P- C- l_l. SU
£ SU P- tQ o rt H- P CΩ U (Q tr 3 φ ! Φ LΛ CQ 0 N o H Q P- Φ Φ fr z CQ
0 ti Φ H hh -> tr fr φ tr < φ
P, rt SU P- c-- H- φ Φ s-; D 0 0 C P P-
^ 13- 3 rt O fi p •Ö 3 P- P-1
SU 3 SU tr t fr Φ σ rt LQ Ω CQ i P- Φ o φ H- Φ tr
Φ P tr 1 rt

Claims

Patentansprüche
1. Speichereinrichtung für Prozessorsysteme, aufweisend virtuelle Kanäle als Zwischenspeicherglied zwischen einem Prozessorsystem und einem Speicherfeld des Prozessorsystems sowie aufweisend eine Verwaltung für die virtuellen Kanäle, dadurch gekennzeichnet, dass die Verwaltung der virtuellen Kanäle (CH) Komponenten (MCU, CV) aufweist, durch die den virtuellen Kanälen (CH) die Funk- tionalität von Cachespeichern zueigen ist.
2. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die den virtuellen Kanälen (CH) die Funktionalität von Cachespeichern zuordnenden Kompo- nenten (z.B. CV) eine Tag-Komponente (TAG) umfassen, durch die anderen den virtuellen Kanälen (CH) die Funktionalität von Cachespeichern zuordnenden Komponenten (z.B. MCU) zu jeweiligen aktuellen Zeitpunkten mitgeteilt ist, welche Informationen in welchen virtuellen Kanälen und an welcher genauen Position innerhalb eines virtuellen Kanals jeweils aktuell gültig gespeichert sind.
3. Speichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die den virtuellen Kanälen (CH) die Funktionalität von Cachespeichern zuordnenden Komponenten (MCU; CV) in der Weise realisiert sind, dass die in den virtuellen Kanälen (CH) gespeicherten Informationen entsprechend einer Nutzungshäufigkeit um so länger m den virtuellen Kanälen (CH) gespeichert sind, je größer die Nutzungshäufigkeit ist, bevor sie von Überschreibvorgängen betroffen sind.
4. Speichereinrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die den virtuellen
Kanälen (CH) die Funktionalität von Cachespeichern zuordnenden Komponenten (MCU; CV) in der Weise realisiert sind, dass aus dem Speicherfeld (MCA) eines Prozessorsystems in das Prozessorsystem überzuführende Informationen zunächst in den virtuellen Kanälen gesucht sind.
EP00984904A 1999-11-25 2000-11-24 Virtuelle kanäle mit zwischenspeichern Withdrawn EP1244972A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19956829 1999-11-25
DE19956829A DE19956829A1 (de) 1999-11-25 1999-11-25 Speichereinrichtung für Prozessorsysteme
PCT/DE2000/004166 WO2001038988A1 (de) 1999-11-25 2000-11-24 Virtuelle kanäle mit zwischenspeichern

Publications (1)

Publication Number Publication Date
EP1244972A1 true EP1244972A1 (de) 2002-10-02

Family

ID=7930345

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00984904A Withdrawn EP1244972A1 (de) 1999-11-25 2000-11-24 Virtuelle kanäle mit zwischenspeichern

Country Status (4)

Country Link
EP (1) EP1244972A1 (de)
KR (1) KR20020059793A (de)
DE (1) DE19956829A1 (de)
WO (1) WO2001038988A1 (de)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091850A (en) * 1987-09-28 1992-02-25 Compaq Computer Corporation System for fast selection of non-cacheable address ranges using programmed array logic
US5109496A (en) * 1989-09-27 1992-04-28 International Business Machines Corporation Most recently used address translation system with least recently used (LRU) replacement
US5487153A (en) * 1991-08-30 1996-01-23 Adaptive Solutions, Inc. Neural network sequencer and interface apparatus
JP2775549B2 (ja) * 1992-05-08 1998-07-16 三菱電機株式会社 連想メモリセルおよび連想メモリ回路
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
US6167486A (en) * 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
US5925145A (en) * 1997-04-28 1999-07-20 Credence Systems Corporation Integrated circuit tester with cached vector memories
US6122714A (en) * 1997-10-24 2000-09-19 Compaq Computer Corp. Order supporting mechanisms for use in a switch-based multi-processor system
JP4226686B2 (ja) * 1998-05-07 2009-02-18 株式会社東芝 半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ
JP2000011640A (ja) * 1998-06-23 2000-01-14 Nec Corp 半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0138988A1 *

Also Published As

Publication number Publication date
DE19956829A1 (de) 2001-06-07
KR20020059793A (ko) 2002-07-13
WO2001038988A1 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
DE69323790T2 (de) Verfahren und Vorrichtung für mehreren ausstehende Operationen in einem cachespeicherkohärenten Multiprozessorsystem
DE69324926T2 (de) Doppelte pufferungspeicherung zwischen dem speicherbus und dem expansionsbus eines rechnersystems
DE102009023898B4 (de) Optimierung von gleichzeitigen Zugriffen in einem verzeichnisbasierten Kohärenzprotokoll
DE69031658T2 (de) Vorrichtung und verfahren für instandhaltung von cache/zentralspeicherkonsistenz
DE69836778T2 (de) Vorrichtung und Verfahren zur Fernpufferspeicherzuordnung und Verwaltung für Nachrichtenübertragung zwischen Netzknoten
DE69616402T2 (de) Schnelle Zweitor-Cachesteuerungsschaltung für Datenprozessoren in einem paketvermittelten cachekohärenten Multiprozessorsystem
DE69708188T2 (de) Speichersteuerungseinheit
DE68902193T2 (de) Datenspeicheranordnung.
DE112008001655B4 (de) Verfahren, System und Vorrichtung für einen Kernaktivitätsdetektor zum Erleichtern von Dynamischer Stromverwaltung in einem verteilten System
DE60317815T2 (de) Verfahren und system zur bereitstellung einer dauerhaften speicherung von benutzerdaten
DE69900797T2 (de) Cache-Speicherkohärenzprotokoll mit unabhängiger Implementierung von optimierten Cache-Speicheroperationen
DE10213839B4 (de) DMA-Mechanismus für einen Hochgeschwindigkeitspaketbus
DE112004002375B4 (de) Verfahren, System und Programm zum Verwalten von Datenleseoperationen
DE69520886T2 (de) System und verfahren zur verarbeitung von signaldaten und kommunikationssystem mit system zur verarbeitung von signaldaten
DE102004038649A1 (de) Dauerspeichervorrichtung für Sicherungsprozess-Prüfpunktzustände
DE69330548T2 (de) Datentransfereinheit zur Benutzung in parallelen Verarbeitungssystemen
DE112008001666T5 (de) Hierarchische Cache-Tag-Architektur
DE69937611T2 (de) Intelligenter Puffer-Speicher
DE69900611T2 (de) Cache-Speicherkohärenzprotokoll mit einem Schwebezustand (H) mit einem genauen und einem ungenauen Modus
DE112017006704T5 (de) Systemspeicher mit punkt-zu-punkt-verbindung, die komprimierten verkehr transportiert
DE102023210737A1 (de) Rdma-(remote direct memory access)-operationen mit integrierter datenankunftsanzeige
DE602005000819T2 (de) Aufrechterhaltung der konsistenz einer fernkopie unter verwendung von virtualisierung
EP1380956A3 (de) System mit verzeichnisbasiertem Kohärenzprotokoll und geteiltes Eigentum und Zugangsrecht-Kohärenzmechanismus
DE102023210734A1 (de) Rdma-(remote direct memory access)-operationen mit integrierter datenankunftsanzeige
DE69618783T2 (de) Schreibcachespeicher zur verbesserung der schreibleistung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020426

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17Q First examination report despatched

Effective date: 20021021

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20030501