EP1198838A1

EP1198838A1 - Esd-schutzstruktur

Info

Publication number: EP1198838A1
Application number: EP00958220A
Authority: EP
Inventors: Harald Gossner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-08-04
Filing date: 2000-08-03
Publication date: 2002-04-24
Also published as: DE19936636A1; WO2001011684A1; US6713841B2; US20020096722A1

Abstract

Schutzstruktur für eine integrierte Schaltung zum Schutz vor elektrostatischer Entladung. Die Erfindung betrifft eine ESD-Schutzstruktur für integrierte Schaltungen zum Schutz vor elektrostatischer Entladung.

Description

Beschreibung

ESD-Schutzstruktur

Die _Erfindung betrifft eine ESD-Schutzstruktur für eine integrierte Schaltung gemäß dem Oberbegriff von Patentanspruch 1.

Eine gattungsgemaße ESD-Schutzstruktur ist m "Design and Layout of a High ESD Performance NPN Structure for Submicron BiCMOS/Bipolar Circuits", J. Chen, X. Zhang, A. erasekera und T. Vrotsos, Proceedmgs of the IEEE IRPS (1996), S. 227 ff., beschrieben.

In einem Chip integrierte Schaltungen enthalten Schutzstruk- turen zum Schutz der Ein- oder Ausgange (I/O-Ports) gegen elektrostatische Überspannungen und dadurch verursachten elektrostatischen Entladungen (Electrostatic Discharge (ESD) ) . Diese ESD-Schutzstrukturen sind zwischen dem Ein- gangspad von integrierten Schaltung und den zu schutzenden Eingangs- oder Ausgansanschlussen angeordnet und sorgen dafür, daß bei Einkopplung einer parasitären Überspannung die ESD-Schutzstruktur durchschaltet und der parasitäre Uberspannungsimpuls abgeleitet wird. Derartige Uberspannungsimpulse können im Extremfall zur Zerstörung der integrierten Schal- tung fuhren.

Mit der immer weiter zunehmenden Strukturverklemerung in der Halbleitertechnologie wird es jedoch immer schwieriger, ESD- Schutzstrukturen bereitzustellen, die einen solchen parasita- ren Uberspannungsimpuls erkennen. Insbesondere bei derzeitigen und zukunftigen CMOS-Technologien ist es aufgrund der geringen Fensterbreite zwischen Betriebsspannung und Durch- bruchspannung der Schaltungselemente der integrierten Schaltungen sehr wichtig, daß die entsprechenden ESD-Schutz- Strukturen in einem sehr eng vorgegebenen Spannungsbereich definiert und reproduzierbar einschalten. In dem eingangs genannten Artikel von Chen et al . und m Figur 1 ist eine gattungsgemaße ESD-Schutzstruktur angegeben, _bei der das Schutzelement durch eine Reihenschaltung einer _Durchbruchdiode und einem Widerstand getriggert wird. Figur 1 zeigt eine integrierte Schaltung 1, die über eine Verbindungsleitung 2 mit einem Anschlußpad 3 verbunden ist. Zwischen das Anschlußpad 3 und der integrierten Schaltung 1 ist eine ESD-Schutzstruktur 4 angeordnet. Die ESD-Schutzstruktur 4 m Figur 1 besteht aus einem Schutztransistor 5, dessen Laststrecke zwischen der Verbmdungsleitung 2 und einem Anschluß 6, der mit einem Bezugspotential VSS beaufschlagt ist, geschaltet ist. Parallel zur Laststrecke des Schutztransistors 5 ist eine Serienschaltung bestehend aus einer Triggerdiode 7 und einem Widerstand 8 geschaltet. Der Mittelabgriff 9 dieser Seπenschaltung ist mit dem Steueranschluß des

Schutztransistors 5 verbunden. Übersteigt die am Anschlußpad 3 anliegende Spannung die Durchbruchspannung der Triggerdiode 7, so wird über das Potential am Mittelabgriff 9 der Steueranschluß des Schutztransistors 6 derart angesteuert, daß der Schutztransistor 5 und somit die Schutzstruktur 4 eingeschaltet werden.

Problematisch hierbei ist jedoch die Herstellung einer solchen Triggerdiode, die eine möglichst definierbare und repro- duzierbare Durchbruchspannung aufweist. Darüber hinaus darf der Wert der Durchbruchspannung bei verschiedenen ESD- Schutzstrukturen nicht zu stark schwanken.

Eine weitere Forderung besteht darin, daß die Triggerdiode im ausgeschalteten Zustand einen möglichst geringen Leckstrom aufweisen darf.

Häufig wird daher als Triggerdiode eine n+/p+ Zenerdiode verwendet. Mit einer solchen Triggerdiode lassen sich zwar sehr niedrige Durchbruchspannungen erzielen, jedoch wird uner- wunschterweise ein sehr hoher Leckstrom erzeugt. Im Gegensatz dazu weisen Triggerdioden, die niedrig dotierte p⁺-Gebιete und/oder n⁺-Gebιete aufweisen und somit geringere Leckstrome aufweisen, sehr hohe Durchbruchsspannungswerte auf.

Ein weiteres Problem besteht darin, daß die Durchbruchsspannungswerte der Triggerdioden m der Regel ausschließlich über die Dotierungskonzentrationen einstellbar sind, was mitunter sehr stark m die Funktionalität der übrigen Schaltungsele- ente (l. e. Schutztransistor, Widerstand) der ESD- Schutzstruktur eingreift.

Häufig werden daher lateral ausgebildete Triggerdioden eingesetzt, die durch Justierung der p⁺-Gebιete gegenüber den entsprechenden n⁺-Gebιeten, die im geringen Abstand zueinander angeordnet sind, erzeugt werden. Bei solchen lateralen Trig- gerdioden kann die DurchbruchsSpannung auf einfache Weise ausschließlich über Layout-Maßnahmen eingestellt werden. Allerdings kommt es aufgrund der begrenzten Justiergenauigkeit dieser Layout-Maßnahmen m der Regel zu unerwünschten bzw. inakzeptablen Schwankungen der DurchbruchsSpannung.

Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung daher die Aufgabe zugrunde, eine ESD-Schutzstruktur der eingangs genannten Art bereitzustellen, deren Triggerdiode eine möglichst niedrige Durchbruchsspannung bei gleich- zeitig niedrigen Leckstrom aufweist. Ferner soll die Durchbruchsspannung dieser Triggerdiode möglichst definiert einstellbar sein und keinen allzugroßen Schwankungen unterworfen sein.

Erfmdungsgemaß wird diese Aufgabe durch eine ESD- Schutzstruktur mit den Merkmalen des Patentanspruchs 1 sowie durch ein Verfahren zur Herstellung einer solchen ESD- Schutzstruktur mit den Merkmalen des Patentanspruchs 9 gelost.

Die erfmdungsgemaße ESD-Schutzstruktur weist als Triggerdiode eine selbstjustierte, laterale p⁺/n⁺ Diode auf. Diese laterale Triggerdiode ist nahezu unabhängig von Justiergenau^¬ igkeiten. Die n⁺- und p⁺-Gebιete werden hierbei auf gegenberliegenden Seiten einer Gateelektrode implantiert. Die Kanten der Lack asken der jeweiligen Prozessdiffusionen wer- den so auf diese Gateelektrode gelegt, daß diese innerhalb der Grenzen der Justier oglichkeiten immer auf der Gateelektrode zu liegen kommen. Auf diese Weise ist der Abstand zwischen n⁺-Gebιet und p⁺-Gebιet lediglich durch die Gateelek- trodenlange oder -weite, die sehr gut kontrollierbar sind, gegeben. Dieses Vorgehen ist lediglich dadurch begrenzt, daß die minimale Gateelektrodenlange die zweifache maximale Ju- stierungenauigkeit nicht unterschreiten darf, um die oben genannten Bedingungen zu erfüllen.

Mit der erfmdungsgemaßen ESD-Schutzstruktur bzw. dem erfmdungsgemaßen Layout-Verfahren zur Herstellung der Triggerdiode dieser ESD-Schutzstruktur laßt sich der Wert der Durchbruchsspannung exakt bestimmen bzw. reproduzieren.

Der besondere Vorteil der Erfindung besteht darin, daß die

Gateelektrode gewissermaßen als "Abstandshalter" zwischen den p⁺-Gebιeten und n⁺-Gebιeten der Triggerdiode verwendet wird. Diese so hergestellte Triggerdiode dient dann als Triggerelement für die ESD-Schutzstruktur.

Als Schaltelement für die ESD-Schutzstruktur wird typischerweise ein Schalttransistor, der bipolar oder CMOS- Technologie ausgebildet sein kann, verwendet. Es wäre selbstverständlich auch denkbar, daß das Schutzelement als Thyπ- stör ausgebildet ist.

In einer vorteilhaften Ausgestaltung der Erfindung laßt sich die DurchbruchsSpannung der Triggerdiode auch über eine geeignete Gateelektrodenbeschaltung zusatzlich beeinflussen.

Vorteilhafte Ausgestaltungen und Weiterbildungen sind die Kennzeichen der weiteren Unteranspruche . Nachfolgend wird die Erfindung anhand der m den Figuren der Zeichnung angegebenen Ausfuhrungsbeispiele naher erläutert. Es zeigt dabei:

Figur 1 eine bekannte ESD-Schutzstruktur für eine integrierte Schaltung;

Figur 2 eine schematische Darstellung des erf dungsgemaßen Verfahrens zur Herstellung einer selbstjustierenden

Triggerdiode der erfmdungsgemaßen ESD-Schutzstruktur;

Figur 3 eine schematische Darstellung der Realisierung einer ESD-Schutzstruktur, die als Thyristor mit selbstju- stierender Triggerdiode ausgebildet ist.

In allen Figuren der Zeichnung sind gleiche bzw. funktions- gleiche Elemente mit gleichen Bezugszeichen versehen.

Figur 2 eine schematische Darstellung des erfmdungsgemaßen Verfahrens zur Herstellung einer selbstjustierenden Triggerdiode für eine erfmdungsge aße ESD-Schutzstruktur;

In Figur 2 ist mit 10 em Ausschnitt eines Halbleiterkorpers bezeichnet. Der Halbleiterkorper 10 besteht im vorliegenden Ausfuhrungsbeispiel aus dotiertem Siliziumsubstrat . Auf der Oberflache 11 ist eine Gateelektrode 12 angeordnet.

Die Gateelektrode 12 ist typischerweise rechteckig bzw. als Leiterbahn ausgebildet. Es wäre selbstverständlich auch denkbar, daß die Gateelektrode 12 kreisförmig, hexagonal, etc. ausgebildet ist. Die Gateelektrode 12 ist typischerweise als Polysiliziumgateelektrode ausgebildet. Es wäre selbstver- standlich auch denkbar, daß die Gateelektrode 12 beispielsweise aus Metall - oder Metallsilizidelektrode ausgebildet UJ L0 ) > t-¹ P¹

Cn O (_π o (_π o Cn

rr a rt H N o ö Hi H» c 3 l-i rt H a -- a 2 ≤ a a ι-3 a α rt tr 3

Φ P Φ d s tr d P⁾ H¹ J-» PJ & O PJ d Φ Φ H Φ Φ P> P Φ P Φ Φ Φ P ⁾ Φ φ P d

Φ φ d φ Φ d CΛ P⁾ tr CΛ CΛ 3 tJ Φ - Φ H l-i n Φ P Φ o P Φ tr H a rt a P d «3 O tr o PJ t ^Q n cn rt tr CΛ Ϊ Φ Φ a

Φ d M Φ rt tr P⁾ tr tr Φ CL Λ Φ tr φ Φ _ Φ rt cn rt Φ P P O o Φ Φ

;*r H 3 d Φ d a C Φ d Φ iQ H tr t Φ J a d - PJ • d PJ H ; P P rt n xf H 3 Φ Hi 3 Hi H H Φ -¹ Φ Φ rt Xl ΪV d Φ rt a ? rt z Xi rt d

H tr ffi rt CΛ tr tr rt Φ *_^ H H 1 O rt ι-( ? a φ σ Φ CΛ Φ Φ Φ ι-3 o rt PJ PJ Φ CΛ H Φ α Φ EP O P⁾ S CΛ O M H Φ O PJ φ P l-i Φ ι-i l-i tr H Φ a 3 3 H φ H N Φ h Φ ω X) α -_* 3 xi Λ 3 Ga P-¹ Φ < a CΛ P P φ < rt tr Ό 3 ö φ 3 ?V 3 rt s; o H Φ Ό φ P> rt p φ CΛ o O Φ Φ <V y-¹ o P⁾ P^J H IQ H O H Φ H (_n H rt a ? tr d ? a P> P Hi p> d rt Φ PJ Φ « Φ n H H s; Φ Φ H¹ H J P⁾ d P rt P Φ rt P o o P tV> H P 3 H P⁾ ö tr φ ) s: Φ 2 IV⁾ Φ P _-> ? φ ι-< CΛ P a p φ a rt yQ a O rt rt d Φ n Φ H H Φ N CΛ rt O a rt o rt Hi Φ o d Φ O d

PJ d Φ PJ Hi rt ö t H H α H o rt J V J P d ^ a P a _ d d P tr p CΛ P. rt P Φ Φ rt α Φ tJ PJ tr H rt 3 H p. PJ Φ J J φ PJ a PJ

Q Ό Ϊ P ^Q H CΛ -> P φ H yQ n H H Φ P d d o o d O tv>

Φ N ι-i O O p> t-> o d • o ? φ tr O rt ^ φ rt P> n tr RJ rt N ^{1 )} a s: O ι-i d P (_π N tr V h-¹ CL rt ö rt l-i Φ M f Φ rt tv> Φ d d p

Φ Φ N Ό CΛ tr ≤ &) O ω Φ xs φ Xi d Φ CΛ f PJ P o P φ Φ X) IV) Φ C tJ rt H + n < 1 d d P¹ Φ o Φ 3 P¹ PJ φ CΛ cn

? rt- i_P H P⁾ Φ H Hi Φ H 1 ? O J a tr yQ Cn P tr φ Ui rt d r rt r Φ o P rt iQ d Φ H 3 Φ > N tr Φ Φ Φ a rt 0 O PJ d d Φ PJ N Φ d Ξ p ;r H X) o rt rt H a φ Φ p. φ Hl N ω P o φ φ o 3 tr H rt P o rt Λ ω v- a H Φ P φ rt ιQ a P φ P¹ d

P πd p > h d Φ tr PJ H H Φ n φ a p. g a <Q n P rt Φ n P _^ CΛ

P tr a N n r-rj P⁾ D H 3 Φ P φ 3 H H 1-1 Φ g Φ P tr o - P tr P⁾ J a o α φ tr rt t n P⁾ H H rt n n φ H 3 φ 1-1 o rt a rt rt P H ι-i O tr rt φ s: H rt »τ3 tr tJ r H PJ E CΛ Φ a <v Φ a tr N φ O 3 H d H 0⁾ rt rt Φ H H¹ Φ Φ tr a cn o P Φ J tr P φ Φ

H 3 IQ Φ d O Φ rt H P⁾ H Φ O d Φ J rt J rt a P> tP o d ι-i

IV) a P d PJ a Ό Φ er Hi _-• ≤ "«• rt n rt H rt y ö rt O d Λ Φ rt φ Φ O φ n Φ - ' CΛ Φ J H Φ Φ tr & P O rt φ Hi <Q n CΛ o d O O V

*^• 0 (D φ d iQ n H ^ CΛ H Φ ≤ o Φ Φ φ PJ ι-1 t J P tr w

Xi 3 9 rt • __!_ α rt O φ d α PJ H O n a o s; o tr φ PJ m φ rt Φ

+ PJ o rt N φ y h 2 H-¹ i-l φ H n tr tJ φ δ' Φ &> P PJ

P φ a n Φ 1-1 . P

1 ω tr H rt PJ __— . O a V 3 Λ' PJ Λ- 3 p. Φ φ rt Φ a P Hi d a ϊ* Φ Φ ^ & n CΛ ω P⁾ tr¹ N 3 ö rt p⁾ l-i Φ o Φ & ö o Φ l-i H ω tr t P Φ &> H CL -» o < PJ tr i- CΛ D Λ P Φ Hi PJ P⁾ P H rt Hi Φ d n Φ φ φ rt φ s O CΛ H O ; J rt >Q rt P CΛ a O φ Φ

P I—¹ P- ' d 3 tr tr α tr cn ? φ H ?T a 3 a Φ rt H Φ d t Φ tr P φ (D • Φ KJ H O J _-* Φ Φ Ό φ Φ d Φ π d P ro P Φ <-a

H tr n d H H _t-» Φ ^Q ffi 3 H l-i _-> _-» Φ K P rt d Φ tr rt tr öd 1 Φ rt tr Hl H P> 3 CTi Φ P⁾ -> rt rt p a P, P> cn P¹ o a

Φ d Φ φ a &> Φ H •x) P⁾ yQ *» o ö ιx> PJ Φ d Φ o rt J-» PJ * rt φ

3 tr P o Φ d H Φ tr ) tr Φ φ PJ tr rt ? l-i d a PJ rt o ι-(

W a Φ rt 3 d 3 H- iQ o t H H Φ P z d rt ^Q φ Φ CΛ φ a

0⁾ H a P a a α Hi Φ rt H Φ Φ N α d H Φ P d H ι-i 3 P J a φ Φ PJ O rt a Φ H Φ H s O Φ H Φ Φ d Hi H l- a O o o P¹ d 3 Φ CΛ O tr tr Φ P φ P s; s ^q C Ό rt 3 d p a rt a a S> ιQ M Φ rt P φ o __Ü ι-( n CΛ Φ P Φ H d Φ J H Φ tr iQ J • d φ Φ CΛ P¹ PJ Ϊ tu P n a _^ φ d H P Φ H 3 n O ι-i o Φ a n a d P d Hi P P rt PJ J Hi

Φ o Φ 3 a a CΛ N ? rt P d Φ -r Φ CΛ P¹ PJ n tr PJ n rt l-i l-¹ ω H ö⁾ d φ φ -l t-υ O 3 Φ o o • CΛ l-i Φ tr H rt ) d tr Φ tr O tr ^ PJ

N 1 N Φ c tr tr P⁾ S> ι-f r- Hi 3 Φ P Hi P Φ PJ a l-¹ Φ n

O ¹ ∑: H s: ω —^ Φ CΛ χl PJ 2 d tr H K φ N 1 1 CΛ d Φ Φ tr d Φ O d H rt • H Ϊ C Φ n PJ tr PJ Φ J l-i d

_ n 1 1 1 a t-3 Hi P ¹ Φ

Φ d Φ H 1 Φ d PJ Φ 1

1 Φ Φ 1 tr tr d P rv> PJ d 1 1 1 1

17 erzeugt. Anschließend wird die zweite Photolackmaske 14b wieder von der Oberflache 11 des Halbleiterkorpers 10 durch einen geeigneten Atzprozeß abgelost.

Die Dotierungskonzentrationen der Zonen 16, 17 laßt sich dabei über die Implantationsdosis, die Tiefe der Zone 16, 17 über die Implantationsenergie gezielt einstellen.

Im Bereich der Gateelektrode 12 und der Photolackmasken 14a, 14b gelangen die p-dotierenden Atome nicht in den Halbleiter- korper 10, sondern bleiben im entsprechenden Fotolack der Photolackmasken 14a, 14b bzw. dem Polysilizium der Gateelektrode 12 stecken. Hierbei ist lediglich darauf zu achten, daß die Dicken der Gateelektrode 12 und der Photolackmaske 14 ausreichend dick gewählt werden.

Auf diese Weise entsteht eine Triggerdiode (siehe Teilfigur 2c) , die eine stark n-dotierte Kathodenzone 17 und eine stark p-dotierte Anodenzone 16 aufweist. Diese beiden Zonen 16, 17 sind selbst ustierend bezuglich der Kanten der Gateelektrode 12 hergestellt worden. Die beiden Zonen 16, 17 sind somit voneinander beabstandet, wobei der Abstand L dieser beiden Zonen 16, 17 im wesentlichen der entsprechenden Lange der Gateelektrode 12 entspricht. Die Gateelektrode 12 entspricht somit gewissermaßen einem "Abstandshalter" zwischen Anodenzone 16 und Kathodenzone 17. Diese so hergestellte Triggerdiode kann dann als Triggerelement für die ESD-Schutzstruktur verwendet werden. Der exakt definierbare Abstand L gewährleistet eine exakt einstellbare Durchbruchspannung der Triggerdiode und somit der ESD-Schutzstruktur.

Figur 3 zeigt m einem Teilschnitt eine schematische Darstellung der Realisierung einer erfmdungsgemaßen ESD-Schutzstruktur bestehend aus einem Thyristor 5a, der von einer Triggerdiode 3 angesteuert wird. In dem p-dotierten Substrat des Halbleiterkorpers 10 ist eine n-dotierte Wanne 20 angeordnet. In der Wanne ist eine erste p⁺-dotierte Zone 21 an der Oberfläche 11 des Halbleiterkorpers 10 eingebettet. Ferner sind eine n⁺-dotierte Kathodenzo- ne 17 sowie eine erste n⁺-dotierte Zone 22 derart in die

Oberfläche 11 des Halbleiterkorpers 10 eingebettet, daß diese sowohl mit der Wanne 21 als auch mit dem p-Substrat des Halbleiterkorpers 10 verbunden sind. Ferner ist noch eine zweite n⁺-dotierte Zone 23 und eine zweite p⁺-dotierte Zone 24 in den Halbleiterkörper 10 eingebettet.

Zwischen den Zonen 22, 23 ist eine Kanalzone 25 vorgesehen, die über eine Kanalsteuerelektrode steuerbar ist.

Die Zonen 23, 24 sind jeweils mit dem Anschluß 6 und somit mit dem Bezugspotential VSS verbunden. Die Zonen 17, 21 sind jeweils mit dem Anschlußpad 3 verbunden. Die Zonen 17, 20, 21, 22, 23, 24 bilden dabei den Thyristor 5a der ESD- Schutzstruktur. Die Anodenzone 16, die mit der Gateelektrode verbunden ist, und die Kathodenzone 17 bilden die Triggerdiode, die den Thyristor ansteuert.

Nachfolgend wird die Funktionsweise der erfindungsgemäßen ESD-Schutzstruktur gemäß Figur 3 näher erläutert.

Wird über das Anschlußpad 3 ein Störsignal eingekoppelt und überschreitet dieses Störsignal die Durchbruchspannung der Triggerdiode 7, dann steuert diese Triggerdiode 7 den Steuer- transistor des Thyristors 5a derart an, daß die Raumladungszone am pn-Übergang des in Diodenschaltung geschalteten Ansteuertransistors zusammen besteht und der Ansteuertransistor durchschaltet . Dadurch wird der Basisanschluß des Schalttran- sistors des Thyristors 5a derart angesteuert, daß dieser bei ausreichend hohem Ansteuerstrom ebenfalls leitend gesteuert wird. Damit ergibt sich ein Strompfad vom Anschlußpad 3 über die Kathodenzone 17, die Wanne 21, die Zone 22, den Kanal 25 zu der Zone 23 und somit zum Anschluß 6. Das Störsignal wird somit auf den Anschluß 6 und somit das Bezugspotential VSS abgeleitet und gelangt damit nicht in die integrierte Schaltung 1.

Die erfindungsgemäße ESD-Schutzstruktur eignet sich insbesondere in einer komplexen integrierten Schaltung, wie z. B. einem Mikrokontroller, einem Halbleiterspeicher oder einem Logikbauteil. Die integrierte Schaltung wie die dazugehörige ESD-Schutzstruktur sind vorzugsweise bipolar realisiert bzw. in Smart-Power-Technologie hergestellt. Besonders vorteilhaft ist es jedoch auch, wenn die integrierte Schaltung sowie die ESD-Schutzstruktur in CMOS-Technologie hergestellt sind.

Claims

Patentansprüche

1. ESD-Schutzstruktur zum Schutz von integrierten Schaltungen,

- mit einem Schutzelement, dessen Laststrecke zwischen einem Anschlußpad, das über eine elektrisch leitende Verbindung mit der integrierten Schaltung verbunden ist, und einem Anschluß, das ein Bezugspotential aufweist, geschaltet ist,

- mit einer lateral ausgebildeten Triggerdiode, die zwischen dem Steueranschluß des Schutzelementes und dem Anschlußpad angeordnet ist und die bei Überschreiten einer Durchbruchsspannung das Schutzelement durchschaltet,

- mit einer Gateelektrode,

d a d u r c h g e k e n n z e i c h n e t ,

daß die laterale Triggerdiode eine Anodenzone und eine Kathodenzone aufweist, wobei die Anodenzone und die Kathodenzone bezüglich der Gateelektrode justiert sind und der Abstand zwischen Anodenzone und Kathodenzone der Weite oder der Länge der Gateelektrode entspricht.

2. ESD-Schutzstruktur nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß das Schutzelement als Thyristor oder als Transistor ausgebildet ist.

3. ESD-Schutzstruktur nach einem der Ansprüche 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Triggerdiode als Zenerdiode mit niedriger Durchbruchspannung ausgebildet ist.

4. ESD-Schutzstruktur nach einem der Ansprüche 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Triggerdiode als PIN-Schaltdiode mit niedriger Durch^¬ bruchspannung ausgebildet ist.

5. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Lange oder die Weite mindestens so groß ist, wie die zweifache maximale Justierungenauigkeit .

6. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Gateelektrode mit Schaltungsmitteln verbunden ist, ber die die Durchbruchsspannung der Triggerdiode veränderbar sind.

7. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Gateelektrode zumindest teilweise aus Polysilizium besteht .

8. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Anodenzone und die Kathodenzone jeweils sehr hohe Dotierungskonzentrationen aufweisen .

9. Verfahren zur Herstellung einer ESD-Schutzstruktur nach einem oder mehreren der vorstehenden Ansprüche mit den folgenden Verfahrensschritten:

a) Em Halbleiterkorper, auf dessen Oberflache eine Gateelektrode angeordnet ist, wird bereitgestellt;

b) Em Teil der Oberflache wird derart strukturiert, daß eine Maskenkante direkt über der Gateelektrode angeordnet ist; c) In die nicht strukturierten Bereiche der Oberfläche werden

Dotierstoffe vom ersten Leitungstyp eingebracht und anschließend wird die Maske wieder abgelöst;

d) Die Oberfläche des Halbleiterkorpers wird erneut strukturiert, wobei die Maske auf jeweils anderen Bereichen der Oberfläche angeordnet sind und die Kante der Maske widerum oberhalb der Gateelektrode angeordnet ist;

e) In den Halbleiterkörper werden Dotierstoffe vom zweiten Leitungstyp eingebracht und anschließend wird die Maske wieder abgelöst;

10. Verfahren nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß das Einbringen der Dotierstoffe über Ionenimplantation erfolgt.

11. Verfahren nach einem der Ansprüche 9 oder 10, d a d u r c h g e k e n n z e i c h n e t , daß die Strukturmaske über einen Lithographieprozeß erzeugt wird und zumindest teilweise einen Fotolack enthält.