EP1143309B1 - Elektronische uhr, und verfahren zum kontrollieren einer elektronischen uhr - Google Patents

Elektronische uhr, und verfahren zum kontrollieren einer elektronischen uhr Download PDF

Info

Publication number
EP1143309B1
EP1143309B1 EP00961056A EP00961056A EP1143309B1 EP 1143309 B1 EP1143309 B1 EP 1143309B1 EP 00961056 A EP00961056 A EP 00961056A EP 00961056 A EP00961056 A EP 00961056A EP 1143309 B1 EP1143309 B1 EP 1143309B1
Authority
EP
European Patent Office
Prior art keywords
data
electronic timepiece
mode
receive
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP00961056A
Other languages
English (en)
French (fr)
Other versions
EP1143309A4 (de
EP1143309A1 (de
Inventor
Teruhiko Seiko Epson Corporation FUJISAWA
Takashi Seiko Epson Corporation Kawaguchi
Fumiaki Seiko Epson Corporation Miyahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of EP1143309A1 publication Critical patent/EP1143309A1/de
Publication of EP1143309A4 publication Critical patent/EP1143309A4/de
Application granted granted Critical
Publication of EP1143309B1 publication Critical patent/EP1143309B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R60/00—Constructional details
    • G04R60/02—Antennas also serving as components of clocks or watches, e.g. motor coils
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R40/00—Correcting the clock frequency
    • G04R40/06—Correcting the clock frequency by computing the time value implied by the radio signal

Definitions

  • the present invention relates to an electronic timepiece and a control method for the electrical timepiece, and in particular to an analog electronic timepiece with a motor for drive and a control method therefore.
  • a watch having a drive coil, which can communicate with the coil of a data transmit/receive unit.
  • a motor driver stage supplies drive voltages for the drive coil, the motor driver being driven by a signal, which is output by a wave-shaping circuit.
  • This signal is used as a timing signal for data-reception purposes.
  • the wave-shaping circuit functions as a timing signal generation means.
  • a first aspect of the present invention is set forth in claim 1.
  • a second aspect of the present invention is defined in claim 17,
  • a third aspect of the present invention is set out in claim 22.
  • a fourth aspect of the present invention is set forth in claim 35.
  • Fig. 1 shows a schematic configuration block diagram of a data transmission system.
  • An analog electrical timepiece 103 of a data transmission system 100 has a motor coil 101 and an external operating member 102 such as a crown or a button.
  • An external data transmission device 105 transmits a data signal STR to the analog electrical timepiece 103 via a transmission coil 104.
  • data transmitted as the data signal STR may be a pace regulation data, a correction data for various sensors, or data for specification changes.
  • FIG. 2 is a schematic configuration block diagram of an analog electronic timepiece.
  • An oscillating circuit 11 of the analog electronic timepiece 103 has a quartz crystal oscillator 11C and generates a reference pulse signal having a prescribed reference frequency from a reference oscillation signal generated by the quartz crystal oscillator 11C.
  • a divider circuit 12 divides the reference pulse signal output by the oscillating circuit 11, thereby outputs various pulse signals.
  • a controller circuit 13 has a counter 13A and, based on the various pulses output from the divider circuit 12 and stored data in a data storage circuit 17 which is described later, controls all parts of the analog electronic timepiece 103.
  • the counter 13A measures elapsed time t which is time from the positive edge of a timing signal (which is later described), and determines whether or not the elapsed time t reaches a predetermined data detection stand-by time Ta.
  • a detection circuit 14 detects the data signal STR input via the motor coil 101 to output as a detection data DDS to the control circuit 13.
  • a drive pulse generator circuit 15 based on pulse signals output from the divider circuit 12, generates drive pulses.
  • a drive circuit 16 based on the drive pulses, feeds driving current to the motor coil to drive a drive motor.
  • a data conversion circuit 18 serial-parallel-converts the detection data DDS output from the detection circuit 14 via the control circuit 13 to output a parallel detection data DDP to the data storage circuit 17.
  • the data storage circuit 17 is equipped with a data writing circuit 17C.
  • the data writing circuit 17C has an EEPROM 17B and a booster circuit 17A.
  • the EEPROM 17B stores the parallel detection data DDP so as not to be volatile.
  • the booster circuit 17A boosts power supply voltage to generate voltage for writing.
  • the analog electronic timepiece 103 is in its case as shown in Fig. 14 and receives data.
  • FIG. 3 shows a schematic configuration block diagram of an external data transmission device.
  • An oscillating circuit 21 of the external data transmission device 105 comprises a quartz crystal oscillator or a ceramic oscillator (both are not shown) and, based on a reference oscillating signal generated by these oscillators, generates a reference pulse signal having a predetermined reference frequency.
  • a divider circuit 22 by dividing the reference pulse signal that is output from the oscillating circuit 21, outputs various pulse signals.
  • the control circuit 23 may be configured with a CPU, a ROM, and a RAM, and operates by the CPU based on a control program stored in the ROM.
  • the control circuit 23 also may be configured with logic circuits.
  • the data storing circuit 24, under control of the control circuit 23, stores various data and outputs various stored data.
  • a PSK modulator circuit 25 under control of the control circuit 23, based on transmission data read from the data storage circuit 24, implements phase shift keying modulation on pulse signals output from the divider circuit.
  • An amplifier circuit 26 amplifies the output of the PSK modulator circuit 25 to output as data signal STR via the transmission coil 104.
  • the PSK modulator circuit 25 performs modulation by inverting the phase of a reference signal. For example, when signal level of the signal to be transmitted has the "H” level the phase is put to 0 degree, and when signal level of the signal to be transmitted has the "L” level the phase is put to 180 degree.
  • a hand drive unit 19 with a drive circuit 16 and the motor coil 101 is provided.
  • the drive unit 16 comprises a p-channel MOS transistor P1 and an n-channel MOS transistor N1, both transistors being connected in series between the higher electric potential side power supply Vdd and the lower electric potential side power supply VSS.
  • the drive unit 16 also comprises a p-channel MOS transistor P2 and an n-channel MOS transistor N2, both transistors being connected in series between the higher electric potential side power supply Vdd and the lower electric potential side power supply VSS, and connected in parallel with the p-channel MOS transistor P1 and the n-channel MOS transistor N1.
  • p-channel MOS transistor P1 As for these p-channel MOS transistor P1, n-channel MOS transistor N1 p-channel MOS transistor P2, and n-channel MOS transistor N2, based on the control signal input from the drive pulse generator circuit 15 to the gate terminals, the p-channel MOS transistor P1 and the n-channel MOS transistor N2 simultaneously are turned ON/OFF. Or, based on the control signal, the p-channel MOS transistor P2 and the n-channel MOS transistor N1 simultaneously are turned ON/OFF.
  • the drive current flows from the higher electric potential side power supply Vdd to the p-channel MOS transistor P1 to the motor coil 101 to the n-channel MOS transistor N2 to the lower electrical potential side power supply VSS.
  • the p-channel MOS transistor P2 and the n-channel MOS transistor N1 when the p-channel MOS transistor P2 and the n-channel MOS transistor N1 is in the ON state, the p-channel MOS transistor P1 and the n-channel MOS transistor N2 become the OFF state.
  • the drive current (drive pulse) flows from the higher electric potential side power supply Vdd to the p-channel MOS transistor P2 to the motor coil 101 to the n-channel MOS transistor N1 to the lower electrical potential side power supply VSS.
  • the motor coil 101 of the hand drive unit 19 is composing a part of a stepping motor 110.
  • a stator 112 of the hand drive unit 19 is magnetized by the motor coil 101.
  • a rotor 113 rotates by the induced magnetic field in the stator 112.
  • the configuration of the stepping motor 110 is a PM-type (permanent magnet rotation type), in which the rotor 113 is configured by disk-shaped two-pole permanent magnet.
  • the stator 112 has a magnetic saturation section 117 where electromotive force induced around the motor coil 101 produces unlike poles at poles 115 and 116.
  • the poles 115 and 116 are located around the rotor 113.
  • a notch 118 is provided to regulate direction of rotation.
  • cogging torque is produced to stop the rotor 113 at a suitable place.
  • the gear train 120 has a fifth wheel 121 engaged with the rotor 113, a fourth wheel 122, a third wheel 123, a second wheel 124, a minute wheel 125, and an hour wheel 126.
  • On a shaft of the fourth wheel 122 is put a second hand 131.
  • On a shaft of the second wheel 124 is put a minute hand 132.
  • On a shaft of the hour wheel 126 is put an hour hand 133.
  • These hands display time by the rotation of the rotor 113.
  • the gear train 120 may be further equipped with other transmission system for displaying date.
  • the detection circuit 14 comprises a reference voltage generator circuit 31, a comparator 32, and an n-channel MOS transistor N3.
  • the reference voltage generator circuit 31 of the detection circuit 14 generates reference voltage VREF.
  • the comparator 32 compares the reference voltage VREF and voltage V02 on an output terminal 02 of the drive circuit 16, and outputs the detection data DDS.
  • FIG. 5 show a timing chart of the first embodiment.
  • FIG. 6 shows a processing flow chart of the first embodiment.
  • amount of bit to be received is X bits (X is a natural number).
  • the external operating member 102 is operated (refer to part A of Fig. 5 ) to shift the analog electronic timepiece 103 to the receive mode (step S1).
  • the operation of the external operating member has to be complicated to some extent.
  • step S2 When the operation to shift to the data receive mode is carried out, irregular hand movement is started to notify the user that the operation mode of the anolog electronic timepiece is the data receive mode (step S2).
  • the data receive mode for example, a five-second interval hand movement is used.
  • data receiving operation can not be carried out.
  • the output terminal O2 of the drive circuit 16 becomes high-impedance state and electrically floating state.
  • the output terminal 02 of the drive circuit 16 becomes high-impedance state.
  • the sampling drive signal SSP is put to the "H" level (refer to part B of Fig. 5 ).
  • the n-channel MOS transistor N3 is also put to ON state. By this, the comparator 32 is supplied with opening power and becomes operating state.
  • the control circuit 13 determines whether or not a timing signal STM (refer to part C of Fig. 5 ) is received as the data signal STR via the motor coil 101 and the detection circuit 1-1 (step S3).
  • a timing signal STM (refer to part C of Fig. 5 ) is received as the data signal STR via the motor coil 101 and the detection circuit 1-1 (step S3).
  • the timing signal STM it is preferable that the timing signal STM have rectangular wave that makes receive level high from the viewpoint of receive level.
  • step S3 when the timing signal STM is not received (step S3; NO), a determination is made whether or not an elapsed time t' which is a time from the shift to the receive mode exceeds a predetermined stand-by time TC (step S9).
  • step S9 when the elapsed time t' does not exceed the predetermined stand-by time TC, that is, when (step S9; NO), t ′ ⁇ TC the process of the flowchart returns to step S3, and the same processes is carried out.
  • step S9 when the elapsed time t' exceeds the stand-by time TC, in order to lower power consumption due to unnecessary operation by the comparator 32, the receive operation is stopped to return to the normal operation. Or it is assumed that the user by mistake shifts to the receive operation. Therefore, the receive operation is stopped to return to normal operation (step S8).
  • step S3 when the timing signals shown in part C of Fig. 5 is received (step S3; YES), the control circuit 13 starts counting operation of the counter 13A. Then, at a rising edge of the timing signals as shown at t1 of Fig. 5 , the counter 13A is reset. In addition, synchronization of the anolog electronic timepiece and the external transmission device 105 is established.
  • the analog electronic timepiece is in data receive standby state.
  • control circuit 13 based on the counted value of the counter 13A, judges whether or not the elapsed time t that is a time from positive edge of the timing signal exceeds a predetermined data detection standby time Ta (step S4).
  • step S4 t > Ta
  • step S4 when the elapsed time t does not exceed the data detection standby time Ta, step S4 operation is repeated, so the standby state is retained.
  • step S4 when a following inequality is satisfied; (step S4), t ⁇ Ta the step S4 operation is repeated, and the standby state is retained.
  • the PSK modulator circuit 25 under control of the control circuit 23, based on transmission data read from the data storage circuit 24, implements phase shift keying modulation on pulse signals output from the divider circuit to output to the amplifying circuit 26.
  • the amplifier circuit 26 amplifies the output of the PSK modulator circuit 25 to output as data signal STR via the transmission coil 104.
  • the data signal STR is a PSK-modulated sinusoidal wave.
  • the phase of the data signal STR is inverted 180 degree based on the signal level ("H" or "L").
  • the analog electronic timepiece 103 puts a data read timing signal SRD to the "H" level (see part J of Fig. 5 , t2).
  • the analog electronic timepiece 103 also determines the signal level of the detection data DDS (refer to part I of Fig. 5 ), and reads data having one bit (step S5).
  • level of the detection data DDS becomes the "H", and the data of one bit becomes "1".
  • step S7 a judgement is made whether or not the number of bits of the received data reaches X bits.
  • step S7 when the number of bits of the received data is less than X bits, that is when the following inequality is satisfied (step s7; NO), N ⁇ X a judgement is made whether or not an elapsed time t" which is a time from a preceding detection point of signal lever of detection data DDS (at t2) exceeds a prescribed data detection standby time Tb. Namely, whether or not a following inequality is satisfied is judged (step S10).
  • step S10 when the elapsed time t" does not exceeds the data detection standby time Tb, that is the following inequality is satisfied (step S10; NO), t ′ ⁇ Tb the process of step S10 is repeated, and the standby state is retained.
  • the data read timing signal SRD is put to the "H" level as shown at t3 in part C of Fig. 5 . Further, the signal level of the detection data DDS is detected, and data having one bit is read (step S5).
  • induced voltage VO2 on the output terminal O2 is compared with the preference voltage VREF by the comparator 33 to output the data signal DDS.
  • voltage level of induced voltage VO2 is determined by the comparator 32 at intervals of data detection standby time Tb which is in synchronization with the frequency of the data signal STR.
  • the data conversion circuit 18 serial-parallel-converts the detection data DDS to generate the parallel detection data DDP.
  • the parallel detection data DDP is stored in the data storage circuit 17.
  • PSK modulation is used.
  • ASK amplitude shift keying
  • time Ta may be set equal to Tb.
  • sharing counters for measuring time Ta, and Tb becomes possible, therefore it is possible to simplify circuit.
  • the pace regulating circuit 19 based on the parallel detection data DDP stored in the data storage circuit 17, controls the division ratio of the divider 12 to regulate a predetermined value. Therefore, time keeping accuracy of the analog electronic timepiece is enhanced.
  • data receiving is performed via a motor coil that is a component part of the analog electronic timepiece 103, therefore changes of the device configuration can be reduced to the minimum.
  • the input terminal of the comparator 32 is connected to the output terminal 02 which is one output terminal of the drive circuit 16.
  • the output terminal 02 which is one output terminal of the drive circuit 16.
  • a more suitable voltage is selected from voltage on the output terminal O1 and voltage on the output terminal 02.
  • FIG. 7 shows a schematic configuration block diagram of the first modification.
  • This first modification is different from the above embodiment in that, instead of the detection circuit 14 in Fig. 4 , a detection circuit 14-1 is provided.
  • Fig. 7 the same or identical constituents as or to those in Fig. 4 are shown with the same references.
  • the reference voltage generator circuit 31 of the detection circuit 14-1 generates reference voltage VREF.
  • a comparator 41 compares the reference voltage VREF and voltage V01 on the output terminal 01 of the drive circuit 16 and outputs a detection data DDS1.
  • a comparator 32 compares the reference voltage VREF and voltage V02 on the output terminal 02 of the drive circuit 16 and outputs a detection data DDS2.
  • the n-channel MOS transistor N4 based on a sampling drive signal SSP1 from the control circuit 13, supplies the comparator 41 with power.
  • a latch circuit 42 constructed by D-flipflap circuits, latches the detection data DDS1.
  • a latch circuit 43 constructed by D-flipffap circuits, latches the detection data DDS2.
  • a selector circuit 44 selects either the detection data DDS1 or the detection data DDS2 and outputs it as the detection data DDS.
  • the sampling drive signal SSP1 is put to the "H" level.
  • the n-channel MOS transistor N4 becomes the ON state, and the comparator 41 is provided with power and becomes operating state.
  • the comparator 41 compares voltage VO1 on the output terminal O1 of the drive circuit 16 with reference voltage VREF and outputs the detection data DS1 to the latch circuit 42.
  • the sampling drive signal SSP2 is put to the "H" level.
  • the n-channel MOS transistor N3 becomes the ON state, and the comparator 32 is provided with power and becomes operating state.
  • the comparator 32 compares the reference voltage VREF and voltage V02 on the output terminal 02 of the drive circuit 16 and outputs the detection data DDS2 to the latch circuit 43.
  • the latch circuit 42 holds the detection data DDS1
  • the latch circuit 43 holds the detection data DDS2.
  • the selector circuit 44 selects a latch circuit in a pre-decided way to select either the detection data DDS1 or the detection data DDS2. Then the selector circuit 44 outputs a detection data corresponding to the selected latch circuit as the detection data DDS.
  • the comparator 32 is used to detect the detection data DDS.
  • an inverter circuit may be used instead of the comparator 32.
  • FIG. 8 is a schematic configuration block diagram of this second modification.
  • This second modification is different front the above embodiment in that, instead of the detection circuit 14-1 in Fig. 7 , a detection circuit 14-2 is provided.
  • Fig. 7 the same or identical constituents as or to those in Fig. 8 are shown with the same references.
  • An inverter circuit 51 of the detection circuit. 14-2 compares voltage VO1 on the output terminal O1 of the drive circuit 16 with reference voltage VREF1 and outputs the detection data DDS1.
  • An inverter circuit 52 compares voltage VO2 on the output terminal O2 of the drive circuit 16 with reference voltage VREF and outputs the detection data DDS2.
  • a latch circuit 42 constructed by D-flipflap circuits, latches the detection data DDS1.
  • a latch circuit 43 constructed by D-flipflap circuits, latches the detection data DDS2.
  • a selector circuit 44 selects either the detection data DDS1 or the detection data DDS2 and outputs it as the detection data DDS.
  • PSK modulation is used.
  • ASK amplitude shift keying
  • time Ta may be set equal to Tb.
  • Tb time T 3
  • Tb sharing counters for measuring time Ta, and Tb becomes possible, therefore it is possible to simplify circuit.
  • the inverter circuit 51 outputs a detection data DDS1 that indicates whether voltage VO1 on the output terminal O1 of the drive circuit 16 exceeds the threshold voltage VREF1 for the inverter circuit 51 to the latch circuit 42.
  • the inverter circuit 52 outputs a detection data DDS2 that indicates whether voltage VO2 on the output terminal 02 of the drive circuit 16 exceeds the threshold voltage VREF2 for the inverter circuit 51 to the latch circuit 43.
  • the threshold voltages VREF1 and VREF2 becomes almost same.
  • the latch circuit 42 holds the detection data DDS1
  • the latch circuit 43 holds the detection data DDS2.
  • the selector circuit 44 selects a latch circuit in a pre-decided way to select either the detection data DDS1 or the detection data DDS2. Then the selector circuit 44 outputs a detection data corresponding to the selected latch circuit as the detection data DDS.
  • either voltage of output terminals O1 or 02 can be the detection data DDS. As a result, it becomes possible to make a suitable detection for each analog electronic timepiece regardless its size and structure.
  • shift to the data receive mode is conducted based on the operating state of the external operating member 102.
  • shift to the data receive mode is automatically conducted in a motor pulse non-outputting period.
  • the motor pulse non-outputting period is a period between two consecutive motor pulses.
  • FIG. 9 shows a timing chart of the third modification.
  • Motor pulses are output at intervals of one second (refer to part A of Fig. 9 ).
  • the sampling drive signal SSP is put to the "H" level (refer to part B of Fig. 9 ).
  • the analog electronic timepiece is shifted to the data receive mode, and only the p-channel MOS transistor P1 is put to ON state (refer to part D of Fig.9 ).
  • output of the drive pulses is stopped.
  • the p-channel MOS transistor P2, the n-channel MOS transistor N1, and the n-channel MOS transistor N2 are put to the OFF state (refer to parts E, F, and G of Fig. 9 ).
  • the output terminal 02 of the drive circuit 16 becomes high-impedance state, or floating state as shown in part H of Fig. 9 .
  • the sampling drive signal SSP is put to the "H" level (refer to part B of Fig. 5 ).
  • the n-channel MOS transistor N3 is also put to ON state.
  • the comparator 32 is supplied with operating power and becomes operating state.
  • control circuit 13 determines whether or not a timing signal STM (refer to part C of Fig. 9 ) is received as the data signal STR via the motor coil 101 and the detection circuit 14.
  • the control circuit 13 When a timing signal as shown in part C of Fig. 9 is received, the control circuit 13 starts counting operation. In addition, as shown time t1 in Fig. 9 , at a rising edge of the timing signal, the counter 13 is reset. A synchronization is established between the analog electronic timepiece and the external data transmission device 105, and the analog electronic timepiece is put to the data receive standby state.
  • control circuit 13 based on the counted value of the counter 13A, judges whether or not an elapsed time t that is a time from positive edge of the timing signal exceeds a predetermined data detection standby time Ta.
  • the PSK modulator circuit 25 under control of the control circuit 23, based on transmission data read from the data storage circuit 24, implements phase shift keying modulation on pulse signals output from the divider circuit to output to the amplifying circuit 26.
  • the amplifier circuit 26 amplifies the output of the PSK modulator circuit 25 to output as data signal STR via the transmission coil 104.
  • the data signal STR is a PSK-modulated sinusoidal wave.
  • the phase of the data signal STR is inverted 180 degree based on the signal level ("H" or "L").
  • the analog electronic timepiece 103 puts a data read timing signal SRD to the "H" level (see part J of Fig. 9 , t2).
  • the analog electronic timepiece 103 also determines the signal level of the detection data DDS (refer to part I of Fig. 9 ), and reads data having one bit (step S5).
  • the detection data DDS having the "H" level is output.
  • the detection data becomes the "H” level, and one bit data has "1".
  • control circuit 13 adds one to value of a data bit number counter N, that is t > Ta is carried out. This means that data having N bits is already received.
  • the data read timing signal SRD is put to the "H" level as shown at t3 in part J of Fig. 9 . Further, the signal level of the detection data DDS is detected, and data having one bit is read.
  • induced voltage VO2 on the output terminal O2 is compared with the reference voltage VREF by the comparator 32 to output the data signal DDS.
  • voltage level of induced voltage VO2 is determined by the comparator 32 at intervals of data detection standby time Tb which is in synchronization with the frequency of the data signal STR.
  • the data conversion circuit 18 gerial-parallel-converts the detection data DDS to generate a parallel detection data DDP.
  • the parallel detection data DDP is stored in the data storage circuit 17.
  • the data receive mode when a prescribed amount of data is received, the data receive mode is terminated. However, the data receive mode may be terminated, when a prescribed termination order is received.
  • FIG. 10 shows a processing flow chart of a fourth modification.
  • the processing in processing flow chart shown in Fig. 10 is as a general similar to the processing in processing flow chart of Fig, 6 .
  • Difference from the processing flow chart of Fig. 6 is that, after data receive operation, when the received data is a termination order code, the receive mode is terminated and the normal mode is resumed.
  • a termination order code for example as shown in Fig. 11 , may be configured to have a data command queue with an order code section having four bits and a data section having eight bits.
  • a termination order code has "0101" in its order code section and dummy data in its data section.
  • the order code section When data A is transmitted, the order code section has "1001" and the data section has data for data A.
  • the order code section When data B is transmitted, the order code section has "1010" and the data section has data for data B.
  • the order code section When data C is transmitted, the order code section has "1011" and the data section has data for data C.
  • the analog electronic timepiece which received the termination order code shifts its operation mode to the normal operation mode, and normal hand movement is resumed.
  • the external data transmission device transmits data to the analog electronic timepiece.
  • the external data transmission device and the analog electronic timepiece can transmit and receive in two-way.
  • FIG. 12 shows a schematic configuration block diagram of a data transmission system of the second embodiment.
  • the data transmission system 100A essentially includes a control unit 61, a transmission/receive unit block 62, and a switching unit 63.
  • a plurality of analog electronic timepieces 103 (not shown) are put in a way shown in Fig. 14 , each facing to one transmission/receive unit block 62.
  • the control unit 61 controls all parts of the data transmission system.
  • Each of the transmission/receive unit block 62 transmits and receives data between the analog electronic timepiece 103.
  • the transmission/receive unit block 62 comprises a plurality of (in Fig. 12 , 10 units of) transmission/receive units 65-1 to 65-10 which are simultaneously driven. Therefore, one transmission/receive unit block performs data transmission and receive operation between ten analog electronic timepieces simultaneously.
  • the switching unit 63 under control of the control unit 61, switches to the transmission/receive unit block 62 which is to be controlled.
  • FIG. 13 shows a schematic configuration block diagram of a control unit and a transmission/receive unit. Since all transmission/receive units 65-1 to 65-10 have the same configuration, in the following explanation, only the transmission/receive unit 65-1 will be described as an example.
  • a reference clock signal generator circuit 71 generates a reference clock signal CREF.
  • a divider circuit 72 divides the reference clock signal CREF, thereby outputs a divided clock signal CREFD.
  • a data computing circuit 73 based on a measurement data (for example, a pace measurement data), calculates and outputs a correction data DC.
  • a phase shift keying (PSK) modulator circuit 74 based on the correction data DC and the divided clock signal CREFD, implements PSK modulation and outputs a modulating signal SEN to the switching unit.
  • the control circuit 75 controls all parts of the control unit 61 and, by a switch control signal SSW, the switching unit 63.
  • An amplifying circuit of the transmit/receive unit 65-1 amplifies the modulating signal SEN which is input via the switching unit 63.
  • the changing-over switch 82 switches between transmission and receiving.
  • a transmission/receive coil 83 transmits and receives data with its corresponding analog electronic timepiece.
  • An amplifying circuit 84 amplifies a receive signal SRC which is received from the analog electronic timepiece via the transmission/receive coil 83.
  • a data detection circuit 85 extracts transmitted data from the output signal of the amplifying circuit 84, and outputs it to the control unit 61 via the switching unit 63.
  • the analog electronic timepiece 103 is, as shown in Fig. 14 , in a finished product state of assembled in a case and placed near the transmission/receive coil 83, and performs data transmission and receive by using magnetic field signal.
  • control unit 61 transmits data to the analog electronic timepiece 103.
  • the reference clock signal generator circuit 71 of the control unit 61 generates a reference clock signal CREF and outputs it to the divider circuit 72.
  • the divider circuit 72 divides the reference clock signal CREF and outputs a divided clock signal CREFD to the PSK modulator circuit 74.
  • a data computing circuit 73 under control of control circuit 75, based on a measurement data, calculates a correction data DC and outputs the result to the PSK modulator circuit 74.
  • the PSK modulator circuit 74 based on the correction data DC and the divided clock signal CREFD, implements PSK modulation and outputs a modulating signal SEN to the switching unit 63.
  • the switching unit 63 connects the control unit 61 to the transmit/receive unit 65-1 on which the analog electronic timepiece 103 which is to receive the modulating signal SEN is placed.
  • the amplifying circuit 81 of the transmit/receive unit 65-1 amplifies the modulating signal SEN which is input via the switching unit 63, then outputs it to the transmission/receive coil 83 via the changing-over switch 82.
  • the receive signal SRC is input to the amplifying circuit 84 via the transmission/receive coil 83.
  • the amplifying circuit 84 amplifies the receive signal and outputs it to the data detection circuit 85.
  • a motor coil is used for data transferring as an example.
  • the present invention may be applied to other timepiece such as a digital timepiece, if an electrical timepiece has a coil that is not limited to a motor coil and can be used for non-contact communication.
  • the present invention may be applied to a digital timepiece that carries out digital displaying and to an analog electrical timepiece with a digital display, which analog electrical timepiece may display on its liquid crystal display a result of measurement by sensors for various measurement.
  • the intention of the present invention may be applied to a handheld electrical device with a motor coil other than an analog electrical timepiece, such as a portable CD player, a portable mini disc (MD) player or recorder, a portable cassette player or recorder.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromechanical Clocks (AREA)
  • Electric Clocks (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Claims (38)

  1. Elektronische Uhr, umfassend:
    eine Signaleingabeeinheit (102) zum Eingeben eines Signals;
    eine Spule (101), und
    eine Moduseinstellungseinheit (13) zum Umschalten eines Betriebsmodus der elektronischen Uhr zwischen einem Datenempfangsmodus und einem normalen Betriebsmodus;
    wobei die Uhr dadurch gekennzeichnet ist, dass:
    eine Synchronisierungssignalerzeugungseinheit (14), die zum Erzeugen eines internen Synchronisierungssignals (DDS) ausgebildet ist, wenn der Betriebsmodus im Datenempfangsmodus ist, das auf ein externes Synchronisierungssignal (STM) synchronisiert ist, das von einer externen Übertragungsvorrichtung (105) übertragen wird; und
    eine Empfangsdatenerzeugungseinheit (14), die zum Erzeugen von Empfangsdaten (DDS) ausgebildet ist, wenn der Betriebsmodus im Datenempfangsmodus ist, die auf dem internen Synchronisierungssignal (DDS) und einem Datenspannungssignal beruhen, das über die Spule (101) durch ein übertragenes Datensignal induziert wird, das von der externen Übertragungsvorrichtung (105) übertragen wird, sowie zum Ausgeben der empfangenen Daten.
  2. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, dass die Spule (101) eine Motorspule ist.
  3. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, dass die Signaleingabeeinheit (102) zum Eingeben eines Signals als Reaktion auf eine externe Bedienung ausgebildet ist,
    wobei die Moduseinstellungseinheit (13) derart ausgebildet ist, dass, wenn ein vorgeschriebenes Signal über die Signaleingabeeinheit (102) eingegeben wird, die Moduseinstellungseinheit (13) den Betriebsmodus in den Datenempfangsmodus umschaltet.
  4. Elektronische Uhr nach Anspruch 3, dadurch gekennzeichnet, dass die Signaleingabeeinheit (102) eine externe Bedienungseinheit umfasst, die in verschiedene Betriebszustände gebracht werden kann, durch die ein Benutzer verschiedene Vorgänge ausführt;
    wobei die Uhr (103) derart ausgebildet ist, dass, wenn der Betriebszustand der externen Bedienungseinheit in einem vorgeschriebenen Betriebszustand ist, die Signaleingabeeinheit (102) das vorgeschriebene Signal an die Moduseinstellungseinheit (13) anlegt.
  5. Elektronische Uhr nach Anspruch 3, wobei:
    die Spule (101) eine Motorspule ist; und
    die elektronische Uhr (103) des Weiteren eine Motorantriebsimpulsausgabe-Sperreinheit umfasst, damit, wenn der Betriebsmodus im Datenempfangsmodus ist, ein Anlegen von Motorantriebsimpulsen an die Motorspule verhindert wird.
  6. Elektronische Uhr nach Anspruch 3, dadurch gekennzeichnet, dass die Moduseinstellungseinheit (13) derart ausgebildet ist, dass, wenn das externe Synchronisierungssignal (STM) nicht in einer vorgeschriebenen Zeitperiode (Ta) empfangen wird, nachdem der Betriebsmodus in den Datenempfangsmodus umgeschaltet wurde, die Moduseinstellungseinheit den Betriebsmodus von dem Datenempfangsmodus in den normalen Betriebsmodus umschaltet.
  7. Elektronische Uhr nach Anspruch 3, dadurch gekennzeichnet, dass die Moduseinstellungseinheit (13) derart ausgebildet ist, dass, wenn Daten mit einer vorbestimmten Anzahl von Bits empfangen werden, nachdem der Betriebsmodus in den Datenempfangsmodus umgeschaltet wurde, die Moduseinstellungseinheit (13) den Betriebsmodus von dem Datenempfangsmodus in den normalen Betriebsmodus umschaltet.
  8. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, dass die Spule (101) eine Motorspule ist;
    wobei Motorantriebsimpulse derart ausgebildet sind, dass sie in regelmäßigen Intervallen zu der Motorspule (101) gesendet werden; und
    die Moduseinstellungseinheit (13) derart ausgebildet ist, dass der Betriebsmodus nur während einer Zeitperiode ohne Antriebsimpulse vorbestimmter Dauer in den Datenempfangsmodus gestellt wird, in der keine Motorantriebsimpulse zu der Motorspule (101) gesendet werden.
  9. Elektronische Uhr nach Anspruch 1, des Weiteren umfassend:
    eine Empfangsdatenspeichereinheit (17) zum Speichern der Empfangsdaten;
    einen Datenspeichersteuerungseinheit (13, 17C) zum Speichern der Empfangsdaten in der Empfangsdatenspeichereinheit, wenn eine vorgeschriebene Anzahl identischer Daten empfangen wird.
  10. Elektronische Uhr nach Anspruch 9, dadurch gekennzeichnet, dass die Empfangsdatenspeichereinheit (17) umfasst:
    eine nicht flüchtige Speichereinheit (17B) zum Speichern der Empfangsdaten in nicht flüchtiger Weise, und
    eine Datenschreibeinheit (17C) zum Schreiben der Empfangsdaten in die nicht flüchtige Speichereinheit (17B).
  11. Elektronische Uhr nach Anspruch 1, wobei die Empfangsdatenerzeugungseinheit einen Komparator (32) umfasst, der zum Vergleichen des Spannungspegels des Datenspannungssignals mit einer vorgeschriebenen Referenzspannung (VEF) ausgebildet ist, wodurch die Empfangsdaten (DDS) erzeugt und ausgegeben werden.
  12. Elektronische Uhr nach Anspruch 11, des Weiteren umfassend eine Komparatorbetriebssteuerungseinheit (N3), die den Komparator nur in einer vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist, in einen Betriebsfreigabezustand einstellt.
  13. Elektronische Uhr nach Anspruch 11, des Weiteren umfassend eine Leistungszufuhrsteuerungseinheit (N3) zum Zuleiten von Betriebsleistung zu dem Komparator nur in einer vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist.
  14. Elektronische Uhr nach Anspruch 1, wobei die Empfangsdatenerzeugungseinheit (14) einen Inverter (32) umfasst, der zum Vergleichen des Spannungspegels des Datenspannungssignals mit einer vorgeschriebenen Referenzspannung (VREF) ausgebildet ist, wodurch die Empfangsdaten erzeugt und ausgegeben werden.
  15. Elektronische Uhr nach Anspruch 1, des Weiteren umfassend:
    eine Betriebssteuerungseinheit (13) zum Einstellen der Empfangsdatenerzeugungseinheit in einen Betriebsfreigabezustand nur in einer vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist.
  16. Elektronische Uhr nach Anspruch 15, wobei:
    die Empfangsdatenerzeugungseinheit (14) einen Komparator (32) zum Erzeugen und Ausgeben der Empfangsdaten durch Vergleichen eines Spannungspegels des Datenspannungssignals mit einer vorgeschriebenen Referenzspannung umfasst; und
    wobei die Betriebssteuerungseinheit (13) den Komparator nur in der vorgeschriebenen Zeitperiode, in der die elektronische. Uhr im Datenempfangsmodus ist, in einen Betriebsfreigabezustand einstellt.
  17. System zum Regeln einer elektronischen Uhr auf der Basis von Datensignalen, die von einer externen Übertragungsvorrichtung übertragen werden, wobei das System umfasst:
    eine elektronische Uhr (103) nach Anspruch 1, und
    eine externe Übertragungsvorrichtung (105),
    wobei die externe Übertragungsvorrichtung (105) enthält:
    eine Empfangseinheit zum Empfangen eines Übertragungssignals, das über die Spule der elektronischen Uhr (103) übertragen wird, und
    eine Übertragungseinheit zum Erzeugen eines regelnden Datensignals auf der Basis des empfangenen Übertragungssignals und zum Übertragen des erzeugten regelnden Datensignals zu der elektronischen Uhr.
  18. System nach Anspruch 17, dadurch gekennzeichnet, dass die Spule (101) der elektronischen Uhr (103) eine Motorspule ist.
  19. System nach Anspruch 17, wobei:
    die Signaleingabeeinheit (102) zum Eingeben eines Signals als Reaktion auf eine externe Bedienung ausgebildet ist; und
    die Moduseinstellungseinheit (13) den Betriebsmodus in den Datenempfangsmodus umschaltet, wenn ein vorgeschriebenes. Signal über die Signaleingabeeinheit (102) eingegeben wird.
  20. System nach Anspruch 17, wobei die elektronische Uhr (103) des Weiteren eine Betriebssteuerungseinheit (13) umfasst, die die Empfangsdatenerzeugungseinheit (11) nur in einer vorgeschriebenen Zeitperiode, in der die elektronische Uhr (103) im Datenempfangsmodus ist, in einen Betriebsfreigabezustand einstellt.
  21. System nach Anspruch 20, wobei:
    die Empfangsdatenerzeugungseinheit (11) einen Komparator (32) umfasst zum Erzeugen und Ausgeben der Empfangsdaten durch Vergleichen eines Spannungspegels des Datenspannungssignals mit einer vorgeschriebenen Referenzspannung (VREF); und
    wobei die Betriebssteuerungseinheit (13) den Komparator (32) nur in der vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist, in einen Betriebsfreigabezustand einstellt.
  22. Steuerverfahren für eine elektronische Uhr mit einer Spule und einer Signaleingabeeinheit zum Eingeben eines Signals, wobei das Verfahren umfasst:
    einen Moduseinstellungsschritt zum Umschalten eines Betriebsmodus der elektronischen Uhr zwischen einem Datenempfangsmodus und einem normalen Betriebsmodus;
    wobei das Verfahren gekennzeichnet ist durch:
    einen Synchronisierungssignalerzeugungsschritt zum Erzeugen eines internen Synchronisierungssignals (DDS), wenn der Betriebsmodus im Datenempfangsmodus ist, das auf ein externes Synchronisierungssignal (STM) synchronisiert ist, das von einer .externen Übertragungsvorrichtung (105) übertragen wird; und
    einen Empfangsdatenerzeugungsschritt zum Erzeugen von Empfangsdaten (DDS), wenn der Betriebsmodus im Datenempfangsmodus ist, die auf dem internen Synchronisierungssignal (DDS) und einem Datenspannungssignal beruhen, das über die Spule (101) durch ein übertragenes Datensignal induziert wird, das
    von der externen Übertragungsvorrichtung (105) übertragen wird, sowie zum Ausgeben der Empfangsdaten.
  23. Steuerverfahren für eine elektronische Uhr nach Anspruch 22, dadurch gekennzeichnet, dass die Signaleingabeeinheit ein Signal als Reaktion auf eine externe Bedienung eingibt,
    wobei im Moduseinstellungsschritt der Betriebsmodus in den Datenempfangsmodus umgeschaltet wird, wenn ein vorgeschriebenes Signal über die Signaleingabeeinheit eingegeben wird.
  24. Steuerverfahren für eine elektronische Uhr nach Anspruch 23, dadurch gekennzeichnet, dass die elektronische Uhr eine externe Bedienungseinheit umfasst, die in verschiedene Betriebszustände gestellt werden kann, durch die ein Benutzer verschiedene Vorgänge ausführt, wobei im Moduseinstellungsschritt das vorgeschriebene Signal über die Signaleingabeeinheit eingegeben wird, wenn der Betriebszustand der externen Bedienungseinheit in einem vorgeschriebenen Betriebszustand ist.
  25. Steuerverfahren für eine elektronische Uhr nach Anspruch 23, wobei:
    die Spule eine Motorspule ist; und
    das Steuerverfahren des Weiteren einen Motorantriebsimpulsausgabe-Sperrschritt umfasst, damit ein Anlegen von Motorantriebsimpulsen an die Motorspule verhindert wird, wenn der Betriebsmodus im Datenempfangsmodus ist.
  26. Steuerverfahren für eine elektronische Uhr nach Anspruch 23, dadurch gekennzeichnet, dass im Moduseinstellungsschritt, wenn das externe Synchronisierungssignal über eine vorgeschrieben Zeitperiode nicht empfangen wird, nachdem der Betriebsmodus in den Datenempfangsmodus umgeschaltet wurde, der Betriebsmodus vom Datenempfangsmodus in den normalen Betriebsmodus umgeschaltet wird.
  27. Steuerverfahren für eine elektronische Uhr nach Anspruch 23, dadurch gekennzeichnet, dass im Moduseinstellungsschritt, wenn Daten mit einer vorbestimmten Anzahl von Bits empfangen werden, nachdem der Betriebsmodus in den Datenempfangsmodus umgeschaltet wurde, der Betriebsmodus vom Datenempfangsmodus in den normalen Betriebsmodus umgeschaltet wird.
  28. Steuerverfahren für eine elektronische Uhr nach Anspruch 22, dadurch gekennzeichnet, dass:
    die Spule eine Motorspule ist,
    Motorantriebsimpulse in konstanten Intervallen zu der Motorspule gesendet werden, und
    im Moduseinstellungsschritt der Betriebsmodus nur während einer Zeitperiode ohne Antriebsimpulse vorbestimmter Dauer in den Datenempfangsmodus gestellt wird, in der keine Motorantriebsimpulse zu der Motorspule gesendet werden.
  29. Steuerverfahren für eine elektronische Uhr nach Anspruch 22, des Weiteren umfassend:
    einen Empfangsdatenspeicherschritt zum Speichern der Empfangsdaten; und
    einen Datenspeichersteuerschritt zum Speichern der Empfangsdaten im Empfangsdatenspeicherschritt, wenn eine vorgeschriebene Anzahl identischer Daten empfangen wird.
  30. Steuerverfahren für eine elektronische Uhr nach Anspruch 29, dadurch gekennzeichnet, dass der Empfangsdatenspeicherschritt einen Datenschreibschritt zum Schreiben der Empfangsdaten in einen nicht flüchtigen Speicher der elektronischen Uhr umfasst.
  31. Steuerverfahren für eine elektronische Uhr nach Anspruch 22,
    wobei die elektronische Uhr einen Komparator umfasst, der zum Vergleichen des Spannungspegels des Datenspannungssignals mit einer vorgeschriebenen Referenzspannung ausgebildet ist, und somit zum Erzeugen und Ausgeben der Empfangsdaten, und
    der Empfangsdatenerzeugungsschritt des Weiteren einen Komparatorbetriebssteuerschritt umfasst, um den Komparator nur in einer vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist, in einen Betriebsfreigabezustand einzustellen.
  32. Steuerverfahren für eine elektronische Uhr nach Anspruch 31, das Weiteren umfassend einen Leistungszufuhrsteuerschritt zum Zuleiten von Betriebsleistung zu dem Komparator nur in einer vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist.
  33. Steuerverfahren nach Anspruch 22, des Weiteren umfassend:
    einen Betriebssteuerschritt zum Freigeben der Erzeugung der Empfangsdaten im Empfangsdatenerzeugungsschritt nur in einer vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist.
  34. Steuerverfahren nach Anspruch 33, wobei:
    die elektronische Uhr einen Komparator umfasst zum Erzeugen und Ausgeben der Empfangsdaten durch Vergleichen eines Spannungspegels des Datenspannungssignals mit einer vorgeschriebenen Referenzspannung; und
    wobei im Betriebssteuerschritt der Komparator nur in der vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist, in den Betriebsfreigabezustand eingestellt wird.
  35. Verfahren zum Regeln einer elektronischen Uhr (103) auf der Basis von Datensignalen, die von einer externen Übertragungsvorrichtung (105) übertragen werden,
    wobei das Verfahren die Schritte des Steuerverfahrens nach Anspruch 22 umfasst;
    wobei das Verfahren des Weiteren, folgende Schritte umfasst:
    Regeln der externen Übertragungsvorrichtung (105), um ein Übertragungssignal zu empfangen, das über die Spule (101) der elektronischen Uhr (103) übertragen wird;
    Regeln der externen Übertragungsvorrichtung (105), um ein regelndes Datensignal auf der Basis der empfangenen Übertragungsdaten zu erzeugen; und
    Regeln der externen Übertragungsvorrichtung (105), um das erzeugte regelnde Datensignal zu der elektronischen Uhr (103) zu übertragen.
  36. Verfahren nach Anspruch 35, wobei:
    die Signaleingabeeinheit (102) ein Signal als Reaktion auf einen externen Betrieb eingibt; und
    die Moduseinstellungseinheit (13) den Betriebsmodus in den Datenempfangsmodus einstellt, wenn ein vorgeschriebenes Signal über die Signaleingabeeinheit eingegeben wird.
  37. Verfahren nach Anspruch 35, des Weiteren umfassend:
    Regeln der elektronischen Uhr (103), um die Erzeugung der Empfangsdaten nur in einer vorgeschriebenen Zeitperiode freizugeben, in der die elektronische Uhr im Datenempfangsmodus ist.
  38. Verfahren nach Anspruch 37, wobei:
    die elektronische Uhr (103) einen Komparator (32) zum Erzeugen und Ausgeben der Empfangsdaten durch Vergleichen eines Spannungspegels des Datenspannungssignals mit einer vorgeschriebenen Referenzspannung (VREF) umfasst; und
    wobei der Komparator (32) nur in der vorgeschriebenen Zeitperiode, in der die elektronische Uhr im Datenempfangsmodus ist, in den Betriebsfreigabezustand eingestellt ist.
EP00961056A 1999-09-17 2000-09-18 Elektronische uhr, und verfahren zum kontrollieren einer elektronischen uhr Expired - Lifetime EP1143309B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26447299 1999-09-17
JP26447299 1999-09-17
PCT/JP2000/006354 WO2001022175A1 (fr) 1999-09-17 2000-09-18 Compteur de temps electronique; technique de commande et methode de reglage dudit compteur de temps

Publications (3)

Publication Number Publication Date
EP1143309A1 EP1143309A1 (de) 2001-10-10
EP1143309A4 EP1143309A4 (de) 2005-03-16
EP1143309B1 true EP1143309B1 (de) 2008-09-17

Family

ID=17403708

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00961056A Expired - Lifetime EP1143309B1 (de) 1999-09-17 2000-09-18 Elektronische uhr, und verfahren zum kontrollieren einer elektronischen uhr

Country Status (5)

Country Link
EP (1) EP1143309B1 (de)
CN (1) CN1258698C (de)
DE (1) DE60040267D1 (de)
HK (1) HK1037744A1 (de)
WO (1) WO2001022175A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003016568A (ja) * 2001-06-28 2003-01-17 Tokyo Gas Co Ltd メータ制御器
JP4214721B2 (ja) 2002-06-12 2009-01-28 セイコーエプソン株式会社 時計システムおよび時計システムの制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994016366A1 (en) * 1993-01-08 1994-07-21 Citizen Watch Co., Ltd. Data transmission/reception system of electronic timepiece
JPH06258464A (ja) * 1993-03-09 1994-09-16 Citizen Watch Co Ltd データ送信機能付電子時計
WO1998055902A1 (fr) * 1997-06-05 1998-12-10 Citizen Watch Co., Ltd. Systeme d'emission-reception pour montres electroniques
JP4083844B2 (ja) * 1997-09-03 2008-04-30 シチズンホールディングス株式会社 電子時計および電子時計の送受信システム

Also Published As

Publication number Publication date
HK1037744A1 (en) 2002-02-15
EP1143309A4 (de) 2005-03-16
CN1258698C (zh) 2006-06-07
CN1337015A (zh) 2002-02-20
DE60040267D1 (de) 2008-10-30
WO2001022175A1 (fr) 2001-03-29
EP1143309A1 (de) 2001-10-10

Similar Documents

Publication Publication Date Title
US6850468B2 (en) Electronic timepiece, control method for electronic timepiece, regulating system for electronic timepiece, and regulating method for electronic timepiece
EP1126340B1 (de) Zeithaltendes Gerät und Kontrollverfahren dafür
US6999381B2 (en) Electronic device, reception control method for an electronic device, and reception control program for an electronic device
US4150536A (en) Electronic timepiece
JP3526574B2 (ja) 指針表示式電子時計
US4433401A (en) Electronic timepiece having a stepping motor and driving circuit compensated for power source variations
JPS6115380B2 (de)
EP1115044B1 (de) Zeitgebervorrichtung und Verfahren um diese zu kontrollieren
US4479723A (en) Analog electronic timepiece drive circuitry for energizing stepping motor drive coil in full and intermediate excitation states, and method therefor
EP0679967B1 (de) Zeitgeber
EP1055980B1 (de) Elektronische vorrichtung und verfahren um diese zu kontrollieren
EP1143309B1 (de) Elektronische uhr, und verfahren zum kontrollieren einer elektronischen uhr
JP2001166076A (ja) 計時装置および計時装置の制御方法
JP3968951B2 (ja) 電子機器及び電子機器の制御方法
JP2004004138A (ja) 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法
JP7357574B2 (ja) ステッピングモータ制御装置、ムーブメント、時計及びステッピングモータ制御方法
US11664752B2 (en) Method for controlling electronic watch and electronic watch
JP2019158355A (ja) モーター駆動回路、半導体装置、ムーブメントおよび電子時計
JPH1080195A (ja) ステッピングモータの制御方法、制御装置および計時装置
US20230229114A1 (en) Electronic Watch And Electronic Watch Control Method
US11294334B2 (en) Electronic timepiece, movement, and motor control circuit for a timepiece
JP2001157495A (ja) ステップモータの制御方法、制御装置および計時装置
JP2753513B2 (ja) 指針式電子時計のステップモータ駆動回路
JP2003037996A (ja) ステップモータの制御方法、制御装置および計時装置
JP2023161697A (ja) 電子時計

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010814

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

RBV Designated contracting states (corrected)

Designated state(s): CH DE FR GB LI

A4 Supplementary search report drawn up and despatched

Effective date: 20050202

R17C First examination report despatched (corrected)

Effective date: 20060202

17Q First examination report despatched

Effective date: 20060202

RIC1 Information provided on ipc code assigned before grant

Ipc: G04C 3/14 20060101ALI20080124BHEP

Ipc: G04G 1/06 20060101AFI20080124BHEP

Ipc: G04C 3/00 20060101ALI20080124BHEP

Ipc: G08C 19/00 20060101ALI20080124BHEP

RTI1 Title (correction)

Free format text: ELECTRONIC TIMEPIECEAND METHOD OF CONTROLLING AND ELECTRONIC TIMEPIECE

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): CH DE FR GB LI

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REF Corresponds to:

Ref document number: 60040267

Country of ref document: DE

Date of ref document: 20081030

Kind code of ref document: P

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: PATENTANWAELTE SCHAAD, BALASS, MENZL & PARTNER AG

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1037744

Country of ref document: HK

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20090618

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 16

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20150911

Year of fee payment: 16

Ref country code: DE

Payment date: 20150916

Year of fee payment: 16

Ref country code: GB

Payment date: 20150916

Year of fee payment: 16

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20150811

Year of fee payment: 16

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 60040267

Country of ref document: DE

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20160918

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20170531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170401

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160918

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160930

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160930

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160930