EP0999483B1

EP0999483B1 - Procédé d'ajustement de la marche d'un module horloger au moyen de fusibles destructibles par laser

Info

Publication number: EP0999483B1
Application number: EP19980121022
Authority: EP
Inventors: Guenther Meusburger; Nicolas Jeannet; Rudolf Bugmann
Original assignee: EM Microelectronic Marin SA
Current assignee: EM Microelectronic Marin SA
Priority date: 1998-11-05
Filing date: 1998-11-05
Publication date: 2009-01-21
Anticipated expiration: 2018-11-05
Also published as: EP0999483A1; DE69840506D1

Description

La présente invention est relative à un procédé permettant l'ajustement de la marche d'un module horloger, ledit module horloger comportant notamment un quartz et un circuit intégré comprenant un oscillateur piloté par le quartz, un circuit diviseur de fréquence à plusieurs étages, un circuit d'ajustement permettant l'introduction d'un facteur de correction du taux de division dudit circuit diviseur de fréquence et un circuit mémoire contenant une information représentative dudit facteur de correction.
Par "procédé d'ajustement de la marche", on entendra un procédé consistant à introduire un facteur de correction du taux de division du circuit diviseur de fréquence, de telle sorte que la fréquence des impulsions délivrées à la sortie de celui-ci est corrigée de manière à se trouver dans une gamme prédéterminée.
Par "module", on entendra en outre un système semi-fini ou intermédiaire, prêt à être monté dans le produit final. En particulier, par "module horloger", on entendra dans la suite de la description, un circuit imprimé comportant différents composants électroniques, en particulier le quartz et le circuit intégré susmentionné.
L'ajustement de la fréquence de l'oscillateur, en particulier d'un oscillateur à quartz est une opération particulièrement compliquée et délicate. En effet, comme cela est exposé dans l'exposé d'invention CH 534 913 , cet ajustement s'effectue selon une première étape d'ajustement grossier par des opérations mécaniques de précision sur le quartz, puis une deuxième étape d'ajustement fin sur le quartz encapsulé, et finalement selon une dernière étape d'ajustement et de compensation du vieillissement par un système de réglage ou trimmer.
Ces étapes présentent les inconvénients d'être délicates et complexes, ce qui influence grandement le coût de la pièce. D'autre part, la stabilité en fréquence du quartz est sensiblement détériorée. Par conséquent, le brevet CH 534 913 propose une solution satisfaisante et peu coûteuse, en agissant directement sur le taux de division du circuit diviseur de fréquence par l'introduction d'un facteur de correction, ceci ayant pour effet d'améliorer la stabilité du quartz et de s'affranchir de l'utilisation d'un trimmer. A cet effet, le circuit diviseur de fréquence proposé dans le brevet CH 534 913 présente des entrées électriques auxiliaires dont l'état logique détermine le rapport de division du diviseur de fréquence et un circuit mémoire, reliée à ces entrées auxiliaires, pour retenir sous forme codée une information représentative du facteur de correction du rapport de division du circuit diviseur de fréquence.
Le système qui vient d'être évoqué opère par inhibition ou suppression périodique d'un nombre déterminé d'impulsions délivrées par l'oscillateur. On mentionnera qu'un système opérant alternativement par ajout d'un nombre déterminé d'impulsions est en outre proposé dans le brevet CH 558 559 .
Quelque soit le système choisi, le circuit d'ajustement est typiquement relié à un circuit mémoire contenant l'information représentative du facteur de correction du taux de division. La mémorisation de cette information est préférablement non volatile de sorte que celle-ci n'est pas perdue lors d'un changement de pile ou lors d'une interruption de l'alimentation.
Diverses réalisations du circuit mémoire sont connues de l'art antérieur. En particulier, on opte généralement pour des solutions utilisant des mémoires non volatiles reprogrammables (EPROMs/EEPROMs) ou des plages de contact additionnelles.
L'utilisation d'une EPROM/EEPROM nécessite un investissement important en termes de surface du circuit intégré, car une telle mémoire doit non seulement comprendre un nombre suffisant de bits pour coder l'information représentative du facteur de correction, mais nécessite également l'implémentation d'une logique de programmation permettant de programmer celle-ci et un circuit multiplicateur de tension afin de produire les tensions élevées nécessaire à cette programmation. Ceci ce traduit évidemment par une augmentation substantielle du coût de fabrication du circuit intégré dû notamment aux étapes supplémentaires nécessaires à l'intégration de l'EPROM/EEPROM et se répercute sur le coût de fabrication du module horloger et de la pièce d'horlogerie en tant que telle.
L'utilisation de plages de contact additionnelles nécessite également un investissement important en surface (une plage de contact par bit) ainsi que des pistes de connections supplémentaires sur le circuit imprimé.
L'implémentation de telles plages de contact conduit ainsi également à une augmentation du coût de fabrication du circuit intégré et du module horloger.
On notera que le coût relatif des solutions susmentionnées dépend essentiellement de la surface du circuit, du nombre de bits et du coût de fabrication additionnel dû à l'intégration éventuelle d'une EPROM/EEPROM.
On mentionnera, en outre, que plus la surface du circuit est élevée, plus le coût de l'investissement en surface, quelque soit la solution retenue, est proportionnellement faible et devient négligeable pour un circuit de quelques dizaines de mm².
Par contre le coût relatif lié aux étapes additionnelles de fabrication d'une EPROM/EEPROM reste constant en fonction de la surface et constitue ainsi l'élément déterminant pour les circuits de grande taille. En d'autres termes, le coût additionnel de l'implémentation des bits d'EPROM/EEPROM est pratiquement proportionnel à la surface du circuit, raison pour laquelle la solution employant des plages de contact additionnelles est plus économique pour des circuits de grande taille.
Pour les circuits de petite taille (quelques mm²) le choix est beaucoup plus discutable. L'investissement en surface devient proportionnellement important.
Un bit d'EPROM/EEPROM nécessite moins de surface qu'une plage de contact additionnelle, mais engendre toutefois un investissement fixe dû notamment à la logique de programmation et au multiplicateur de tension. Ainsi, plus le nombre de bits est élevé plus la solution EPROM/EEPROM est économique en surface comparativement à la solution employant des plages de contact additionnelles. Par contre, le coût de fabrication par unité de surface reste proportionnellement plus élevé.
En pratique, pour des circuits de quelques mm², l'avantage en surface de la solution EPROM/EEPROM équilibre les coûts de fabrication supplémentaires et les deux solutions sont ainsi économiquement comparables.
A titre d'exemple, on notera que la demande de brevet FR 2,238,280 décrit un oscillateur intégré et son procédé de réglage digital en fréquence comprenant des éléments de mémoire programmables depuis l'extérieur du circuit intégré. Ces éléments sont des diodes dont certaines sont court-circuitées afin de modifier leur état de manière permanente. Chaque élément est relié à une borne du circuit intégré.
Selon le brevet CH 534 913 , déjà cité, il est proposé d'utiliser un circuit mémoire se composant d'une pluralité d'éléments mémoire individuels, par exemple altérable électriquement, associés chacun à une borne de programmation du circuit intégré.
Selon le brevet CH 621 036 , il est décrit encore un autre système intégré permettant l'ajustement du taux de division d'un circuit diviseur de fréquence. Ce système intégré comporte des circuits mémoires comprenant une diode en série avec un élément mémoire formé d'un fusible constitué d'une métallisation particulière du circuit intégré qu'il est possible de détruire en y faisant passer intégré comporte des circuits mémoires comprenant une diode en série avec un élément mémoire formé d'un fusible constitué d'une métallisation particulière du circuit intégré qu'il est possible de détruire en y faisant passer un courant d'une certaine importance. Chaque élément mémoire peut être adressé séparément au moyen des diodes en appliquant entre les bornes du circuit intégré une combinaison de tensions particulière.
On constatera que les solutions proposées dans les brevets suscités nécessitent obligatoirement l'utilisation de bornes de connexions existantes et/ou additionnelles du circuit intégré de manière à permettre la mémorisation du facteur de correction. Certaines solutions nécessitent en outre parfois la déconnexion de certains éléments, notamment la source d'alimentation, lors de la programmation de la mémoire ce qui rend l'opération de programmation parfois complexe et longue.
Une solution à la réduction du nombre de bornes de connexion est définie dans le brevet EP 0 645 689 , qui décrit un système de fourniture de signaux d'horloge. Ce système comprend un oscillateur à quartz dont la fréquence peut être divisée par au moins un circuit diviseur de fréquence, notamment pour un synthétiseur de fréquence. Le système comprend également un circuit mémoire ayant des éléments fusibles, qui peuvent être coupés par un faisceau laser de manière à ajuster la fréquence en sortie du ou des circuits diviseurs. Cependant, ce brevet ne décrit pas de procédé d'ajustement de la marche d'un module horloger.
Un but de la présente invention est ainsi de proposer un procédé d'ajustement de la marche d'un module horloger qui ne nécessite pas une implémentation complexe au niveau du circuit intégré, de sorte que le coût de fabrication de ce dernier, et donc du module en tant que tel, n'est pas grandement affecté.
Un autre but de la présente invention est de proposer un procédé d'ajustement de la marche d'un module horloger notamment adapté à la production en masse ou automatisée de modules horlogers, soit un procédé d'ajustement simple et rapide.
A cet effet, la présente invention à pour objet un procédé d'ajustement de la marche d'un module horloger comme défini dans la revendication 1.
Un avantage de la présente invention réside dans le fait que la mémorisation de l'information représentative du facteur de correction est effectuée de manière simple et surtout rapide, donc particulièrement adaptée à la production en masse de tels modules. La rapidité et la simplicité du procédé d'ajustement selon la présente invention assure ainsi une réduction substantielle des coûts de fabrication.
On constatera en outre que la présente invention a également pour avantage de permettre l'ajustement de la marche d'un module horloger, soit d'un ensemble fini ou intérmediaire comprenant d'autres composants électroniques que le quartz, l'oscillateur, le circuit diviseur de fréquence, le circuit d'ajustement du taux de division ou le circuit mémoire. De cette manière, l'ajustement peut être opéré en prenant en considération les influences de tous les composants électroniques du module.
Un autre avantage de la présente invention réside dans le tait que le coût du circuit intégré et du module horloger en tant que tel n'est pas sensiblement affecté. En particulier, l'utilisation d'éléments mémoires formés de fusibles destructibles par laser ne nécessite pas une implémentation complexe et coûteuse au niveau du circuit intégré.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre, faite en se référant aux dessins annexés, donnés uniquement à titre d'exemple, et dans lesquels :

la figure 1 représente un schéma bloc d'un module horloger comportant un quartz, un oscillateur, un circuit diviseur de fréquence, un circuit d'ajustement et un circuit mémoire;
les figures 2a à 2c présentent divers exemples d'implémentation d'un circuit mémoire 6 bits comprenant des éléments mémoires formés de fusibles destructibles par laser.

La figure 1 est une représentation schématique d'un module horloger comprenant un circuit imprimé 1 comportant notamment un quartz 10 et un circuit intégré 20. Ce circuit intégré 20 comporte un oscillateur 21 piloté par le quartz 10 de manière à délivrer typiquement des impulsions à une fréquence de 32768 Hz. Cette fréquence est divisée plusieurs fois par un circuit diviseur de fréquence 22 de manière à délivrer à sa sortie des impulsions à une fréquence de 1 Hz et ainsi permettre la formation et l'affichage d'une indication horaire.
Dans l'exemple illustré à la figure 1, le circuit diviseur de fréquence 22 comporte ainsi un nombre total de 15 étages de division binaires 22.1 à 22.15. Les deux premiers étages 22.1 et 22.2 permettent en particulier de délivrer un signal à une fréquence de 8192 Hz qui est utilisé pour permettre la correction du taux de division du circuit diviseur de fréquence 22.
Un circuit d'ajustement 23 permet à cet effet l'introduction d'un facteur de correction du taux de division du circuit diviseur de fréquence 22. Un circuit mémoire 24 contient ainsi une information, généralement sous la forme d'un nombre binaire N, représentative du facteur de correction du taux de division du circuit diviseur de fréquence 22.
On rappellera que diverses techniques d'ajustement du taux de division sont connues de l'art antérieur. L'une d'entre elles, décrite dans le brevet CH 534 913 , dite technique d'inhibition, consiste à supprimer un nombre N d'impulsions au cours d'une période déterminée. La description qui va suivre est basée sur une telle technique, mais on comprendra bien évidemment que l'invention peut être étendue par analogie à d'autres techniques connues comme celle consistant à additionner un nombre d'impulsions manquantes.
Le procédé d'ajustement consiste essentiellement à corriger l'écart de fréquence existant entre la fréquence de l'oscillateur 21 et la fréquence dispensée par un oscillateur étalon, cet écart de fréquence étant mesuré en ppm (parties par million). Cet écart de fréquence peut être corrigé, selon la technique d'inhibition, par la suppression d'un nombre N d'impulsions de période T_i au cours d'une période déterminée T_h, dite période d'inhibition.
Dans l'exemple de la figure 1, l'inhibition est réalisée à la sortie des deux premiers étages de division 22.1 et 22.2 du circuit diviseur de fréquence 22, soit à partir d'impulsions délivrées à une fréquence de 8192 Hz (T_i = 122 µs). En réalisant l'inhibition de manière périodique, par exemple toutes les 60 secondes, la résolution du système atteint ainsi 2.03 ppm.
Avec une telle résolution et de manière à obtenir une plage de correction suffisante, par exemple de l'ordre de 100 ppm, on constatera par conséquent que le nombre N nécessitera au moins 6 bits de mémoire. En pratique, selon l'application, ce nombre peut nécessiter entre 4 et 9 bits.
Selon la présente invention, le circuit mémoire 24 comprend des éléments mémoires formés de fusibles destructibles par laser. La figure 2a illustre un premier exemple d'un circuit mémoire 6 bits comprenant 6 éléments mémoires 24.1 à 24.6 connectés en parallèle et comportant chacun une paire de fusibles F1 et F2 destructibles par laser. Les fusibles F1 et F2 de chaque élément mémoire sont connectés en série entre une ligne de potentiel "haut" Vdd et une ligne de potentiel "bas" Vss. La destruction de l'un des fusibles F1 ou F2 permet ainsi de mettre le point intermédiaire situé entre les fusibles F1, F2 au potentiel haut Vdd ou bas Vss respectivement. Le codage d'une information (nombre N) représentative du facteur de correction du taux de division du circuit diviseur de fréquence 22 peut ainsi aisément être réalisé au moyen d'un laser en détruisant l'un ou l'autre des fusibles F1 ou F2.
La figure 2b présente un deuxième exemple d'un circuit mémoire 6 bits comprenant 6 éléments mémoires 24.1 à 24.6 comportant chacun un fusible F.1 à F.6 destructible par laser associé à un circuit d'interface L.1 à L.6. Le circuit d'interface L et le fusible F sont connectés en série entre une ligne de potentiel "haut" Vdd et une ligne de potentiel "bas" Vss. Le circuit d'interface peut être réalisé par l'homme du métier d'une manière conventionnelle sous la forme d'un verrou permettant de copier l'état d'entrée défini par le fusible. A cet effet, le verrou comprend en outre une entrée de chargement CKP sur activation de laquelle une sortie Lout du verrou prend l'état correspondant défini par l'état du fusible associé. En l'occurrence, la sortie Lout du verrou prend l'état "haut" si le fusible est détruit et l'état "bas" si le fusible est intact.
La figure 2c présente encore une autre exemple d'un circuit mémoire 6 bits. Cette solution intègre en partie une logique d'inhibition du circuit diviseur de fréquence 22. Les six éléments mémoires 24.1 à 24.6, connectés en série, comprennent chacun un fusible F.1* à F.6* connecté en parallèle avec un transistor T1 à T6. Chaque transistor est commandé respectivement par les signaux d'horloge des six étages de division du circuit diviseur de fréquence 22 sur lesquels l'inhibition est effectuée conformément à ce qui a été décrit précédemment.
Si le fusible est intact, le transistor est court-circuité et le signal d'horloge à son entrée n'a pas d'effet. Si le fusible est détruit, le transistor peut alors produire un effet sur l'inhibition du circuit diviseur de fréquence 22. Par la destruction sélective de certains fusibles parmi les fusibles F.1* à F.6*, il est ainsi possible d'ajuster le taux d'inhibition du circuit diviseur de fréquence 22.
On constatera que l'utilisation de fusibles destructibles par laser constitue un avantage substantiel par rapport à l'utilisation de fusibles destructibles par courant. En effet, les fusibles peuvent être sélectivement détruit directement sur le circuit intégré au moyen d'un dispositif laser. Ce processus ne nécessite ainsi pas l'utilisation de bornes et de moyens d'adressage particuliers. L'utilisation de fusibles destructibles par laser est en outre bien plus économique que toutes les solutions connues car elle n'implique pas d'investissement important en termes de surface au niveau du circuit intégré.
Aucun coût additionnel de fabrication n'est en outre engendré au niveau du circuit intégré, car la réalisation de tels fusibles peut aisément être effectuée simultanément lors de l'une des étapes de fabrication du circuit intégré 20. L'intégration d'une EPROM/EEPROM ou de plages de contact additionnelles impliquerait, comme on l'a déjà mentionné, un coût additionnel de fabrication.
L'utilisation de fusibles destructibles par laser ne s'impose toutefois pas directement comme la solution la plus adéquate pour l'homme du métier. En effet, l'homme du métier est confronté à diverses contraintes et difficultés liées à l'utilisation de fusibles destructibles par laser. Dans la suite de la description, on tâchera de décrire brièvement ces contraintes et difficultés.
Une première contrainte réside dans le fait que l'utilisation d'un faisceau laser permettant de détruire sélectivement les fusibles sur le circuit intégré implique que cette opération doit être effectuée avant le dépôt de la résine protectrice sur celui-ci. Il n'est en effet pas envisageable de procéder à la destruction des fusibles au moyen du laser au travers de la résine protectrice, qui dans ce cas devrait être transparente, car ceci aurait pour effet d'annihiler totalement l'intérêt d'un tel dépôt, soit en particulier la protection du circuit intégré contre les impuretés ambiantes et la lumière.
En outre, on constatera que le dépôt ultérieur de cette résine protectrice engendre des modifications des caractéristiques électriques du circuit intégré et donc des caractéristiques de fréquence de ce dernier. Il est donc nécessaire de compenser cette influence lors du calcul du facteur de correction du circuit diviseur de fréquence.
Une autre contrainte réside dans le fait que les conditions d'éclairement ont également une influence non négligeable sur les caractéristiques du circuit intégré. L'opération d'ajustement, en particulier l'opération de mesure de la marche du module, est ainsi préférablement effectuée dans des conditions d'éclairement bien déterminées.
Le procédé d'ajustement de la marche du module horloger selon la présente invention nécessite une phase préalable de préparation avant d'effectuer l'ajustement de la marche à proprement parler.
La phase de préparation consiste à préalablement implémenter le nombre de fusibles nécessaire pour permettre le codage de l'information (nombre N) représentative du facteur de correction du taux de division du circuit diviseur de fréquence conformément à ce qui à été décrit précédemment.
Cette phase de préparation consiste en outre à monter les différents composants électroniques sur le module, soit en particulier le quartz et le circuit intégré sans appliquer la résine protectrice sur le circuit intégré (opération dite de "potting").
Suite à cette phase préalable, le module est prêt à subir l'opération d'ajustement proprement dite.
La phase d'ajustement consiste ainsi à mesurer au moyen d'un équipement externe la marche du module horloger, soit à mesurer l'écart de la fréquence de l'oscillateur à quartz par rapport à la fréquence d'un oscillateur étalon comme cela a été décrit plus haut.
Afin de ne pas perturber les caractéristiques du circuit intégré, cette mesure est préférablement effectuée dans des conditions d'éclairement bien déterminées.
A partir de cet écart de fréquence, un facteur de correction est calculé. On rappellera que ce facteur de correction est déterminé par le calcul d'un nombre N correspondant, dans le cas d'une technique d'inhibition, au nombre d'impulsions à supprimer au cours d'une période déterminée T_h.
On mentionnera en outre que lors du calcul du facteur de correction, on tiendra compte des diverses influences de l'environnement, en particulier des conditions d'éclairement, et du dépôt ultérieur de la résine protectrice. Cette influence peut être estimée expérimentalement par une série de tests préalables permettant de définir une valeur d'offset. Cet valeur d'offset est alors considérée lors du calcul du facteur de correction.
L'étape suivante consiste à effectuer la mémorisation de l'information (nombre N) représentative du facteur de correction calculé. A cet effet, le module horloger est aligné sous un dispositif laser. En particulier, on veillera à aligner le dispositif laser essentiellement par rapport à une zone du circuit intégré comprenant les fusibles destructibles par laser.
Une fois cette opération d'alignement effectuée, le dispositif laser est mis en action pour détruire sélectivement les fusibles nécessaires au codage de l'information (nombre N) représentative du facteur de correction.
Une fois l'opération de codage effectuée, la résine protectrice peut alors être déposée sur le circuit intégré.
Des étapes ultérieures à cette phase d'ajustement, comprenant notamment une étape de test final de la marche du module horloger sont alors exécutées.
Le procédé d'ajustement de la marche d'un module horloger selon la présente invention s'avère ainsi particulièrement adapté à la production en masse et à l'automatisation d'une telle opération. On constatera, que le procédé d'ajustement selon la présente invention permet ainsi une grande simplification du processus de fabrication et de même un gain substantiel en termes de coûts de fabrication.
On comprendra que de nombreuses modifications peuvent être apportées au procédé d'ajustement de la marche d'un module horloger sans sortir du cadre de la présente invention tel que défini par les revendications. Cette invention n'est ainsi pas seulement limitée à l'ajustement de la marche d'un module horloger selon la technique d'inhibition mais s'applique également par analogie à la technique d'ajustement par addition d'impulsion.

Claims

Procédé d'ajustement de la marche d'un module horloger, ledit module horloger comprenant un circuit imprimé (1) sur lequel sont notamment montés un quartz (10) et un circuit intégré (20) comprenant :
- un oscillateur (21) piloté par ledit quartz (10)

- un circuit diviseur de fréquence (22),

- un circuit d'ajustement (23) permettant d'introduire dans ledit circuit diviseur de fréquence (22) un facteur de correction de la marche dudit module horloger, et

- un circuit mémoire (24) contenant une information (N) représentative dudit facteur de correction, le circuit mémoire comprenant des éléments mémoires (24.1 à 24.6) formés de fusibles (F1, F2; F.1 à F.6; F.1* à F.6*) destructibles par laser,
ce procédé comprenant les étapes suivantes :
montage dudit circuit intégré (20) sur ledit circuit imprimé (1) sans application d'une résine protectrice; mesure de la marche dudit module horloger;

c) calcul dudit facteur de correction de la marche du module horloger;

d) mémorisation dans ledit circuit mémoire (24) de ladite information (N) représentative dudit facteur de correction,
l'étape de mémorisation d) comprenant les étapes suivantes :
d1) alignement du module sous un dispositif laser;

d2) destruction, au moyen dudit dispositif laser, desdits fusibles (F1, F2; F.1 à F.6; F.1* à F.6*) nécessaires au codage de ladite information (N) représentative du facteur de correction de la marche du module horloger;
cette étape de mémorisation d) étant en outre suivie de l'étape suivante :

e) dépôt de ladite résine protectrice sur ledit circuit intégré (20), ledit facteur de correction calculé à l'étape c) comprenant en outre une valeur d'offset engendrée par le dépôt ultérieur de ladite résine protectrice à l'étape e).
Procédé d'ajustement de la marche d'un module horloger selon la revendication 1, caractérisé en ce que celui-ci est effectué dans des conditions d'éclairement déterminées de sorte que la mesure de la marche dudit module horloger à l'étape d) n'est pas perturbée.