EP0976156A1 - Integrated circuit with several components and method for the production thereof - Google Patents

Integrated circuit with several components and method for the production thereof

Info

Publication number
EP0976156A1
EP0976156A1 EP98925394A EP98925394A EP0976156A1 EP 0976156 A1 EP0976156 A1 EP 0976156A1 EP 98925394 A EP98925394 A EP 98925394A EP 98925394 A EP98925394 A EP 98925394A EP 0976156 A1 EP0976156 A1 EP 0976156A1
Authority
EP
European Patent Office
Prior art keywords
substrate
metal
component
components
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP98925394A
Other languages
German (de)
French (fr)
Inventor
Anton Anthofer
Holger HÜBNER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0976156A1 publication Critical patent/EP0976156A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Definitions

  • the control logic has been galvanically isolated from the power semiconductors (see A. Nakagawa et al. ISPS 1990, pp. 97 to 101).
  • the modules were integrated on silicon wafers, which have a thin Si0 2 layer below the active Si region.
  • the galvanic isolation was achieved by etching trenches around the circuits that extend as far as the insulating SiO 2 layer.
  • the resulting shielding of the control logic against coupling is deficient against high-frequency interference pulses. Fast switching operations can trigger an uncontrolled response of the logic.
  • US Pat. No. 5,306,942 discloses an integrated circuit arrangement with at least one component which is arranged in a first substrate and which is shielded by a shielding structure from electrical fluctuations in the first substrate which are caused by a further component of the circuit arrangement.
  • a shielding structure is created which laterally surrounds a lower half of the component and which comprises a lower horizontal shielding element.
  • a method is described in which an annular depression is produced in a surface of a substrate. Then An insulating layer and a layer of polysilicon are deposited. A thick layer of Si0 2 is deposited over it and planarized. A second substrate is applied as a carrier to the planarized surface of the layer of SiO 2 .
  • the back of the first substrate is then sanded thinly until the insulating layer is exposed.
  • Parts of the conductive layer serve as a shielding structure.
  • source / drain regions are produced by implantation.
  • a gate electrode and contacts are created above it. Since high temperatures are required for the application of the carrier and for the generation of the source / drain regions, doped polysilicon, which has a high melting temperature, is used for the shielding structure.
  • JP 61/290 753 shows an integrated circuit arrangement in which a side metallic structure is arranged next to a component. For this purpose, depressions are arranged in a surface of a substrate, which is adjacent to the component, which are lined with an insulating layer and filled with conductive material.
  • EP 0 567 694 AI describes an integrated circuit arrangement with at least two blocks which are separated from one another by an insulating layer. A metallic plate is placed between them to limit capacitive coupling between the first and second blocks.
  • US 5 122 856 describes a circuit arrangement integrated in a substrate which can transmit electrical signals from a surface of the substrate to a rear side of the substrate. This is done in the back of the substrate a recess is made, which is lined with an insulating layer. A contact element runs along a flank of the depression. Stacks comprising components can be arranged one above the other by connecting electrodes of the components to one another by heating.
  • US 5 266 511 describes a three-dimensional integrated circuit arrangement in which substrates comprising components are stacked one above the other. The components are arranged in monocrystalline layers. The connection of the substrates is effected by heating two adjacent SiO 2 layers of the substrates to approximately 90020 ° C. Contacts connect components stacked one above the other electrically.
  • the invention is based on the problem of an integrated circuit arrangement in which components are shielded against the coupling in of high-frequency interference pulses, and of specifying a method for their production.
  • component is used here both for individual elements, such as diodes and transistors, and for circuit structures that comprise several elements.
  • Protecting components with a metallic shielding structure has the advantage of avoiding the high costs associated with the use of disks containing SiO 2 described above.
  • the metallic shielding structure protects the components from interference pulses not only from neighboring power semiconductors, but from every source. The need for additional shielding against interference from the environment is eliminated. This keeps the volume of the chips particularly small.
  • the components can be integrated into a three-dimensional circuit arrangement.
  • Substrates comprising components are stacked together in a stack.
  • the three-dimensional arrangement increases the possible combinations in terms of material and manufacturing process of the various components.
  • sensor elements or fast GaAs RF transistors can be combined with silicon CMOS logic.
  • the surfaces of the components are provided with a metal layer and then their electrical contacts are electrically insulated from the metal layer by etching away the metal layer around the contacts.
  • the metal layers of two components that will adjoin one another in the stack to use two different metals whose alloy has a melting temperature above the melting temperature of at least one metal. If the components are brought together and their metal layers are heated to a temperature below the melting temperature of the alloy, at which one metal is solid and the other is liquid, the metals mix, which, due to the higher melting temperature of the alloy, hardens has the consequence. As a result, the metals of the shielding structure serve at the same time for the firm connection of two components adjacent in the stack. It is advantageous to use tin as the one metal because it has a low melting temperature. Copper can be chosen as the other metal.
  • auxiliary layer of, for example, Ti or TiN to the surfaces of the components before attaching the metals, which improves the adhesion of the metal layer and which forms a barrier against diffusion of the metals into metallic parts of the surface of the components.
  • Figure 1 shows a section of a cross section through a first substrate, in the upper layer of a component with an upper and a lower
  • FIG. 2 shows the first substrate, on the upper surface of which an auxiliary layer and an upper horizontal shielding element are applied.
  • FIG. 3 shows a second substrate, in the upper layer of which there is a component with an upper and a lower contact and an electrical connection, which is surrounded by a depression in the upper layer, which is interrupted for the implementation of the electrical connection.
  • FIG. 4 shows the second substrate, on the upper surface of which an auxiliary layer is applied and an upper horizontal shielding element and a first lateral shielding element are produced.
  • FIG. 5 shows a third substrate, in the upper layer of which there is a component with an upper and a lower contact and an electrical connection, which is surrounded by a depression provided with an insulation layer.
  • FIG. 6 shows the first substrate, which is ground thinly from below and in which depressions are produced on its lower surface, on the one hand on the first lateral shielding element in the upper
  • the side walls of the depressions and the lower surface of the substrate are provided with an insulation layer.
  • FIG. 7 shows the first substrate after an auxiliary layer and a lower shielding element have been applied to the lower surface.
  • FIG. 8 shows two substrates arranged one above the other, which are connected.
  • a first substrate 1 is, for example, an undiluted semiconductor wafer made of single-crystal silicon or an III-V semiconductor, which comprises one or more components.
  • a component of the first substrate 1 contains, for example, a transistor or a circuit structure consisting of a plurality of metal and / or semiconductor layers which are embedded in an insulating environment which may contain intermetallic oxides, for example what is not shown in detail.
  • the area of the circuit structure is marked with S.
  • the construction ment has electrical contacts and connections.
  • An upper contact K1, a lower contact K2 and an electrical connection E are shown in FIG. 1, for example.
  • a first side shielding element Ala made of metal surrounds the area of the
  • Circuit structure S It is interrupted at the location of the electrical connection E such that electrical contact from the first lateral shielding element Ala to the electrical connection E is avoided.
  • the first side shielding element Ala is produced simultaneously with the circuit structure and thus consists of the same metal as the metal parts of the circuit structure.
  • An upper auxiliary is layer Hl and above an existing metal top horizontal shielding member A2a applied (see Fig. "2) on the surface of the substrate 1.
  • A2a applied (see Fig. "2) on the surface of the substrate 1.
  • the first layer consists of a material , for example Ti or TiN, which facilitates the wetting of the surface with metal and is, for example, 100 nm thick.
  • a second layer of metal is then applied, for example by sputtering or vaporization with an electron beam, over the first layer. Tin, gallium, nickel or tungsten and is, for example, 1 to 2 ⁇ m thick.
  • auxiliary layer Hl Layer that wets the surface well without the upper auxiliary layer Hl can be dispensed with the upper auxiliary layer Hl. If tin is used, an additional auxiliary layer located above the upper auxiliary layer H1, which is formed like the upper auxiliary layer H1, can be applied and which contains, for example, copper and is, for example, 20 nm thick.
  • a substrate 1 ' which comprises at least one component, an upper contact K 1', a lower contact K 2 'and an electrical connection E' are provided in a manner analogous to that in the first exemplary embodiment (see FIG. 3).
  • a photoresist mask (not shown) is applied to the substrate 1 '.
  • the photoresist mask is used as an etching mask to produce a depression V.
  • the depression V surrounds the component laterally.
  • the recess V has an interruption U above the electrical connection E '(see FIG. 3).
  • An upper auxiliary layer H1 ' is applied to the surface of the substrate 1', an upper horizontal shielding element A2a 'made of metal and first lateral shielding element Ala' are applied over it (see FIG. 4).
  • a first layer and a second layer are generated analogously to the first exemplary embodiment.
  • Anisotropic etching, with the aid of a photoresist mask (not shown), removes parts of the first and second layers which do not cover the component and electrically isolates the contact Kl '. This creates the upper auxiliary layer Hl ', the upper horizontal shielding element A2a' and the first lateral shielding element Ala '.
  • a substrate 1 ′′ which comprises at least one component, an upper contact K 1 ′′, a lower contact K 2 ′′ and an electrical connection E ′′ are provided in a manner analogous to that in the first and second exemplary embodiments (see FIG. 5 ).
  • a photoresist mask (not shown) is applied to the substrate 1 ′′.
  • anisotropic etching for example plasma etching
  • the photoresist mask is used to generation of a depression V 'used as an etching mask.
  • an insulation layer is deposited on the surface and structured using an photoresist mask (not shown) by anisotropic etching. This creates an insulation 2, which covers the side walls of the depression V 'and surfaces of the electrical connection E''.
  • the substrate 1 it is within the scope of the invention after the production of the upper horizontal shielding element A2a on the upper surface to glue the substrate 1 to a carrier and then to thinly grind the lower side of the substrate 1. It is applied, for example, by sputtering to a resulting lower surface of the substrate 1 insulating material, for example SiO 2 , so that the lower surface is completely covered.
  • a photoresist mask (not shown) is then applied to the lower surface.
  • anisotropic etching for example plasma etching
  • the photoresist mask is used as an etching mask to produce a depression VI or V2 (see FIG. 6).
  • the recess VI is made so that it meets the first side shielding element Ala from below.
  • the recess V2 extends to the lower contact K2. It is applied, for example, by sputtering over the entire surface of the insulating material, for example Si0 2 , as a result of which the lower surface is covered thicker by insulating material than the side surfaces and bottoms of the depressions VI and V2. Anisotropic etching removes the insulating material from the bottoms of the depression VI and the depression V2, so that an insulation I is formed which covers the depressions VI and V2 only on the side walls and the lower surface (see FIG. 6). Subsequently, a lower auxiliary layer H2 is applied to the lower side of the substrate 1, and a second lateral shielding element Alb made of metal and a lower horizontal shielding element A2b are applied over it (see FIG.
  • a third layer is first generated, for example by sputtering.
  • the third layer consists of a material, for example Ti or TiN, which facilitates the wetting of the surface with metal and is, for example, 100 nm thick.
  • a fourth layer of metal is then applied, for example by sputtering or evaporation with an electron beam, over the third layer.
  • the fourth layer contains, for example, copper, tin, gallium, nickel or tungsten and is, for example, 1 to 2 ⁇ m thick.
  • the lower auxiliary layer H2 When using a metal of the fourth layer, which wets the surface of the insulation I well, the lower auxiliary layer H2 can be dispensed with. If tin is used, an additional one above the lower one
  • Substrate la has an upper electrical contact Kl *, a lower electrical contact K2 *, an electrical connection E *, a first side shielding element Ala *, a second side shielding element Alb *, an upper horizontal shielding element A2a *, a lower horizontal shielding element A2b * , an insulation I *, an upper auxiliary layer Hl * and a lower auxiliary layer H2 * analogous to the embodiment shown in FIG. 7.
  • the substrate 1b has an upper electrical contact K1 **, a lower electrical contact K2 **, an electrical connection E **, an insulation I ** and a lower auxiliary layer H2 ** analogous to the exemplary embodiment shown in FIG .
  • a metal layer (not shown) covers the auxiliary layer H2 **.
  • the substrates are arranged so that the contact K2 ** is electrically connected to the contact Kl *.
  • the metal layer and the upper horizontal shielding element A2a are soldered together, as a result of which the substrates 1a and 1b are firmly connected.
  • the metal of the metal layer and for the metal of the upper shielding element A2a the alloy of which has a melting temperature which is above the melting temperature of at least one metal.
  • the connection of the substrates la and lb is then carried out by heating to a temperature below the melting temperature of the alloy, at which one metal is solid and the other liquid, whereby the metals mix, which, due to the higher melting temperature of the alloy, leads to hardening Consequence.
  • the metal of the upper horizontal shielding element A2a * serves at the same time for the firm connection of the substrates la and lb.
  • At least one undiluted substrate such as that substrate from the exemplary embodiment shown in FIG. 1 or 2, in the stack.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

The invention relates to an integrated circuit containing several components, at least one of which is coated by a metallic shielding structure. This component is thus protected from interfering incoupled impulses from its surroundings. The circuit components can, in particular, be fitted next to or on top of each other. In order to produce the metallic shielding structure of a circuit component, at least one indent is produced, which surrounds the component, and which is then lined with metal. The contacts and electric connections of the component are electrically insulated by the metal of the shielding structure. In order to combine two components inside a three-dimensional circuit, the surfaces of the component that face each other can be coated with two different metals, the alloy of which has a melting temperature Ts above the melting temperature T1 of at least one of the metals, as a result of which heating to a temperature between the two melting temperatures leads to a firm assembly.

Description

Beschreibungdescription
Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung.Integrated circuit arrangement with several components and method for their production.
In modernen Schaltungskonzepten werden zur Erhöhung der Pak- kungsdichte und Verkürzung der Verbindungswege Leistungshalbleiter zusammen mit ihrer Ansteuerlogik auf einem Chip integriert. Beispiele hierfür sind Motorsteuerungen oder im Auto- mobilbereich 7λBS-Schaltungen und Airbagtreiber . Dabei ist es notwendig die empfindliche Ansteuerlogik vor Einkopplung starker Störimpulse aus dem Leistungshalbleiter zu schützen.In modern circuit concepts, power semiconductors are integrated on a chip together with their control logic in order to increase the packing density and shorten the connection paths. Examples of this are engine controls or 7λBS circuits and airbag drivers in the automotive sector. It is necessary to protect the sensitive control logic from the coupling of strong interference pulses from the power semiconductor.
Bisher wurde die Ansteuerlogik von den Leistungshalbleitern galvanisch getrennt (vgl. A. Nakagawa et al . ISPS 1990, S.97 bis 101) . Dazu wurden die Bausteine auf Siliziumscheiben integriert, die unterhalb des aktiven Si-Bereichs eine dünne Si02-Schicht aufweisen. Die galvanische Trennung wurde durch Ätzen von bis zu der isolierenden Si02-Schicht reichenden Gräben rund um die Schaltungen erlangt.So far, the control logic has been galvanically isolated from the power semiconductors (see A. Nakagawa et al. ISPS 1990, pp. 97 to 101). For this purpose, the modules were integrated on silicon wafers, which have a thin Si0 2 layer below the active Si region. The galvanic isolation was achieved by etching trenches around the circuits that extend as far as the insulating SiO 2 layer.
Die dadurch erhaltene Abschirmung der Ansteuerlogik vor Einkopplung ist allerdings gegen hochfrequente Störimpulse mangelhaft. Schnelle Schaltvorgänge können ein unkontrolliertes Ansprechen der Logik auslösen.The resulting shielding of the control logic against coupling is deficient against high-frequency interference pulses. Fast switching operations can trigger an uncontrolled response of the logic.
Aus US 5 306 942 ist eine integrierte Schaltungsanordnung mit mindestens einem in einem ersten Substrat abgeordneten Bauelement, das durch eine Abschirmungsstruktur von elektrischen Fluktuationen des ersten Substrats abgeschirmt ist, die durch ein weiteres Bauelement der Schaltungsanordnung verursacht werden. Dazu wird eine Abschirmungsstruktur erzeugt, die eine untere Hälfte des Bauelements seitlich umringt und die ein unteres horizontales Abschirmungselement umfaßt, erzeugt. Um eine solche integrierte Schaltungsanordnung zu erzeugen, wird ein Verfahren beschrieben, bei dem in einer Oberfläche eines Substrats eine ringförmige Vertiefung erzeugt wird. Anschlie- ßend werden eine isolierende Schicht und eine Schicht aus Po- lysilizium abgeschieden. Darüber wird eine dicke Schicht aus Si02 abgeschieden und planarisiert . Auf die planarisierte Oberfläche der Schicht aus Si02 wird ein zweites Substrat als Träger aufgebracht. Anschließend wird die Rückseite des ersten Substrats dünn geschliffen, bis die isolierende Schicht freigelegt wird. Teile der leitenden Schicht dienen als Abschirmungsstruktur. In einem Teil des ersten Substrats, das von der Abschirmungsstruktur umringt wird, werden durch Im- plantation Source/Drain-Gebiete erzeugt. Darüber werden eine Gateelektrode und Kontakte erzeugt. Da für das Aufbringen des Trägers und für die Erzeugung der Source/Drain-Gebiete hohe Temperaturen benötigt werden, wird für die Abschirmungsstruktur dotiertes Polysilizium verwendet, das eine hohe Schmelz- temperatur aufweist.US Pat. No. 5,306,942 discloses an integrated circuit arrangement with at least one component which is arranged in a first substrate and which is shielded by a shielding structure from electrical fluctuations in the first substrate which are caused by a further component of the circuit arrangement. For this purpose, a shielding structure is created which laterally surrounds a lower half of the component and which comprises a lower horizontal shielding element. In order to produce such an integrated circuit arrangement, a method is described in which an annular depression is produced in a surface of a substrate. Then An insulating layer and a layer of polysilicon are deposited. A thick layer of Si0 2 is deposited over it and planarized. A second substrate is applied as a carrier to the planarized surface of the layer of SiO 2 . The back of the first substrate is then sanded thinly until the insulating layer is exposed. Parts of the conductive layer serve as a shielding structure. In a part of the first substrate, which is surrounded by the shielding structure, source / drain regions are produced by implantation. A gate electrode and contacts are created above it. Since high temperatures are required for the application of the carrier and for the generation of the source / drain regions, doped polysilicon, which has a high melting temperature, is used for the shielding structure.
In JP 61/290 753 ist eine integrierte Schaltungsanordnung dargestellt, bei der neben einem Bauelement eine seitliche metallische Struktur angeordnet ist. Dazu sind in einer Ober- fläche eines Substrats, an der das Bauelement angrenzt, Vertiefungen angeordnet, die mit einer isolierenden Schicht ausgekleidet und mit leitendem Material gefüllt sind.JP 61/290 753 shows an integrated circuit arrangement in which a side metallic structure is arranged next to a component. For this purpose, depressions are arranged in a surface of a substrate, which is adjacent to the component, which are lined with an insulating layer and filled with conductive material.
EP 0 567 694 AI beschreibt eine integrierte Schaltungsanord- nung mit mindestens zwei Blöcken, die durch eine isolierende Schicht voneinander getrennt sind. Zwischen ihnen ist eine metallische Platte angeordnet, um die kapazitive Kopplung zwischen dem ersten und dem zweiten Block zu begrenzen.EP 0 567 694 AI describes an integrated circuit arrangement with at least two blocks which are separated from one another by an insulating layer. A metallic plate is placed between them to limit capacitive coupling between the first and second blocks.
US 5 122 856 beschreibt eine in einem Substrat integrierte Schaltungsanordnung, die elektrische Signale von einer Oberfläche des Substrats zu einer Rückseite des Substrats vermitteln kann. Dazu wird in der Rückseite des Substrats eine Vertiefung angebracht, die mit einer isolierenden Schicht ausgekleidet wird. Ein Kontaktelement verläuft entlang einer Flanke der Vertiefung. Es können Bauelemente umfassende Stapel übereinander angeordnet werden, indem Elek- troden der Bauelemente durch Erhitzen miteinander verbunden werden.US 5 122 856 describes a circuit arrangement integrated in a substrate which can transmit electrical signals from a surface of the substrate to a rear side of the substrate. This is done in the back of the substrate a recess is made, which is lined with an insulating layer. A contact element runs along a flank of the depression. Stacks comprising components can be arranged one above the other by connecting electrodes of the components to one another by heating.
US 5 266 511 beschreibt eine dreidimensionale integrierte Schaltungsanordnung, bei der Bauelemente umfassende Substrate übereinander gestapelt werden. Die Bauelemente sind in monokristallinen Schichten angeordnet. Die Verbindung der Substrate wird durch Erhitzen zweier aneinander angrenzender Si02 Schichten der Substrate auf ca. 90020°C bewirkt. Kontakte verbinden übereinander gestapelte Bauelemente elektrisch miteinander.US 5 266 511 describes a three-dimensional integrated circuit arrangement in which substrates comprising components are stacked one above the other. The components are arranged in monocrystalline layers. The connection of the substrates is effected by heating two adjacent SiO 2 layers of the substrates to approximately 90020 ° C. Contacts connect components stacked one above the other electrically.
Der Erfindung liegt das Problem zugrunde eine integrierte Schaltungsanordnung, in der Bauelemente gegen Einkopplung auch hochfrequenter Störimpulse abgeschirmt sind, und ein Verfahren zu deren Herstellung anzugeben.The invention is based on the problem of an integrated circuit arrangement in which components are shielded against the coupling in of high-frequency interference pulses, and of specifying a method for their production.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine metallische, wie ein Faradayscher Käfig wirkende AbschirmungsStruktur, die das zu schützende Bauelement umgibt. Ausgestaltungen der Erfindung sowie Herstellungsverfahren gehen aus den Ansprüchen hervor.This object is achieved according to the invention by a metallic shield structure acting like a Faraday cage, which surrounds the component to be protected. Embodiments of the invention as well as manufacturing methods emerge from the claims.
Der Begriff „Bauelement" wird hier sowohl für einzelne Elemente, wie Dioden und Transistoren, verwendet, als auch für Schaltungsstrukturen, die mehrere Elemente umfassen.The term “component” is used here both for individual elements, such as diodes and transistors, and for circuit structures that comprise several elements.
Bauelemente mit einer metallischen AbschirmungsStruktur zu schützen, birgt den Vorteil, die hohen Kosten, die mit der Verwendung von oben beschriebenen Si02-haltigen Scheiben ver- bunden sind, zu umgehen. Durch die metallische Abschirmungsstruktur werden die Bauelemente von Störimpulsen nicht nur benachbarter Leistungshalbleiter, sondern jeden Ursprungs geschützt. Die Notwendigkeit für eine zusätzliche Abschirmung vor Störimpulsen aus der Um- gebung entfällt. Dadurch wird das Volumen der Chips besonders klein gehalten.Protecting components with a metallic shielding structure has the advantage of avoiding the high costs associated with the use of disks containing SiO 2 described above. The metallic shielding structure protects the components from interference pulses not only from neighboring power semiconductors, but from every source. The need for additional shielding against interference from the environment is eliminated. This keeps the volume of the chips particularly small.
Die Bauelemente können gemäß Anspruch 3 in eine dreidimensionale Schaltungsanordnung integriert werden. Dabei werden Bau- elemente umfassende Substrate stapeiförmig übereinander zusammengefügt. Im Gegensatz zu der üblichen zweidimensionalen Anordnung, die die Verwendung eines gemeinsamen Substratmate- rials für alle Bausteine zur Bedingung hat, erhöht die dreidimensionale Anordnung die Kombinationsmöglichkeiten hin- sichtlich Material und Herstellungsprozeß der verschiedenen Bauelemente. Damit können beispielsweise Sensorelemente oder schnelle GaAs-Hf-Transistören mit Silizium-CMOS-Logik kombiniert werden.The components can be integrated into a three-dimensional circuit arrangement. Substrates comprising components are stacked together in a stack. In contrast to the usual two-dimensional arrangement, which requires the use of a common substrate material for all components, the three-dimensional arrangement increases the possible combinations in terms of material and manufacturing process of the various components. For example, sensor elements or fast GaAs RF transistors can be combined with silicon CMOS logic.
Zur Herstellung eines Teils der Abschirmungsstruktur werden die Oberflächen der Bauelemente mit einer Metallschicht versehen und anschließend deren elektrische Kontakte, durch Wegätzen der Metallschicht rund um die Kontakte, von der Metallschicht elektrisch isoliert. Es ist vorteilhaft für die Metallschichten zweier Bauelemente, die im Stapel aneinander- grenzen werden, zwei unterschiedliche Metalle zu verwenden, deren Legierung eine Schmelztemperatur oberhalb der Schmelztemperatur mindestens des einen Metalls besitzt. Bringt man nämlich die Bauelemente zusammen und erhitzt deren Metall- schichten auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, so vermischen sich die Metalle, was, wegen der höheren Schmelztemperatur der Legierung, eine Aushärtung zur Folge hat. Dadurch dienen die Metalle der Abschirmungsstruk- tur gleichzeitig der festen Verbindung zweier im Stapel angrenzender Bauelemente. Es ist vorteilhaft, Zinn als das eine Metall zu verwenden, da es eine niedrige Schmelztemperatur besitzt. Als anderes Metall kann Kupfer gewählt werden.To produce part of the shielding structure, the surfaces of the components are provided with a metal layer and then their electrical contacts are electrically insulated from the metal layer by etching away the metal layer around the contacts. It is advantageous for the metal layers of two components that will adjoin one another in the stack to use two different metals whose alloy has a melting temperature above the melting temperature of at least one metal. If the components are brought together and their metal layers are heated to a temperature below the melting temperature of the alloy, at which one metal is solid and the other is liquid, the metals mix, which, due to the higher melting temperature of the alloy, hardens has the consequence. As a result, the metals of the shielding structure serve at the same time for the firm connection of two components adjacent in the stack. It is advantageous to use tin as the one metal because it has a low melting temperature. Copper can be chosen as the other metal.
Es ist vorteilhaft, vor Anbringen der Metalle auf die Oberflächen der Bauelemente eine Hilfsschicht aus beispielsweise Ti oder TiN aufzutragen, die die Haftung der Metallschicht verbessert und die eine Barriere gegen Diffusion der Metalle in metallische Teile der Oberfläche der Bauelemente bildet.It is advantageous to apply an auxiliary layer of, for example, Ti or TiN to the surfaces of the components before attaching the metals, which improves the adhesion of the metal layer and which forms a barrier against diffusion of the metals into metallic parts of the surface of the components.
Es ist vorteilhaft, vor Anbringen des Zinns noch eine zusätzliche Hilfsschicht aus Kupfer anzubringen, um die Haftung weiter zu verbessern.It is advantageous to apply an additional copper auxiliary layer before the tin is added in order to further improve the adhesion.
Im folgenden wird die Erfindung anhand der Ausführungsbei- spiele, die in den Figuren dargestellt sind, näher erläutert.The invention is explained in more detail below on the basis of the exemplary embodiments which are illustrated in the figures.
Figur 1 zeigt einen Ausschnitt aus einem Querschnitt durch ein erstes Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unterenFigure 1 shows a section of a cross section through a first substrate, in the upper layer of a component with an upper and a lower
Kontakt und einer elektrischen Verbindung befindet, das von einem ersten seitlichen Abschirmungselement in der oberen Schicht, die für die Durchführung der elektrischen Verbindung unterbrochen ist, umgeben ist.Contact and an electrical connection, which is surrounded by a first side shielding element in the upper layer, which is interrupted for the implementation of the electrical connection.
Figur 2 zeigt das erste Substrat, auf dessen oberer Oberfläche eine Hilfsschicht und ein oberes horizontales Abschirmungselement aufgebracht ist.FIG. 2 shows the first substrate, on the upper surface of which an auxiliary layer and an upper horizontal shielding element are applied.
Figur 3 zeigt ein zweites Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unteren Kontakt und einer elektrischen Verbindung befindet, das von einer Vertiefung in der oberen Schicht, die für die Durchführung der elektrischen Verbindung unterbrochen ist, umgeben ist. Figur 4 zeigt das zweite Substrat, auf dessen oberer Oberfläche eine Hilfsschicht aufgebracht und ein oberes horizontales Abschirmungselement und ein erstes seitliches Abschirmungselement erzeugt ist.FIG. 3 shows a second substrate, in the upper layer of which there is a component with an upper and a lower contact and an electrical connection, which is surrounded by a depression in the upper layer, which is interrupted for the implementation of the electrical connection. FIG. 4 shows the second substrate, on the upper surface of which an auxiliary layer is applied and an upper horizontal shielding element and a first lateral shielding element are produced.
Figur 5 zeigt ein drittes Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unteren Kontakt und einer elektrischen Verbindung befindet, das von einer mit einer Isolationsschicht verse- hene Vertiefung, umgeben ist.FIG. 5 shows a third substrate, in the upper layer of which there is a component with an upper and a lower contact and an electrical connection, which is surrounded by a depression provided with an insulation layer.
Figur 6 zeigt das erste Substrat, das von unten dünn geschliffen ist und in dem auf seiner unteren Oberfläche Vertiefungen erzeugt sind, die zum einen auf das erste seitliche Abschirmungselement in der oberenFIG. 6 shows the first substrate, which is ground thinly from below and in which depressions are produced on its lower surface, on the one hand on the first lateral shielding element in the upper
Schicht und zum anderen auf den unteren Kontakt des Bauelements treffen. Die Seitenwände der Vertiefungen und die untere Oberfläche des Substrats sind mit einer Isolationsschicht versehen.Layer and on the other hit the lower contact of the component. The side walls of the depressions and the lower surface of the substrate are provided with an insulation layer.
Figur 7 zeigt das erste Substrat nach Aufbringen einer Hilfsschicht und eines unteren Abschirmungselements auf die untere Oberfläche.FIG. 7 shows the first substrate after an auxiliary layer and a lower shielding element have been applied to the lower surface.
Figur 8 zeigt zwei übereinander angeordnete Substrate, die verbunden sind.FIG. 8 shows two substrates arranged one above the other, which are connected.
In einem ersten Ausführungsbeispiel ist ein erstes Substrat 1 z.B. eine ungedünnte Halbleiterscheibe aus einkristallinem Silizium oder einem Ill-V-Halbleiter, die ein oder mehrere Bauelemente umfaßt. Ein Bauelement des ersten Substrats 1 enthält in seiner oberen Schicht (s. Fig 1) z.B. einen Transistor oder eine Schaltungsstruktur, bestehend aus mehreren Me- tall-und/oder Halbleiterschichten, die in eine isolierende Umgebung, die z.B. Intermetalloxide enthalten kann, eingebettet sind, was nicht im einzelnen dargestellt ist. Der Bereich der Schaltungsstruktur ist mit S gekennzeichnet. Das Bauele- ment weist elektrische Kontakte und Verbindungen auf. Ein oberer Kontakt Kl, ein unterer Kontakt K2 und eine elektrische Verbindung E sind z.B. in Fig 1 eingezeichnet. Soll das Bauelement abgeschirmt werden, so umgibt ein erstes seitli- ches Abschirmungselement Ala aus Metall den Bereich derIn a first exemplary embodiment, a first substrate 1 is, for example, an undiluted semiconductor wafer made of single-crystal silicon or an III-V semiconductor, which comprises one or more components. In its upper layer (see FIG. 1), a component of the first substrate 1 contains, for example, a transistor or a circuit structure consisting of a plurality of metal and / or semiconductor layers which are embedded in an insulating environment which may contain intermetallic oxides, for example what is not shown in detail. The area of the circuit structure is marked with S. The construction ment has electrical contacts and connections. An upper contact K1, a lower contact K2 and an electrical connection E are shown in FIG. 1, for example. If the component is to be shielded, a first side shielding element Ala made of metal surrounds the area of the
Schaltungsstruktur S. Sie ist am Ort der elektrischen Verbindung E derart unterbrochen, daß ein elektrischer Kontakt vom ersten seitlichen Abschirmungselement Ala zur elektrischen Verbindung E vermieden wird. Das erste seitliche Abschirmung- selement Ala wird gleichzeitig mit der Schaltungsstruktur erzeugt und besteht damit aus demselben Metall wie die Metallteile der Schaltungsstruktur.Circuit structure S. It is interrupted at the location of the electrical connection E such that electrical contact from the first lateral shielding element Ala to the electrical connection E is avoided. The first side shielding element Ala is produced simultaneously with the circuit structure and thus consists of the same metal as the metal parts of the circuit structure.
Auf die Oberfläche des Substrats 1 wird eine obere Hilfs- schicht Hl und darüber ein aus Metall bestehendes oberes horizontales Abschirmungselement A2a aufgebracht (s. Fig"2) . Dazu wird z.B. durch Sputtern zunächst eine erste Schicht erzeugt. Die erste Schicht besteht aus einem Material, z.B. Ti oder TiN, das die Benetzung der Oberfläche mit Metall er- leichtert und z.B. lOOn dick ist. Anschließend wird z.B. durch Sputtern oder Verdampfen mit einem Elektronenstrahl über die erste Schicht eine zweite Schicht aus Metall aufgebracht. Die zweite Schicht enthält z.B. Kupfer, Zinn, Gallium, Nickel oder Wolfram und ist z.B. l-2μm dick. Durch ani- sotropes Ätzen werden mit Hilfe einer Fotolackmaske (nicht dargestellt) zum einen Teile der ersten und zweiten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der Kontakt Kl elektrisch isoliert. Dadurch entstehen die obere Hilfsschicht Hl und das obere horizontale Abschirmung- selement A2a. Bei Verwendung eines Metalls der zweitenAn upper auxiliary is layer Hl and above an existing metal top horizontal shielding member A2a applied (see Fig. "2) on the surface of the substrate 1. For this purpose, for example, is first formed by sputtering a first layer. The first layer consists of a material , for example Ti or TiN, which facilitates the wetting of the surface with metal and is, for example, 100 nm thick. A second layer of metal is then applied, for example by sputtering or vaporization with an electron beam, over the first layer. Tin, gallium, nickel or tungsten and is, for example, 1 to 2 μm thick. On the one hand, parts of the first and second layers, which do not cover the component, are removed by anisotropic etching using a photoresist mask (not shown), and on the other hand, the Contact K1 is electrically insulated, resulting in the upper auxiliary layer H1 and the upper horizontal shielding element A2a egg
Schicht, das die Oberfläche ohne die obere Hilfsschicht Hl gut benetzt, kann auf die obere Hilfsschicht Hl verzichtet werden. Bei Verwendung von Zinn kann eine zusätzliche oberhalb der oberen Hilfsschicht Hl befindliche Hilfsschicht, die wie die obere Hilfsschicht Hl gebildet wird, aufgetragen werden und die z.B. Kupfer enthält und z.B. 20nm dick ist. In einem zweiten Ausführungsbeispiel sind ein Substrat 1', das mindestens ein Bauelement umfaßt, ein oberer Kontakt Kl', ein unterer Kontakt K2' und eine elektrische Verbindung E' analog wie im ersten Ausführungsbeispiel vorgesehen (s. Fig 3) . Auf das Substrat 1' wird eine Fotolackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z.B. Plasmaätzung, zur Erzeugung einer Vertiefung V als Ätzmaske verwendet. Die Vertiefung V umgibt das Bauelement seitlich. Oberhalb der elektrischen Verbindung E' weist die Vertiefung V eine Unterbrechung U auf (s. Fig 3) .Layer that wets the surface well without the upper auxiliary layer Hl can be dispensed with the upper auxiliary layer Hl. If tin is used, an additional auxiliary layer located above the upper auxiliary layer H1, which is formed like the upper auxiliary layer H1, can be applied and which contains, for example, copper and is, for example, 20 nm thick. In a second exemplary embodiment, a substrate 1 'which comprises at least one component, an upper contact K 1', a lower contact K 2 'and an electrical connection E' are provided in a manner analogous to that in the first exemplary embodiment (see FIG. 3). A photoresist mask (not shown) is applied to the substrate 1 '. In the case of anisotropic etching, for example plasma etching, the photoresist mask is used as an etching mask to produce a depression V. The depression V surrounds the component laterally. The recess V has an interruption U above the electrical connection E '(see FIG. 3).
Es liegt im Rahmen der Erfindung, die Vertiefung V auch oberhalb der elektrischen Verbindung E' fortzusetzen (nicht dargestellt) , wobei der Boden der Vertiefung V an dieser Stelle nicht bis an die elektrische Verbindung E' heranreicht, so daß isolierendes Material die elektrische Verbindung E' vollständig umgibt.It is within the scope of the invention to continue the recess V above the electrical connection E '(not shown), the bottom of the recess V at this point not reaching the electrical connection E', so that insulating material the electrical connection E 'completely surrounds.
Auf die Oberfläche des Substrats 1' wird eine obere Hilfsschicht Hl', darüber ein aus Metall bestehendes oberes hori- zontales Abschirmungselement A2a' und erstes seitliches Abschirmungselement Ala' aufgebracht (s. Fig 4) . Dazu werden analog wie im ersten Ausführungsbeispiel eine erste Schicht und eine zweite Schicht erzeugt. Durch anisotropes Ätzen werden mit Hilfe einer Fotolackmaske (nicht dargestellt) zum ei- nen Teile der ersten und zweiten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der Kontakt Kl' elektrisch isoliert. Dadurch entstehen die obere Hilfsschicht Hl', das obere horizontale Abschirmungselement A2a' und das erste seitliche Abschirmungselement Ala' .An upper auxiliary layer H1 'is applied to the surface of the substrate 1', an upper horizontal shielding element A2a 'made of metal and first lateral shielding element Ala' are applied over it (see FIG. 4). For this purpose, a first layer and a second layer are generated analogously to the first exemplary embodiment. Anisotropic etching, with the aid of a photoresist mask (not shown), removes parts of the first and second layers which do not cover the component and electrically isolates the contact Kl '. This creates the upper auxiliary layer Hl ', the upper horizontal shielding element A2a' and the first lateral shielding element Ala '.
In einem dritten Ausführungsbeispiel sind ein Substrat 1'', das mindestens ein Bauelement umfaßt, ein oberer Kontakt Kl'', ein unterer Kontakt K2'' und eine elektrische Verbindung E' ' analog wie im ersten und zweiten Ausführungsbeispiel vorgesehen (s. Fig 5). Auf das Substrat 1'' wird eine Fotolackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z.B. Plasmaätzung, zur Er- zeugung einer Vertiefung V' als Ätzmaske verwendet. Die Vertiefung V ' umgibt das Bauelement seitlich und reicht oberhalb der elektrischen Verbindung E' ' bis auf die elektrische Verbindung, die ein tieferes Ätzen verhindert und damit als Ätzstop wirkt. Nach Erzeugung der Vertiefung V' wird auf die Oberfläche eine Isolationsschicht abgeschieden und mit Hilfe einer Fotolackmaske (nicht dargestellt) durch anisotropes Ätzen strukturiert. Dadurch wird eine Isolation 2 erzeugt, die Seitenwände der Vertiefung V ' und Flächen der elektrischen Verbindung E' ' bedeckt.In a third exemplary embodiment, a substrate 1 ″, which comprises at least one component, an upper contact K 1 ″, a lower contact K 2 ″ and an electrical connection E ″ are provided in a manner analogous to that in the first and second exemplary embodiments (see FIG. 5 ). A photoresist mask (not shown) is applied to the substrate 1 ″. In the case of anisotropic etching, for example plasma etching, the photoresist mask is used to generation of a depression V 'used as an etching mask. The recess V 'surrounds the component laterally and extends above the electrical connection E''except for the electrical connection, which prevents deeper etching and thus acts as an etching stop. After the depression V 'has been produced, an insulation layer is deposited on the surface and structured using an photoresist mask (not shown) by anisotropic etching. This creates an insulation 2, which covers the side walls of the depression V 'and surfaces of the electrical connection E''.
Anschließend wird zur Herstellung einer oberen Hilfsschicht Hl'', eines oberen horizontales Abschirmungselement A2a' ' und eines ersten seitlichen Abschirmungselement Ala' ' analog wie im zweiten Ausführungsbeispiel vorgegangen.The procedure for producing an upper auxiliary layer H1 ″, an upper horizontal shielding element A2a ″ and a first lateral shielding element Ala ″ is then analogous to that in the second exemplary embodiment.
Es liegt im Rahmen der Erfindung nach Herstellung des oberen horizontalen Abschirmungselements A2a auf der oberen Oberfläche das Substrats 1 einen Träger aufzukleben und anschließend die untere Seite des Substrats 1 dünn zu schleifen. Es wird z.B. durch Sputtern auf eine entstandene untere Oberfläche des Substrats 1 isolierendes Material, z.B. Si02, aufgebracht, so, daß die untere Oberfläche vollständig bedeckt wird. Anschließend wird auf die untere Oberfläche eine Fotolackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z.B. Plasmaätzung, zur Erzeugung einer Vertiefung VI bzw. V2 als Ätzmaske verwendet (s. Fig 6). Die Vertiefung VI wird so angebracht, daß sie von unten auf das erste seitliche Abschirmungselement Ala trifft. Die Vertiefung V2 reicht bis zum unteren Kontakt K2. Es wird z.B. durch Sputtern ganzflächig isolierendes Material, z.B. Si02, aufgebracht, wodurch die untere Oberfläche dicker von isolierendem Material bedeckt ist, als Seitenflächen und Böden der Vertiefungen VI und V2. Durch anisotropes Ätzen wird das isolierende Material an Böden der Vertiefung VI und der Vertiefung V2 entfernt, so, daß eine Isolation I entsteht, die die Vertiefungen VI und V2 nur an den Seitenwänden und die untere Oberfläche bedeckt (s. Fig 6) . Anschließend wird auf der unteren Seite des Substrats 1 eine untere Hilfsschicht H2 und darüber ein aus Metall bestehendes zweites seitliches Abschirmungselement Alb und ein unteres horizontales Abschirmungselement A2b aufgebracht (s. Fig 7). Dazu wird z.B. durch Sputtern zunächst eine dritte Schicht erzeugt. Die dritte Schicht besteht aus einem Material, z.B. Ti oder TiN, das die Benetzung der Oberfläche mit Metall erleichtert und z.B. lOOnm dick ist. Anschließend wird z.B. durch Sputtern oder Verdampfen mit einem Elektrόnenstrahl über die dritte Schicht eine vierte Schicht aus Metall aufgebracht. Die vierte Schicht enthält z.B. Kupfer, Zinn, Gallium, Nickel oder Wolfram und ist z.B. l-2μm dick. Mit Hilfe einer Fotolackschicht (nicht dargestellt) werden durch anisotropes Ätzen zum einen Teile der dritten und vierten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der untere Kontakt K2 elektrisch isoliert. Dadurch entstehen neben der unteren Hilfsschicht H2 das untere horizontale Abschirmungselement A2b und das zweite seitliche Abschirmungselement Alb, die zusammen mit dem oberen horizon- talen Abschirmungselement A2a und dem ersten seitlichen Abschirmungselement Ala eine AbschirmungsStruktur für das Bauelement ergeben. Bei Verwendung eines Metalls der vierten Schicht, das die Oberfläche der Isolation I gut benetzt, kann auf die untere Hilfsschicht H2 verzichtet werden. Bei Verwen- düng von Zinn kann eine zusätzliche oberhalb der unterenIt is within the scope of the invention after the production of the upper horizontal shielding element A2a on the upper surface to glue the substrate 1 to a carrier and then to thinly grind the lower side of the substrate 1. It is applied, for example, by sputtering to a resulting lower surface of the substrate 1 insulating material, for example SiO 2 , so that the lower surface is completely covered. A photoresist mask (not shown) is then applied to the lower surface. In the case of anisotropic etching, for example plasma etching, the photoresist mask is used as an etching mask to produce a depression VI or V2 (see FIG. 6). The recess VI is made so that it meets the first side shielding element Ala from below. The recess V2 extends to the lower contact K2. It is applied, for example, by sputtering over the entire surface of the insulating material, for example Si0 2 , as a result of which the lower surface is covered thicker by insulating material than the side surfaces and bottoms of the depressions VI and V2. Anisotropic etching removes the insulating material from the bottoms of the depression VI and the depression V2, so that an insulation I is formed which covers the depressions VI and V2 only on the side walls and the lower surface (see FIG. 6). Subsequently, a lower auxiliary layer H2 is applied to the lower side of the substrate 1, and a second lateral shielding element Alb made of metal and a lower horizontal shielding element A2b are applied over it (see FIG. 7). For this purpose, a third layer is first generated, for example by sputtering. The third layer consists of a material, for example Ti or TiN, which facilitates the wetting of the surface with metal and is, for example, 100 nm thick. A fourth layer of metal is then applied, for example by sputtering or evaporation with an electron beam, over the third layer. The fourth layer contains, for example, copper, tin, gallium, nickel or tungsten and is, for example, 1 to 2 μm thick. With the aid of a photoresist layer (not shown), parts of the third and fourth layers, which do not cover the component, are removed by anisotropic etching and the lower contact K2 is electrically insulated. This results in addition to the lower auxiliary layer H2, the lower horizontal shielding element A2b and the second lateral shielding element Alb, which together with the upper horizontal shielding element A2a and the first lateral shielding element Ala result in a shielding structure for the component. When using a metal of the fourth layer, which wets the surface of the insulation I well, the lower auxiliary layer H2 can be dispensed with. If tin is used, an additional one above the lower one
Hilfsschicht H2 befindliche Hilfsschicht, die wie die untere Hilfsschicht H2 gebildet wird, aufgetragen werden und die z.B. Kupfer enthält und z.B. 20nm dick ist. Es ist vorteilhaft, die Vertiefung VI nur an den Seitenwänden von einer Isolationsschicht zu bedecken, da dies zu einem elektrischen Kontakt zwischen dem ersten seitlichen Abschirmungselement Ala mit dem zweiten seitlichen Abschirmungselement Alb führt, wodurch ein einheitliches Spannungspotential der Abschirmungsstruktur gewährleistet wird. Weitere Ausführungsbeispiele ergeben sich durch ein analoges Verfahren an Substrat 1' aus dem zweiten Ausführungsbeispiel und an Substrat 1 ' ' aus dem dritten Ausführungsbeispiel. Zur Herstellung einer dreidimensionalen Schaltungsanordnung werden zwei Substrate la und lb übereinander angeordnet (s. Fig 8) . Substrat la weist einen oberen elektrischen Kontakt Kl*, einen unteren elektrischen Kontakt K2*, eine elektrische Verbindung E*, ein erstes seitliches Abschirmungselement Ala*, ein zweites seitliches Abschirmungselement Alb*, ein oberes horizontales Abschirmungselement A2a*, ein unteres horizontales Abschirmungselement A2b*, eine Isolation I*, eine obere Hilfsschicht Hl* und eine untere Hilfsschicht H2* analog wie das in Fig 7 dargestellte Ausführungsbeispiel auf. Das Substrat lb weist einen oberen elektrischen Kontakt Kl**, einen unteren elektrischen Kontakt K2**, eine elektrische Verbindung E**, eine Isolation I** und eine untere Hilfs- schicht H2** analog wie das in Fig 7 dargestellte Ausführungsbeispiel auf. Eine Metallschicht (nicht dargestel-lt) bedeckt die Hilfsschicht H2**. Die Substrate sind so angeordnet, daß der Kontakt K2** mit dem Kontakt Kl* elektrisch verbunden ist. Die Metallschicht und das obere horizontale Ab- schirmungselement A2a werden zusammengelötet, wodurch die Substrate la und lb fest verbunden werden.Auxiliary layer H2 located auxiliary layer, which is formed like the lower auxiliary layer H2, and which, for example, contains copper and is, for example, 20 nm thick. It is advantageous to cover the depression VI only on the side walls with an insulation layer, since this leads to an electrical contact between the first lateral shielding element Ala and the second lateral shielding element Alb, which ensures a uniform voltage potential of the shielding structure. Further exemplary embodiments result from an analogous method on substrate 1 'from the second exemplary embodiment and on substrate 1''from the third exemplary embodiment. To produce a three-dimensional circuit arrangement, two substrates la and lb are arranged one above the other (see FIG. 8). Substrate la has an upper electrical contact Kl *, a lower electrical contact K2 *, an electrical connection E *, a first side shielding element Ala *, a second side shielding element Alb *, an upper horizontal shielding element A2a *, a lower horizontal shielding element A2b * , an insulation I *, an upper auxiliary layer Hl * and a lower auxiliary layer H2 * analogous to the embodiment shown in FIG. 7. The substrate 1b has an upper electrical contact K1 **, a lower electrical contact K2 **, an electrical connection E **, an insulation I ** and a lower auxiliary layer H2 ** analogous to the exemplary embodiment shown in FIG . A metal layer (not shown) covers the auxiliary layer H2 **. The substrates are arranged so that the contact K2 ** is electrically connected to the contact Kl *. The metal layer and the upper horizontal shielding element A2a are soldered together, as a result of which the substrates 1a and 1b are firmly connected.
Es ist vorteilhaft für das Metall der Metallschicht und für das Metall des oberen Abschirmungselements A2a verschiedene Metalle zu wählen, deren Legierung eine Schmelztemperatur aufweist, die oberhalb der Schmelztemperatur mindestens des einen Metalls liegt. Die Verbindung der Substrate la und lb erfolgt dann durch Erhitzung auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, wodurch sich die Metalle vermischen, was, wegen der höheren Schmelztemperatur der Legierung, eine Aushärtung zur Folge hat. Dadurch dient das Metall des oberen horizontalen Abschirmungselements A2a* gleichzeitig der festen Verbindung der Substrate la und lb.It is advantageous to select different metals for the metal of the metal layer and for the metal of the upper shielding element A2a, the alloy of which has a melting temperature which is above the melting temperature of at least one metal. The connection of the substrates la and lb is then carried out by heating to a temperature below the melting temperature of the alloy, at which one metal is solid and the other liquid, whereby the metals mix, which, due to the higher melting temperature of the alloy, leads to hardening Consequence. As a result, the metal of the upper horizontal shielding element A2a * serves at the same time for the firm connection of the substrates la and lb.
Es liegt im Rahmen der Erfindung, die untere Seite des Substrats la mit der unteren Seite des Substrats lb, oder die obere Seite des Substrats la mit der oberen Seite des Substrats lb zu verbinden. Für den letzen Fall ist es vorteilhaft die obere Seite des Substrats lb mit einer Metallschicht zu versehen, die beim Zusammenfügen der Substrate la und lb auf die obere horizontale AbschirmungsStruktur A2a* trifft.It is within the scope of the invention, the lower side of the substrate la with the lower side of the substrate lb, or the to connect the upper side of the substrate la to the upper side of the substrate lb. In the latter case, it is advantageous to provide the upper side of the substrate 1b with a metal layer which meets the upper horizontal shielding structure A2a * when the substrates 1 a and 1 b are joined together.
Es liegt im Rahmen der Erfindung, mehr als zwei Substrate zu einem Stapel zu verbinden.It is within the scope of the invention to connect more than two substrates to form a stack.
Es liegt im Rahmen der Erfindung, mindestens ein ungedünntes Substrat, wie jenes Substrat aus dem in Fig 1 oder Fig 2 dargestellten Ausführungsbeispiel, im Stapel einzubauen.It is within the scope of the invention to install at least one undiluted substrate, such as that substrate from the exemplary embodiment shown in FIG. 1 or 2, in the stack.
Es liegt im Rahmen der Erfindung, die Verbindung verschiedener Substrate durch andere Methoden, wie z.B. über Klebeschichten nach Y. Hayashi et al, Symp. on VLSI Techn. (1990) Seite 95 bis 96, herzustellen. It is within the scope of the invention to connect various substrates by other methods such as e.g. via adhesive layers according to Y. Hayashi et al, Symp. on VLSI Techn. (1990) pages 95 to 96.

Claims

Patentansprüche claims
1. Integrierte Schaltungsanordnung mit mehreren Bauelementen,1. Integrated circuit arrangement with several components,
- bei der mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben ist,in which at least one component is surrounded by a metallic shielding structure,
- bei der die Abschirmungsstruktur seitliche Abschirmungselemente (Ala und Alb), ein oberes Abschirmungselement (A2a) und ein unteres horizontales Abschirmungselement (A2b) enthält.- in which the shielding structure contains side shielding elements (Ala and Alb), an upper shielding element (A2a) and a lower horizontal shielding element (A2b).
2. Integrierte Schaltungsanordnung mit mehreren Bauelementen,2. Integrated circuit arrangement with several components,
- bei der mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben ist,in which at least one component is surrounded by a metallic shielding structure,
- bei der die Abschirmungsstruktur derart ist, daß sie wie ein Faradayscher Käfig wirkt.- in which the shielding structure is such that it acts like a Faraday cage.
3. Integrierte Schaltungsanordnung mit mehreren Bauelementen,3. Integrated circuit arrangement with several components,
- bei der mindestens ein Bauelement von einer metallischen AbschirmungsStruktur umgeben ist, - bei der die Abschirmungsstruktur teilweise nach und teilweise während der Erzeugung des Bauelements herstellbar ist.- in which at least one component is surrounded by a metallic shielding structure, - in which the shielding structure can be produced partly after and partly during the production of the component.
4. Integrierte Schaltungsanordnung mit mehreren Bauelementen, - bei der mindestens ein Bauelement von einer metallischen4. Integrated circuit arrangement with several components, - in which at least one component of a metallic
Abschirmungsstruktur umgeben ist,Shielding structure is surrounded,
- bei der die Abschirmungsstruktur aus einem Metall, das eine niedrige Schmelztemperatur aufweist, wie Zinn, herstellbar ist.in which the shielding structure can be produced from a metal which has a low melting temperature, such as tin.
5. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 4, bei der mindestens eines der Bauelemente der Gruppe bestehend aus Bipolar-Transistoren, GaAs-Transistoren, HEMT, MESFET, HBT, Thyristoren, CMOS-Logik, Biplolar-Logik, ECL zu- gehört. 5. Integrated circuit arrangement according to one of claims 1 to 4, in which at least one of the components of the group consisting of bipolar transistors, GaAs transistors, HEMT, MESFET, HBT, thyristors, CMOS logic, biplolar logic, ECL belongs to .
6. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 5, bei der die Bauelemente neben- und untereinander angeordnet sind.6. Integrated circuit arrangement according to one of claims 1 to 5, in which the components are arranged side by side and one below the other.
7. Integrierte Schaltungsanordnung nach Anspruch 6,7. Integrated circuit arrangement according to claim 6,
- bei der Bauelemente umfassende Substrate als Stapel übereinander angeordnet sind,substrates in which components are arranged one above the other as a stack,
- bei der jedes Bauelement, das von einer Abschirmungsstruktur umgeben wird, durch eine isolierende Schicht von der Abschirmungsstruktur getrennt ist,in which each component which is surrounded by a shielding structure is separated from the shielding structure by an insulating layer,
- bei der die Abschirmungsstruktur seitliche Abschirmungselemente (Ala und Alb) innerhalb des jeweiligen Substrats und horizontale Abschirmungselemente (A2a und A2b) zwischen benachbarten Substraten enthält, - bei der die seitlichen Abschirmungselemente (Ala und Alb) und die horizontalen Abschirmungselemente (A2a und A2b) durch isolierende Bereiche unterbrochen werden,- in which the shielding structure contains side shielding elements (Ala and Alb) within the respective substrate and horizontal shielding elements (A2a and A2b) between adjacent substrates, - in which the side shielding elements (Ala and Alb) and the horizontal shielding elements (A2a and A2b) pass through isolating areas are interrupted,
- bei der Bereiche, die Kontakte (Kl und K2) und elektrische Verbindungen (E) der Bauelemente umgeben, zu den isolieren- den Bereichen, die die seitlichen Abschirmungselemente (Ala und Alb) ) und die horizontalen Abschirmungselemente (A2a und A2b) unterbrechen, gehören.- in the areas that surround the contacts (Kl and K2) and electrical connections (E) of the components to the insulating areas that interrupt the side shielding elements (Ala and Alb)) and the horizontal shielding elements (A2a and A2b), belong.
8. Integrierte Schaltungsanordnung nach Anspruch 7, bei der sich auf beiden Oberflächen jedes Substrats die horizontalen8. Integrated circuit arrangement according to claim 7, wherein the horizontal on both surfaces of each substrate
Abschirmungselemente (A2a und A2b) und Teile der Kontakte (Kl und K2) der in dem Substrat enthaltenen Bauelemente befinden.Shielding elements (A2a and A2b) and parts of the contacts (Kl and K2) of the components contained in the substrate are located.
9. Integrierte Schaltungsanordnung nach Anspruch 7 oder 8, bei der isolierende Bereiche, die die elektrischen Verbindungen (E) zwischen Bauelementen eines Substrats umgeben, Intermetalloxide enthalten.9. Integrated circuit arrangement according to claim 7 or 8, in which insulating regions which surround the electrical connections (E) between components of a substrate contain intermetallic oxides.
10. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 9, bei der isolierende Bereiche, die die Kontakte (Kl und K2) zwischen Bauelementen verschiedener Substrate umgeben, Lücken sind. 10. Integrated circuit arrangement according to one of claims 7 to 9, in which insulating regions which surround the contacts (K1 and K2) between components of different substrates are gaps.
11. Integrierte Schaltungsanordnung nach einem der Ansprüche 8 bis 10,11. Integrated circuit arrangement according to one of claims 8 to 10,
- bei der durch Intermetalloxide voneinander isolierte Schaltstrukturen der Bauelemente an der einen Oberfläche jedes Substrats angrenzen,in which switching structures of the components which are insulated from one another by intermetallic oxides adjoin one surface of each substrate,
- bei der eine Schicht, die Teil des Substrats ist, an der gegenüberliegenden Oberfläche angrenzt,a layer which is part of the substrate adjoins the opposite surface,
- bei der die Schicht, die Teil des Substrats ist und an der gegenüberliegenden Oberfläche angrenzt, falls sie nicht isolierend ist, an der Oberfläche von einer isolierenden Schicht bedeckt wird.in which the layer which is part of the substrate and adjoins the opposite surface, if it is not insulating, is covered on the surface by an insulating layer.
12. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 11, bei der die seitlichen Abschirmungselemente (Ala und Alb) eine Legierung zweier Metallkomponenten enthalten, von denen bei der Verarbeitungstemperatur die eine flüssig und die andere fest ist und von denen sich die feste Komponente in der flüssigen Komponente löst, was zur Aushärtung des Gemisches führt.12. Integrated circuit arrangement according to one of claims 7 to 11, wherein the side shielding elements (Ala and Alb) contain an alloy of two metal components, one of which is liquid at the processing temperature and the other is solid and of which the solid component in the liquid component dissolves, which leads to hardening of the mixture.
13. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 12, bei der mindestens ein horizontales Abschirmungse- lement (A2a oder A2b) und mindestens ein Kontakt (Kl oder K2) zwischen Bauelementen verschiedener Substrate, zur Bildung einer festen Verbindung zwischen benachbarten Substraten, eine Legierung zweier Metallkomponenten enthalten, von denen bei der Verarbeitungstemperatur die eine flüssig und die andere fest ist und von denen sich die feste Komponente in der flüssigen Komponente löst, was zur Aushärtung des Gemisches führt .13. Integrated circuit arrangement according to one of claims 7 to 12, in which at least one horizontal shielding element (A2a or A2b) and at least one contact (Kl or K2) between components of different substrates, to form a firm connection between adjacent substrates, an alloy contain two metal components, one of which is liquid and the other solid at the processing temperature and of which the solid component dissolves in the liquid component, which leads to the hardening of the mixture.
14. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen, - bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird, - bei dem für die AbschirmungsStruktur seitliche Abschirmungselemente (Ala und Alb) , ein oberes Abschirmungselement (A2a) und ein unteres horizontales Abschirmungselement14. Method for producing an integrated circuit arrangement with several components, in which at least one component is surrounded by a metallic shielding structure, - In the case of the shielding structure, lateral shielding elements (Ala and Alb), an upper shielding element (A2a) and a lower horizontal shielding element
(A2b) erzeugt werden.(A2b) can be generated.
15. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen,15. Method for producing an integrated circuit arrangement with several components,
- bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird, - bei dem die Abschirmungsstruktur so erzeugt wird, daß sie wie ein Faradayscher Käfig wirkt.- in which at least one component is surrounded by a metallic shielding structure, - in which the shielding structure is produced in such a way that it acts like a Faraday cage.
16. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen, - bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird,16. Method for producing an integrated circuit arrangement with a plurality of components, in which at least one component is surrounded by a metallic shielding structure,
- bei dem die Abschirmungsstruktur nach der Erzeugung zumindest des größten Teils des Bauelements erzeugt wird.- In which the shielding structure is generated after the generation of at least the largest part of the component.
17. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen,17. Method for producing an integrated circuit arrangement with several components,
- bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird,in which at least one component is surrounded by a metallic shielding structure,
- bei der die Abschirmungsstruktur aus einem Metall, das eine niedrige Schmelztemperatur aufweist, wie Zinn, herstellbar ist.in which the shielding structure can be produced from a metal which has a low melting temperature, such as tin.
18. Verfahren zur Herstellung einer integrierten Schaltungsanordnung gemäß den Ansprüchen 8 und 10, - bei dem eine obere Oberflächen des Substrats mit einer Metallschicht bedeckt wird,18. A method for producing an integrated circuit arrangement as claimed in claims 8 and 10, in which an upper surface of the substrate is covered with a metal layer,
- bei dem aus der Metallschicht ein oberes horizontales Abschirmungselement (A2a) erzeugt wird, indem Teile der Metallschicht um die Kontaktflächen der Kontakte (Kl) herum weggeätzt wird, so daß die Kontakte (Kl) von der übrig bleibenden Metallschicht elektrisch isoliert werden. - bei dem die obere Seite des Substrats auf einen Träger aufgeklebt wird,- In which an upper horizontal shielding element (A2a) is produced from the metal layer by etching away parts of the metal layer around the contact surfaces of the contacts (Kl), so that the contacts (Kl) are electrically insulated from the remaining metal layer. in which the upper side of the substrate is glued onto a carrier,
- bei dem das Substrat von unten dünn geschliffen wird,- in which the substrate is ground thinly from below,
- bei dem erste Vertiefungen (VI) und zweite Vertiefungen (V2) auf der unteren Oberfläche des Substrats erzeugt und deren Seitenwände sowie die untere Oberfläche des Substrats mit einer Isolation (I) versehen werden,in which the first depressions (VI) and second depressions (V2) are produced on the lower surface of the substrate and their side walls and the lower surface of the substrate are provided with insulation (I),
- bei dem die zweiten Vertiefungen (V2) bis auf innerhalb dieses Substrats befindliche Kontakte (K2) reichen, - bei dem die ersten (VI) und zweiten (V2) Vertiefungen sowie die untere Oberfläche des Substrats mit Metall gefüllt oder ausgekleidet werden,- in which the second depressions (V2) extend to contacts (K2) located within this substrate, - in which the first (VI) and second (V2) depressions and the lower surface of the substrate are filled or lined with metal,
- bei dem durch Auffüllung oder Auskleidung der zweiten Vertiefungen (V2) mit Metall, die Kontakte (K2) der Bauelemen- te zu den Oberflächen führen,- in which, by filling or lining the second recesses (V2) with metal, the contacts (K2) of the components lead to the surfaces,
- bei dem durch Auffüllung oder Auskleidung der ersten Vertiefungen (VI) mit Metall, die Bauelemente, bis auf Unterbrechungen, seitlich vollständig von Metallschichten umgeben sind, und ein unteres seitliche Abschirmungselement (Alb) entsteht,- in which, by filling or lining the first recesses (VI) with metal, the components, except for interruptions, are completely surrounded on the sides by metal layers, and a lower side shielding element (Alb) is formed,
- bei dem zumindest im Bereich der elektrischen Verbindungen- At least in the area of electrical connections
(E) zwischen Bauelementen eines Substrats Unterbrechungen der Metallschichten der seitlichen Abschirmungselemente(E) interruptions in the metal layers of the side shielding elements between components of a substrate
(Ala und Alb) gebildet werden, so daß ein elektrischer Kon- takt zwischen diesen Metallschichten und diesen elektrischen Verbindungen (E) vermieden wird,(Ala and Alb) are formed so that an electrical contact between these metal layers and these electrical connections (E) is avoided,
- bei dem die mit Metall ausgekleidete untere Oberfläche des Substrats um die Kontaktflächen der Kontakte (K2) herum weggeätzt wird, und zwar so tief, daß isolierende Bereiche des Substrats erreicht werden.- In which the metal-lined lower surface of the substrate around the contact surfaces of the contacts (K2) is etched away, namely so deep that insulating regions of the substrate are reached.
19. Verfahren gemäß Anspruch 18, bei dem vor Bedecken der oberen Oberfläche des Substrats mit einer Metallschicht obere Vertiefungen (V oder V ' ) erzeugt werden, 19. The method according to claim 18, in which upper depressions (V or V ') are produced before covering the upper surface of the substrate with a metal layer,
20. Verfahren gemäß Anspruch 19,20. The method according to claim 19,
- bei dem die obere Vertiefung (V ) ein Bauelement seitlich umgibt,- in which the upper recess (V) laterally surrounds a component,
- bei dem die obere Vertiefung (V ) oberhalb der elektrischen Verbindung (E) unterbrochen ist,- in which the upper recess (V) above the electrical connection (E) is interrupted,
- bei dem die obere Vertiefung nicht bis zu leitenden Bereichen des Substrats reicht,- in which the upper recess does not extend to conductive areas of the substrate,
- bei dem die erste Vertiefung (VI) so angebracht wird, daß sie auf die obere Vertiefung (V) trifft.- In which the first recess (VI) is made so that it meets the upper recess (V).
21. Verfahren gemäß Anspruch 19,21. The method according to claim 19,
- bei dem die obere Vertiefung (V ' ) ein Bauelement seitlich umgibt,- in which the upper recess (V ') laterally surrounds a component,
- bei dem die obere Vertiefung (V ' ) oberhalb der elektri- sehen Verbindung (E) bis hin zur elektrischen Verbindung- In which the upper recess (V ') above the electrical connection (E) see up to the electrical connection
(E) reicht,(E) is enough
- bei dem die obere Vertiefung (V ' ) mit einer isolierenden Schicht versehen wird,- in which the upper recess (V ') is provided with an insulating layer,
- bei dem die erste Vertiefung (VI) so angebracht wird, daß sie auf die obere Vertiefung (V') trifft.- In which the first recess (VI) is made so that it meets the upper recess (V ').
22. Verfahren gemäß einem der Ansprüche 14 bis 21, bei dem vor Ausfüllen oder Auskleiden der ersten (VI) und zweiten22. The method according to any one of claims 14 to 21, in which before filling or lining the first (VI) and second
(V2) und oberen (V') Vertiefungen mit Metall und vor Bedek- kung der Oberflächen der Substrate mit Metall eine zusätzliche Schicht an den Stellen, an denen das Metall anschließend aufgetragen wird, aufgebracht wird, die der besseren Haftung des Metalls dient und die Diffusion des Metalls in die Kontakte (Kl, K2) verhindert.(V2) and upper (V ') depressions with metal and, before the surfaces of the substrates are covered with metal, an additional layer is applied at the points at which the metal is subsequently applied, which serves for better adhesion of the metal and Diffusion of the metal in the contacts (Kl, K2) prevented.
23. Verfahren gemäß einem der Ansprüche 14 bis 22,23. The method according to any one of claims 14 to 22,
- bei dem Substrate zu einem Stapel fest verbunden werden,in which substrates are firmly connected to form a stack,
- bei dem die zweiten Vertiefungen (V2) und/oder die Kontakte- In which the second wells (V2) and / or the contacts
(Kl) so angeordnet werden, daß die zweiten Vertiefungen (V2) und/oder die Kontakte (Kl) des einen Substrats beim Zusammenfügen der Substrate zum Stapel auf zugeordnete zweite Vertiefungen (V2) und/oder Kontakte (Kl) des benachbarten Substrats treffen.(Kl) are arranged so that the second depressions (V2) and / or the contacts (Kl) of a substrate when the substrates are joined to form a stack on meet second depressions (V2) and / or contacts (Kl) of the adjacent substrate.
24. Verfahren gemäß Anspruch 23, - bei dem zur Verbindung der Substrate die Metalle der Oberflächen zweier benachbarter Substrate unterschiedlich gewählt werden,24. The method according to claim 23, - in which the metals of the surfaces of two adjacent substrates are selected differently for connecting the substrates,
- bei dem die Legierung der unterschiedlichen Metalle der Oberflächen zweier benachbarter Substrate eine Schmelztem- peratur aufweist, die oberhalb der Schmelztemperatur mindestens des einen Metalls liegt,in which the alloy of the different metals of the surfaces of two adjacent substrates has a melting temperature which is above the melting temperature of at least one metal,
- bei dem die Verbindung benachbarter Substrate durch Erhitzung auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, erfolgt, wodurch sich die Metalle vermischen, was wegen der höheren Schmelztemperatur der Legierung eine Aushärtung zur Folge hat. - In which the connection of adjacent substrates takes place by heating to a temperature below the melting temperature of the alloy, at which one metal is solid and the other liquid, whereby the metals mix, which results in hardening due to the higher melting temperature of the alloy .
EP98925394A 1997-04-17 1998-03-13 Integrated circuit with several components and method for the production thereof Withdrawn EP0976156A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19716102A DE19716102C2 (en) 1997-04-17 1997-04-17 Integrated circuit arrangement with several components and method for their production
DE19716102 1997-04-17
PCT/DE1998/000769 WO1998048459A1 (en) 1997-04-17 1998-03-13 Integrated circuit with several components and method for the production thereof

Publications (1)

Publication Number Publication Date
EP0976156A1 true EP0976156A1 (en) 2000-02-02

Family

ID=7826820

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98925394A Withdrawn EP0976156A1 (en) 1997-04-17 1998-03-13 Integrated circuit with several components and method for the production thereof

Country Status (7)

Country Link
US (1) US6597053B1 (en)
EP (1) EP0976156A1 (en)
JP (1) JP3786429B2 (en)
KR (1) KR100433870B1 (en)
DE (1) DE19716102C2 (en)
TW (1) TW405218B (en)
WO (1) WO1998048459A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853703A1 (en) * 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Chip production, especially for a chip card, comprises applying metallization onto a thinned finished chip wafer, bonded to a handling wafer, for connection by vias to the chip metallization and/or circuit structure
DE10003112C1 (en) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip with all-round protection of sensitive circuit parts against access by unauthorized persons by means of shielding arrangements (shields) using an auxiliary chip
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
KR101131782B1 (en) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 Substrate for integrated modules
US8890247B2 (en) * 2012-10-15 2014-11-18 International Business Machines Corporation Extremely thin semiconductor-on-insulator with back gate contact
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
DE102016125042A1 (en) * 2015-12-28 2017-06-29 Oerlikon Surface Solutions Ag, Pfäffikon Infrared mirror with a thermally stable layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPH0770686B2 (en) * 1985-06-19 1995-07-31 日本電信電話株式会社 Complementary MIS semiconductor integrated circuit device
JPS62254459A (en) 1986-04-28 1987-11-06 Matsushita Electric Ind Co Ltd Semiconducter device and manufacture thereof
EP0316799B1 (en) * 1987-11-13 1994-07-27 Nissan Motor Co., Ltd. Semiconductor device
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
JPH06164088A (en) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd Hybrid integrated circuit device
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
EP0576773B1 (en) * 1992-06-30 1995-09-13 STMicroelectronics S.r.l. Integrated circuit entirely protected against ultraviolet rays
JPH06260596A (en) * 1993-03-04 1994-09-16 Nippon Precision Circuits Kk Integrated circuit device
US5726485A (en) * 1996-03-13 1998-03-10 Micron Technology, Inc. Capacitor for a semiconductor device
US5729047A (en) * 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
KR100285701B1 (en) * 1998-06-29 2001-04-02 윤종용 Manufacturing method and structure of trench isolation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9848459A1 *

Also Published As

Publication number Publication date
WO1998048459A1 (en) 1998-10-29
US6597053B1 (en) 2003-07-22
JP3786429B2 (en) 2006-06-14
JP2001517376A (en) 2001-10-02
DE19716102A1 (en) 1998-10-22
TW405218B (en) 2000-09-11
KR100433870B1 (en) 2004-06-04
DE19716102C2 (en) 2003-09-25
KR20010006415A (en) 2001-01-26

Similar Documents

Publication Publication Date Title
DE69534838T2 (en) Vertical power MOSFET with thick metal layer to reduce the distributed resistance and method of manufacture
EP1171912B1 (en) Method for the vertical integration of electric components by reverse side contacting
DE102006033319B4 (en) Method for producing a semiconductor device in semiconductor chip size with a semiconductor chip
DE102007008777B4 (en) Cellular structure semiconductor device and method of making the same
WO1996001497A1 (en) Method of manufacturing three-dimensional circuits
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
EP0698293B1 (en) Method of manufacturing a semiconductor component with supply terminals for high integration density
DE102018212438A1 (en) SEMICONDUCTOR HOUSING WITH ELECTROMAGNETIC SHIELDING STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF
EP0644589B1 (en) Method to fill contact holes in a semiconductor layer structure
EP0652594A1 (en) Integrated circuit with power element and low voltage elements
DE102004041904B4 (en) Method for adjusting a series resistance at the gate of a power transistor
DE19716102C2 (en) Integrated circuit arrangement with several components and method for their production
DE102013217802B4 (en) SEMICONDUCTOR ARRANGEMENT, METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT AND METHOD FOR OPERATING A SEMICONDUCTOR ARRANGEMENT
EP0745274A1 (en) Process for producing a three-dimensional circuit
DE4408557A1 (en) Power semiconductor arrangement
DE102006031539B4 (en) Integrated semiconductor chip with lateral thermal insulation and substrate contact
DE102011104305A1 (en) Production method for a semiconductor component with a conductor layer in the semiconductor body and semiconductor component
DE102006054311A1 (en) Semiconductor device and method for producing such
DE4222785C2 (en) Semiconductor device and method for its manufacture
DE10361696B4 (en) A method of manufacturing a semiconductor integrated circuit device
DE102020106929B4 (en) SEMICONDUCTOR DEVICE COMPRISING A DIE PAD HAVING A DAM-LIKE CONFIGURATION AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
EP1128433B1 (en) Method of connecting substrates of a vertically integrated circuit structure
DE19940759B4 (en) Circuit arrangement and method for the production thereof
DE19755134C1 (en) High voltage (HV) semiconductor MOSFET switch
DE112022003156T5 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICES

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19991005

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE FR GB IE IT LI

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20010821

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20020422