DE19755134C1 - High voltage (HV) semiconductor MOSFET switch - Google Patents
High voltage (HV) semiconductor MOSFET switchInfo
- Publication number
- DE19755134C1 DE19755134C1 DE1997155134 DE19755134A DE19755134C1 DE 19755134 C1 DE19755134 C1 DE 19755134C1 DE 1997155134 DE1997155134 DE 1997155134 DE 19755134 A DE19755134 A DE 19755134A DE 19755134 C1 DE19755134 C1 DE 19755134C1
- Authority
- DE
- Germany
- Prior art keywords
- island
- islands
- mosfets
- insulated
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000543 intermediate Substances 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft einen Halbleiter-Hochspan nungsschalter aus n (n ≧ 2) in Reihe zueinander geschalteten MOSFETs, die voneinander dielektrisch isoliert sind.The present invention relates to a semiconductor high chip voltage switch made of n (n ≧ 2) connected in series with each other MOSFETs that are dielectric isolated from each other.
Aus dem Stand der Technik ist aus US 5,148,064 ein Halblei ter-Mittelspannungsschalter bekannt, der aus MOSFETs besteht, die zueinander in Reihe geschaltet und voneinander dielek trisch isoliert sind. Aus JP 5144935 sowie aus JP 5144930 sind dielektrisch isolierte Inselstrukturen bekannt, bei de nen die Inseln durch Gräben mit einer Seitenoxidschicht und polykristalliner Siliziumfüllung voneinander isoliert sind.From the prior art is a half lead from US 5,148,064 ter medium voltage switch is known, which consists of MOSFETs, connected to each other in series and dielek from each other trically isolated. From JP 5144935 and JP 5144930 dielectrically isolated island structures are known in which de the islands by trenches with a side oxide layer and polycrystalline silicon filling are isolated from each other.
Für Hochspannungsanwendungen sind an sich dielektrisch iso lierte, integrierte Reihenschaltungen von Vertikal-MOSFETs besonders geeignet. Fig. 2 zeigt den Aufbau eines dielek trisch isolierten Substrates, auf dem mittels Grabenisolation sogenannte Inseln für einzelne MOSFETs vorgesehen sind. Im einzelnen ist auf einem Siliziumsubstrat 1 eine Siliziumdi oxidschicht 2 vorgesehen, welche mit dem Siliziumsubstrat 1 eine erste Siliziumscheibe mit einer Bondfläche 3 bildet. Diese erste Siliziumscheibe ist an der Bondfläche 3 mit einer zweiten Siliziumscheibe verbunden, welche Isoliergräben 4 aufweist, die einzelne n⁻-dotierte Siliziuminseln 5 voneinan der trennen. Die zweite Siliziumscheibe hat eine Schichtdicke von etwa höchstens 20 µm und weist eine wannenartige n⁻ dotierte Zone 6 auf. Die Isoliergräben 4 bestehen aus Sei tenoxidschichten W mit einer Schichtdicke von etwa 200 nm, wobei zwischen diesen Seitenoxidschichten 7 eine polykri stalline Siliziumfüllung 8 angeordnet ist. Diese Seitenoxid schichten 7 halten eine Durchbruchsspannung von etwa 250 Volt aus. For high-voltage applications, dielectric isolated, integrated series connections of vertical MOSFETs are particularly suitable. Fig. 2 shows the structure of a dielectrically insulated substrate on which so-called islands are provided for individual MOSFETs by means of trench isolation. Specifically, a silicon oxide layer 2 is provided on a silicon substrate 1 , which forms a first silicon wafer with a bonding surface 3 with the silicon substrate 1 . This first silicon wafer is connected to the bonding surface 3 with a second silicon wafer, which has insulating trenches 4 that separate individual n⁻-doped silicon islands 5 from one another. The second silicon wafer has a layer thickness of approximately at most 20 μm and has a trough-like n⁻-doped zone 6 . The isolation trenches 4 consist of tenoxide layers W with a layer thickness of approximately 200 nm, a polycrystalline silicon filling 8 being arranged between these side oxide layers 7 . These side oxide layers 7 withstand a breakdown voltage of approximately 250 volts.
In den einzelnen Inseln 5 können auf diese Weise mittels der Gräben 4 dielektrisch voneinander isolierte Bauelemente, bei spielsweise MOSFETs, untergebracht werden, wie dies schema tisch in Fig. 3 angedeutet ist. Dort ist ein MOSFET mit n-leitender Source 9 in p-leitenden Zonen 10, einer aus Alumi nium bestehenden Sourceelektrode 11 und Gateelektroden 12 ge zeigt, wobei die Sourceelektrode 11 und die Gateelektroden 12 in einer in der Fig. 3 nicht dargestellten Isolierschicht un tergebracht sind.In the individual islands 5 can be accommodated in this way by means of the trenches 4 dielectrically isolated components, for example MOSFETs, as indicated schematically in Fig. 3. There is a MOSFET with n-type source 9 conductive p-in zones 10, a 11, and gate electrodes shows ge from an aluminum nium existing source electrode 12, the source electrode 11 and the gate electrodes 12 un in an insulating layer not shown in the Fig. 3 accommodated are.
Bei einer Schichtdicke der einzelnen Inseln 5 von etwa 20 µm und mit Seitenoxidschichten 7 mit einer Schichtdicke von etwa 200 nm lassen sich Isolationsspannungen zwischen den einzel nen Inseln 5 in der Größenordnung von etwa 250 Volt errei chen. Insgesamt können damit ohne weiteres Vertikal-MOSFET geschaffen werden, die eine Spannungsfestigkeit in der Grö ßenordnung von etwa 200 Volt haben.With a layer thickness of the individual islands 5 of approximately 20 μm and with side oxide layers 7 with a layer thickness of approximately 200 nm, insulation voltages between the individual islands 5 in the order of approximately 250 volts can be achieved. All in all, vertical MOSFETs with a dielectric strength of the order of magnitude of approximately 200 volts can be created without further notice.
Soll eine noch höhere Spannungsfestigkeit erzielt werden, so wird der Fachmann die MOSFETs einzelner Inseln 5 in Reihe miteinander verbinden. Dabei ist aber zu beachten, daß die Inseln zueinander nur eine Spannungsfestigkeit von beispielsweise ca. 200 V haben, so daß dieser Weg mit Nach teilen behaftet ist.If an even higher dielectric strength is to be achieved, the person skilled in the art will connect the MOSFETs of individual islands 5 to one another in series. It should be noted, however, that the islands to each other only have a dielectric strength of, for example, about 200 V, so that this path is fraught with parts.
Es ist nun Aufgabe der vorliegenden Erfindung, einen Halblei ter-Hochspannungsschalter der eingangs genannten Art so zu verbessern, daß dieser eine große Spannungsfestigkeit auf weist und dennoch wenig Platz beansprucht.It is an object of the present invention, a half lead ter high-voltage switch of the type mentioned above improve that this has a large dielectric strength points and still takes up little space.
Zur Lösung dieser Aufgabe ist bei einem Halbleiter-Hochspan nungsschalter der eingangs genannten Art erfindungsgemäß vor gesehen, daß jeder der MOSFETs in einer einzelnen, dielek trisch isolierten Insel angeordnet ist, so daß n Inseln vor liegen, daß weiterhin jeder Insel von der ersten Insel bis zur (n-1)-ten Insel eine von der jeweiligen zugehörigen Insel dielektrisch isolierte Zwischeninsel zugeordnet ist, und daß ausgehend von der ersten Zwischeninsel bis zur (n-1)-ten Zwi scheninsel jede k-te Zwischeninsel (k = 1, . . ., n-1) jede (k+1)-te Insel umschließt.To solve this problem is in a semiconductor chipboard voltage switch of the type mentioned according to the invention seen that each of the MOSFETs in a single, dielek trically isolated island is arranged so that n islands in front that each island continues from the first island to to the (n-1) -th island one from the respective associated island dielectrically isolated intermediate island is assigned, and that starting from the first intermediate island to the (n-1) th intermediate little island every kth intermediate island (k = 1,..., n-1) every (k + 1) -th island encloses.
Bei dem erfindungsgemäßen Halbleiter-Hochspannungsschalter sind also die einzelnen Inseln und Zwischeninseln "ineinander geschachtelt": an die erste Insel, die einen ersten MOSFET enthält, grenzt eine erste Zwischeninsel an. Insel und Zwi scheninsel sind dabei voneinander und von der Umgebung durch einen Graben dielektrisch isoliert, wie dieser oben anhand der Fig. 2 und 3 beschrieben wurde. In der ersten Zwischenin sel sind unter dielektrischer Isolation mittels des erwähnten Grabens eine zweite Insel mit einem zweiten Feldeffekttransi stor und - angrenzend an diese zweite Insel - eine zweite Zwischeninsel vorgesehen. Die zweite Zwischeninsel enthält wiederum eine dritte Insel mit einer dritten Zwischeninsel, wobei diese dritte Zwischeninsel ihrerseits eine vierte Insel enthalten kann.In the semiconductor high-voltage switch according to the invention, the individual islands and intermediate islands are therefore “nested”: a first intermediate island adjoins the first island, which contains a first MOSFET. Island and inter mediate island are isolated from each other and from the environment by a trench, as described above with reference to FIGS. 2 and 3. In the first intermediate island, a second island with a second field effect transistor and - adjacent to this second island - a second intermediate island are provided under dielectric isolation by means of the mentioned trench. The second intermediate island in turn contains a third island with a third intermediate island, whereby this third intermediate island can in turn contain a fourth island.
Die Zwischeninseln sind dabei elektrisch mit den jeweiligen Source-Drain-Kontakten der in Reihe geschalteten MOSFETS ver bunden, so daß die k-te Zwischeninsel mit den Source-Drain- Kontakten der MOSFETs in der k-ten und (k+1)-ten Insel ver bunden ist.The intermediate islands are electrical with the respective Source-drain contacts of the series-connected MOSFETS ver bound so that the kth intermediate island with the source drain Contacts of the MOSFETs in the kth and (k + 1) th island ver is bound.
Mit den oben angegeben Werten, nämlich einer Schichtdicke der einzelnen Inseln 5 von etwa 20 µm und einer Schichtdicke der Seitenoxidschichten 7 von etwa 200 mm lassen sich bekanntlich Spanungsfestigkeiten in der Größenordnung von 200 V erzie len. Bei dem erfindungsgemäßen Halbleiter-Hochspannungsschal ter liegt infolge der "ineinander geschachtelten" Struktur der einzelnen Inseln an keinem Graben eine höhere Spannung als die Durchbruchsspannung des jeweiligen Vertikal-MOSFETs an, so daß eine hohe Spannungsfestigkeit gewährleistet ist.With the values given above, namely a layer thickness of the individual islands 5 of approximately 20 μm and a layer thickness of the side oxide layers 7 of approximately 200 mm, it is known that tensile strengths of the order of 200 V can be achieved. In the semiconductor high-voltage switch according to the invention, due to the “nested” structure of the individual islands, no trench has a higher voltage than the breakdown voltage of the respective vertical MOSFET, so that a high dielectric strength is ensured.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigen:The invention will be described in more detail below with reference to the drawings described. Show it:
Fig. 1 eine Draufsicht auf die Insel- und Isoliergraben struktur des erfindungsgemäßen Halbleiter- Hochspannungsschalters, Fig. 1 is a plan view of the islands and isolation trench structure of the inventive high-voltage semiconductor switch,
Fig. 2 einen Schnitt durch ein dielektrisch isoliertes Substrat und Fig. 2 shows a section through a dielectrically insulated substrate and
Fig. 3 den Aufbau eines Vertikal-MOSFETs in einer gemäß Fig. 2 isolierten Insel. FIG. 3 shows the structure of a vertical MOSFET in an island isolated according to FIG. 2.
Die Fig. 2 und 3 sind bereits eingangs erläutert worden. In Fig. 1 werden füreinander entsprechende Bauteile die gleichen Bezugszeichen wie in den Fig. 2 und 3 verwendet. Figs. 2 and 3 have already been explained in the introduction. In FIG. 1 for each other corresponding components the same reference numerals as in FIGS. 2 and 3 are used.
Fig. 1 zeigt eine Reihenschaltung einzelner MOSFETs 13, 14, 15, 16, die alle durch Gräben 4 umgeben sind. Dabei ist der MOSFET 13 in einer ersten Insel 23, der zweite MOSFET 14 in einer zweiten Insel 24, der dritte MOSFET 15 in einer dritten Insel 25 und der vierte MOSFET 16 in einer vierten Insel 26 untergebracht. Der Insel 23 ist eine erste Zwischeninsel 33 zugeordnet, während der zweiten Insel 24 eine zweite Zwi scheninsel 34 und der dritten Insel 25 eine dritte Zwischen insel 35 zugeordnet sind. Fig. 1 shows a series connection of individual MOSFETs 13, 14, 15, 16, all of which are surrounded by trenches 4. The MOSFET 13 is accommodated in a first island 23 , the second MOSFET 14 in a second island 24 , the third MOSFET 15 in a third island 25 and the fourth MOSFET 16 in a fourth island 26 . The island 23 is assigned a first intermediate island 33 , while the second island 24 is assigned a second intermediate island 34 and the third island 25 is assigned a third intermediate island 35 .
In der Zwischeninsel 33 befinden sich also die zweite Insel 24 und die zweite Zwischeninsel 34. Weiterhin befinden sich in der zweiten Zwischeninsel 34 die dritte Insel 15 und die dritte Zwischeninsel 35, wobei letztere wiederum die vierte Insel 26 enthält. The second island 24 and the second intermediate island 34 are therefore located in the intermediate island 33 . Furthermore, the third island 15 and the third intermediate island 35 are located in the second intermediate island 34 , the latter in turn containing the fourth island 26 .
Die Insel 23 und die Zwischeninsel 33 können ihrerseits in einer sogenannten "Umfeld-Insel" 27 enthalten sein, die in der zweiten Siliziumscheibe (vgl. die obigen Erläuterungen zu Fig. 2 und 3) ausgebildet ist.The island 23 and the intermediate island 33 can in turn be contained in a so-called “surrounding island” 27 , which is formed in the second silicon wafer (cf. the explanations above for FIGS. 2 and 3).
Bei dem erfindungsgemäßen Halbleiter-Hochspannungsschalter sind alle in Reihe geschalteten MOSFETs 13, 14, 15, 16 also in dielektrisch isolierten Inseln 23, 24, 25, 26 angeordnet, welche von dem nächsten MOSFET durch eine ringförmige Zwi scheninsel getrennt sind. So befindet sich beispielsweise der MOSFET 13 in der Insel 23, die von den übrigen MOSFETs durch die ringförmige Zwischeninsel 33 getrennt ist. Gleiches gilt auch für die übrigen MOSFETs 14, 15, 16.In the semiconductor high-voltage switch according to the invention, all MOSFETs 13 , 14 , 15 , 16 connected in series are thus arranged in dielectrically insulated islands 23 , 24 , 25 , 26 , which are separated from the next MOSFET by an annular intermediate island. For example, the MOSFET 13 is located in the island 23 , which is separated from the other MOSFETs by the annular intermediate island 33 . The same applies to the other MOSFETs 14 , 15 , 16 .
Die Zwischeninseln 33, 34, 35 sind mit den gemeinsamen Sour ce-Drain-Kontakten der in Reihe geschalteten MOSFETs 13, 14, 15, 16 elektrisch verbunden, wie dies in der Fig. 1 schema tisch angedeutet ist.The intermediate islands 33 , 34 , 35 are electrically connected to the common source-drain contacts of the series-connected MOSFETs 13 , 14 , 15 , 16 , as is schematically indicated in FIG. 1.
Au diese Weise wird kein Graben 4 mit einer höheren Spannung als der Durchbruchsspannung der einzelnen MOSFETs 13, 14, 15, 16, also im vorliegenden Fall etwa 200 V, belastet, wobei diese Durchbruchsspannung durch die Invers-Zenerdioden 28 der einzelnen MOSFETs 13, 14, 15, 16 bestimmt ist.In this way, no trench 4 is loaded with a voltage higher than the breakdown voltage of the individual MOSFETs 13 , 14 , 15 , 16 , in the present case approximately 200 V, this breakdown voltage being caused by the inverse Zener diodes 28 of the individual MOSFETs 13 , 14 , 15 , 16 is determined.
Die Erfindung ermöglicht so einen Halbleiter-Hochspannungs schalter, der sich durch eine große Spannungsfestigkeit und einen geringen Flächenbedarf auszeichnet. The invention thus enables a semiconductor high voltage switch, which is characterized by a high dielectric strength and characterized by a small space requirement.
11
Siliziumsubstrat
Silicon substrate
22nd
Siliziumdioxidschicht
Silicon dioxide layer
33rd
Bondfläche
Bond area
44th
Graben
dig
55
Insel
island
66
n⁺-Zone
n⁺ zone
77
Seitenoxidschicht
Side oxide layer
88th
polykristalline Siliziumfüllung
polycrystalline silicon filling
99
Sourcezone
Source zone
1010th
p-Zone
p zone
1111
Sourceelektrode
Source electrode
1212th
Gateelektrode
Gate electrode
1313
, ,
1414
, ,
1515
, ,
1616
MOSFET
MOSFET
2323
, ,
2424th
, ,
2525th
, ,
2626
Insel
island
2727
Umfeld-Insel
Surroundings island
2828
Zener-Diode
Zener diode
3333
, ,
3434
, ,
3535
Zwischeninsel
Intermediate island
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997155134 DE19755134C1 (en) | 1997-12-11 | 1997-12-11 | High voltage (HV) semiconductor MOSFET switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997155134 DE19755134C1 (en) | 1997-12-11 | 1997-12-11 | High voltage (HV) semiconductor MOSFET switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19755134C1 true DE19755134C1 (en) | 1999-03-25 |
Family
ID=7851608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1997155134 Expired - Fee Related DE19755134C1 (en) | 1997-12-11 | 1997-12-11 | High voltage (HV) semiconductor MOSFET switch |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19755134C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004039619B3 (en) * | 2004-08-06 | 2005-08-25 | Atmel Germany Gmbh | MOS transistor circuit with active components and high breakdown voltage, distributes input signal synchronously between input connections of circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148064A (en) * | 1990-03-16 | 1992-09-15 | Merlin Gerin | Medium voltage static switch |
| JPH05144935A (en) * | 1991-11-22 | 1993-06-11 | Nippondenso Co Ltd | Semiconductor integrated circuit |
| JPH05144930A (en) * | 1991-11-19 | 1993-06-11 | Nippondenso Co Ltd | Semiconductor device |
-
1997
- 1997-12-11 DE DE1997155134 patent/DE19755134C1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148064A (en) * | 1990-03-16 | 1992-09-15 | Merlin Gerin | Medium voltage static switch |
| JPH05144930A (en) * | 1991-11-19 | 1993-06-11 | Nippondenso Co Ltd | Semiconductor device |
| JPH05144935A (en) * | 1991-11-22 | 1993-06-11 | Nippondenso Co Ltd | Semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004039619B3 (en) * | 2004-08-06 | 2005-08-25 | Atmel Germany Gmbh | MOS transistor circuit with active components and high breakdown voltage, distributes input signal synchronously between input connections of circuit |
| US7539965B2 (en) | 2004-08-06 | 2009-05-26 | Atmel Germany Gmbh | Circuit layout with active components and high breakdown voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3816002C2 (en) | ||
| DE102006056139B4 (en) | Semiconductor device with an improved structure for high withstand voltage | |
| DE3544324C2 (en) | Integrated MOS power bridge circuit and method for its production | |
| DE3537004A1 (en) | VDMOS BLOCK | |
| EP0200863A1 (en) | Semiconductor device with structures of thyristors and diodes | |
| DE4037876A1 (en) | LATERAL DMOS FET DEVICE WITH REDUCED OPERATING RESISTANCE | |
| DE1955221A1 (en) | Integrated semiconductor circuits | |
| DE19653615A1 (en) | Power semiconductor device fabricating method | |
| DE10225860B4 (en) | Semiconductor device | |
| DE19811604A1 (en) | Semiconductor component with high breakdown/voltage and SOI substrate | |
| DE2707843B2 (en) | Protection circuit arrangement for a field effect transistor | |
| EP0652594B1 (en) | Integrated circuit with power element and low voltage elements | |
| EP0071916B1 (en) | Power mos field effect transistor and method of producing the same | |
| DE19816448C1 (en) | Universal semiconductor wafer for high-voltage semiconductor components, their manufacturing process and their use | |
| DE4408557A1 (en) | Power semiconductor arrangement | |
| DE19923466A1 (en) | Junction insulated lateral MOSFET for high / low side switches | |
| DE19517975A1 (en) | Polysilicon field ring structure for power ICs | |
| DE102006002438A1 (en) | Semiconductor device and method for its production | |
| DE3609458A1 (en) | SEMICONDUCTOR DEVICE WITH PARALLEL-SWITCHED SELF-SWITCH-OFF SEMICONDUCTOR COMPONENTS | |
| DE10014455B4 (en) | level shifter | |
| DE19755134C1 (en) | High voltage (HV) semiconductor MOSFET switch | |
| DE102004006002B3 (en) | Soi semiconductor device with increased dielectric strength | |
| DE19902749C2 (en) | Power transistor arrangement with high dielectric strength | |
| DE1639177C3 (en) | Monolithically integrated rectifier circuit | |
| DE3924930C2 (en) | MOS semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| R081 | Change of applicant/patentee |
Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Effective date: 20111107 |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130702 |