EP0780752B1 - Verbesserung in oder in Bezug auf Steuerschaltkreise - Google Patents

Verbesserung in oder in Bezug auf Steuerschaltkreise Download PDF

Info

Publication number
EP0780752B1
EP0780752B1 EP96120658A EP96120658A EP0780752B1 EP 0780752 B1 EP0780752 B1 EP 0780752B1 EP 96120658 A EP96120658 A EP 96120658A EP 96120658 A EP96120658 A EP 96120658A EP 0780752 B1 EP0780752 B1 EP 0780752B1
Authority
EP
European Patent Office
Prior art keywords
transistor
base
bipolar transistor
current path
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP96120658A
Other languages
English (en)
French (fr)
Other versions
EP0780752A1 (de
Inventor
Gerd Rombach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Texas Instruments Inc
Original Assignee
Texas Instruments Deutschland GmbH
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH, Texas Instruments Inc filed Critical Texas Instruments Deutschland GmbH
Publication of EP0780752A1 publication Critical patent/EP0780752A1/de
Application granted granted Critical
Publication of EP0780752B1 publication Critical patent/EP0780752B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H03K19/017554—Coupling arrangements; Impedance matching circuits using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation

Claims (6)

  1. Steuerschaltung zum Steuern des Basisstroms eines ersten Bipolartransistors (Q1), welcher eine Basis, einen Emitter und einen Kollektor aufweist, wobei der Emitter des ersten Bipolartransistors (Q1) mit einem zweiten Versorgungspotential (VEE) verbunden ist, wobei die Schaltung umfaßt:
    a) einen zweiten Bipolartransistor (Q2) mit einer Basis, einem Emitter, welcher mit der Basis des ersten Bipolartransistors (Q1) verbunden ist;
    b) eine Diodeneinrichtung (D1, D2), welche zwischen der Basis des zweiten Bipolartransistors (Q2) und dem Kollektor des ersten Bipolartransistors (Q1) angeschlossen ist; und dadurch gekennzeichnet, daß ein Kollektor des zweiten Bipolartransistors (Q2) mit einem ersten Versorgungspotential (VCC) verbunden ist, und durch:
    c) einen ersten Widerstand (R2), der zwischen dem ersten Versorgungspotential (VCC) und der Basis des zweiten Bipolartransistors (Q2) angeschlossen ist; sowie dadurch, daß
    d) die Diodeneinrichtung (D1, D2) einen Spannungsabfall an der Basis des zweiten Bipolartransistors (Q2) schafft, der zumindest die Summe der Basis-Emitter-Spannungen (Vbe1, Vbe2) des ersten und zweiten Bipolartransistors (Q1, Q2) beträgt.
  2. Steuerschaltung nach Anspruch 1, ferner enthaltend:
       einen zweiten Widerstand (R1), der zwischen dem Emitter des ersten Transistors (Q1) und dem zweiten Versorgungspotential (VEE) angeschlossen ist.
  3. Steuerschaltung nach Anspruch 1 oder Anspruch 2, wobei die Diodeneinrichtung (D1, D2) eine Reihenschaltung aus einer pn-Übergangsdiode (D1) und einer Schottkydiode (D2) enthält.
  4. Steuerschaltung nach Anspruch 3, wobei die pn-Übergangs-diode (D1) ein npn-Transistor mit Kurzschluß von Basis und Kollektor ist.
  5. BiCMOS-Bustreiber mit einer Steuerschaltung nach Anspruch 1, enthaltend:
    einen ersten NMOS-Transistor (N1), der mit seinem Hauptstrompfad zwischen den Emitter des zweiten Transistors (Q2) und den Basisbereich des ersten Transistors (Q1) geschaltet ist und der einen Gatebereich zum Empfangen eines Eingangssignals (IN) aufweist;
    einen zweiten NMOS-Transistor (N2), der mit seinem Hauptstrompfad zwischen die Basis des zweiten Transistors (Q2) und die Diodeneinrichtung (D1, D2) geschaltet ist und der ein Gate zum Empfangen des Eingangssignals (IN) aufweist;
    einen dritten NMOS-Transistor (N3), dessen Hauptstrompfad zwischen einem Knoten, der zwischen dem ersten NMOS-Transistor (N1) und der Basis des ersten Transistors (Q1) liegt, und dem zweiten Versorgungspotential (VEE) verläuft und der einen Gatebereich zum Empfangen des invertierten Eingangssignals aufweist; und
    einen ersten PMOS-Transistor (P2), der mit seinem Hauptstrompfad parallel zum ersten Widerstand (R2) geschaltet ist und ein Gate zum Empfangen des Eingangssignals (IN) aufweist.
  6. BiCMOS-Bustreiber nach Anspruch 5, ferner enthaltend:
       einen vierten NMOS-Transistor (N4), der mit seinem Hauptstrompfad parallel zu dem des dritten NMOS-Transistors (N3) geschaltet ist und ein Gate zum Empfangen eines Impedanzschaltsignals (IS) aufweist; und einen zweiten PMOS-Transistor (P4), der mit seinem Hauptstrompfad zwischen das erste Versorgungspotential (VCC) und den Kollektor des zweiten Transistors (Q2) geschaltet ist und der ein Gate zum Empfangen eines bzw. des Impedanzschaltsignals (IS) aufweist.
EP96120658A 1995-12-20 1996-12-20 Verbesserung in oder in Bezug auf Steuerschaltkreise Expired - Lifetime EP0780752B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19547754 1995-12-20
DE19547754A DE19547754C1 (de) 1995-12-20 1995-12-20 Steuerschaltung für BiCMOS-Bustreiber

Publications (2)

Publication Number Publication Date
EP0780752A1 EP0780752A1 (de) 1997-06-25
EP0780752B1 true EP0780752B1 (de) 2000-08-30

Family

ID=7780775

Family Applications (1)

Application Number Title Priority Date Filing Date
EP96120658A Expired - Lifetime EP0780752B1 (de) 1995-12-20 1996-12-20 Verbesserung in oder in Bezug auf Steuerschaltkreise

Country Status (4)

Country Link
US (1) US5852383A (de)
EP (1) EP0780752B1 (de)
JP (1) JPH104344A (de)
DE (2) DE19547754C1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255464A (ja) * 1997-03-14 1998-09-25 Toshiba Microelectron Corp 半導体集積回路装置及びそのプリチャージ方法
JPH10326131A (ja) * 1997-05-26 1998-12-08 Nec Corp バスドライバ
US6154089A (en) * 1997-12-05 2000-11-28 Texas Instruments Incorporated Fast bus driver with reduced standby power consumption
DE69814804T2 (de) * 1997-12-05 2004-01-22 Texas Instruments Deutschland Gmbh Bus-Treiberschaltung
US6249148B1 (en) * 2000-02-10 2001-06-19 Fairchild Semiconductor Corporation Low power variable base drive circuit
US6271707B1 (en) * 2000-02-29 2001-08-07 Motorola, Inc. Level shifter
US6969235B2 (en) * 2003-05-19 2005-11-29 Honeywell International, Inc. Air turbine starter with angular contact thrust bearing
EP2637304A1 (de) * 2012-03-05 2013-09-11 Siemens Aktiengesellschaft Digitaleingabeeinheit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2445642A1 (fr) * 1978-12-29 1980-07-25 Radiotechnique Compelec Agencement de securite en cas de chute d'une tension d'alimentation continue
US4600876A (en) * 1985-09-23 1986-07-15 Gte Communication Systems Corp. Integrated bootstrap bias circuit
DE3835119A1 (de) * 1988-10-14 1990-04-19 Siemens Ag Leistungsverstaerkerschaltung fuer integrierte digitalschaltungen
US5187386A (en) * 1991-01-16 1993-02-16 Samsung Semiconductor, Inc. Low standby current intermediate dc voltage generator
EP0621693B1 (de) * 1993-04-19 1998-07-01 Koninklijke Philips Electronics N.V. BiCMOS Ausgangstreiberschaltung
FR2721773B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Dispositif de mise en veille partielle d'une source de polarisation et circuit de commande d'une telle source.
FR2721772B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Circuit de commande d'une source de polarisation comportant un dispositif de mise en veille.

Also Published As

Publication number Publication date
JPH104344A (ja) 1998-01-06
US5852383A (en) 1998-12-22
DE19547754C1 (de) 1997-04-03
DE69610065T2 (de) 2001-06-07
DE69610065D1 (de) 2000-10-05
EP0780752A1 (de) 1997-06-25

Similar Documents

Publication Publication Date Title
US4885484A (en) Voltage clamped differential to single ended converter circuit
EP0751621B1 (de) Versorgungsspannungsregler für Bootstrapleitung ohne Filterkondensator
US5559451A (en) Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit
EP0780752B1 (de) Verbesserung in oder in Bezug auf Steuerschaltkreise
US7148724B2 (en) Signal output circuit
US5206546A (en) Logic circuit including variable impedance means
US5017816A (en) Adaptive gate discharge circuit for power FETS
US4376900A (en) High speed, non-saturating, bipolar transistor logic circuit
EP0142177A1 (de) Transistorschutzschaltung
EP0590246A2 (de) Versorgungsspannungsabhängiger Eingangspuffer
USRE37778E1 (en) Current limiting circuit
EP0590247A2 (de) BICMOS-Pegelumsetzungsschaltung
US6154089A (en) Fast bus driver with reduced standby power consumption
EP0119929B1 (de) TTL Ausgangsstufe
US5760626A (en) BICMOS latch circuit for latching differential signals
US5315170A (en) Track and hold circuit
US5896058A (en) High speed totem pole FET driver circuit with differential cross conduction prevention
KR0165986B1 (ko) BiCMOS 논리 회로
JPH07321621A (ja) 半導体集積回路
US4764688A (en) Output current darlington transistor driver circuit
US4947058A (en) TTL current sinking circuit with transient performance enhancement during output transition from high to low
US4843253A (en) Monolithically integratable circuit for the generation of extremely short duration current pulses
EP0921638B1 (de) Bus-Treiberschaltung
US5926040A (en) Logic circuit
US6992521B2 (en) Switch in bipolar technology

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL

17P Request for examination filed

Effective date: 19971215

17Q First examination report despatched

Effective date: 19980414

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

ITF It: translation for a ep patent filed

Owner name: BARZANO' E ZANARDO ROMA S.P.A.

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20000830

REF Corresponds to:

Ref document number: 69610065

Country of ref document: DE

Date of ref document: 20001005

ET Fr: translation filed
NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20061231

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20071220

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20101123

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20111205

Year of fee payment: 16

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20111230

Year of fee payment: 16

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20121220

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20130830

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 69610065

Country of ref document: DE

Effective date: 20130702

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130702

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20121220

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130102