EP0766163A2 - Schaltungsanordnung zur Erzeugung eines Biaspotentials - Google Patents

Schaltungsanordnung zur Erzeugung eines Biaspotentials Download PDF

Info

Publication number
EP0766163A2
EP0766163A2 EP96114180A EP96114180A EP0766163A2 EP 0766163 A2 EP0766163 A2 EP 0766163A2 EP 96114180 A EP96114180 A EP 96114180A EP 96114180 A EP96114180 A EP 96114180A EP 0766163 A2 EP0766163 A2 EP 0766163A2
Authority
EP
European Patent Office
Prior art keywords
transistor
emitter
collector
base
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP96114180A
Other languages
English (en)
French (fr)
Other versions
EP0766163A3 (de
EP0766163B1 (de
Inventor
Wilhelm Dr. Wilhelm
Josef Hölzle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0766163A2 publication Critical patent/EP0766163A2/de
Publication of EP0766163A3 publication Critical patent/EP0766163A3/de
Application granted granted Critical
Publication of EP0766163B1 publication Critical patent/EP0766163B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205Substrate bias-voltage generators

Definitions

  • the invention relates to a circuit arrangement for generating a bias potential.
  • CMOS and TTL circuits require 5.0 volts and ECL circuits require either 4.5 volts or 5.2 volts.
  • Modern CMOS devices on the other hand, only require 3.3 volts as the supply voltage and will replace the previous circuits with a supply voltage of 5 volts in the future. It is therefore desirable to be able to also operate future bipolar circuits with a supply voltage of 3.3 volts. It is even more favorable if the bipolar circuits could be used, for example, in a voltage range of 3 to 6 volts without changing the circuitry, since the circuit can thus be connected to any voltage source currently available.
  • bias potentials are necessary which prevent the supply voltage from influencing the function of the circuit.
  • the bias potentials should also be generated in bipolar circuit technology. With such a bias potential that is independent of the supply voltage, it is possible to implement both digital and analog circuits that can be operated at higher as well as at lower supply voltages.
  • the object of the invention is to provide a circuit arrangement for generating a bias potential which is independent of the supply voltage and which can also be operated at low supply voltages.
  • a transistor 2 is provided, the collector of which is connected to a supply potential 1.
  • a resistor 3 is connected between the base and collector of transistor 2.
  • the base of transistor 2 is also connected to a reference potential 4 via a current source 5.
  • a current source 6 is connected between the emitter of the transistor 2 and the reference potential 4.
  • a transistor 7, the collector of which is connected to the supply potential 1, is connected on the base side to the emitter of the transistor 2.
  • the emitter of transistor 7 is coupled to reference potential 4 via a current source 8.
  • a transistor 9 is provided, the base of which is connected via a resistor 10 to the emitter of transistor 7 and the emitter of which is connected to supply potential 1 via a resistor 11.
  • the base of the transistor 9 is also coupled to the reference potential 4 in the forward direction via a resistor 27 and a diode 12 connected in series with it.
  • the transistor 9 has two emitters, each of which is connected to the reference potential 4 via a resistor 13 or 13 '.
  • the Resistors 10, 11, 13, 13 'and 27 all have the same resistance value.
  • the two resistors 13 and 13 ' can also be replaced by a single resistor with a resistance value that is half that when the transistor 9 has only one emitter.
  • the configuration with two emitters and the associated resistors is more favorable with regard to sample scatter.
  • all of the resistors 10, 11, 13, 13 ' have the same resistance value, which is much easier and more accurate to implement in integrated circuit technology than certain resistance ratios.
  • the resistor 27 can likewise have the same resistance value, but can also be changed under certain circumstances to adapt the diode 12 to the base-emitter path of the transistor 9 and, if appropriate, be omitted entirely.
  • the current source 6 the current of which depends on the supply voltage occurring between the reference potential 4 and the supply potential 1, has a transistor 14, the emitter of which is connected to the reference potential 4 and the collector of which is connected to the emitter of the transistor 2.
  • the emitter of a transistor 15 On the base of the transistor 14, on the one hand the emitter of a transistor 15, the collector of which is connected to the supply potential 1, and on the other hand the collector of a transistor 16, the emitter of which is connected to the reference potential 4, is connected.
  • the base of the transistor 15 is coupled on the one hand via the series connection of two diodes 17 and 18 in the forward direction with the reference potential 4 and on the other hand connected to an auxiliary potential 19 via a resistor 20.
  • the base of the transistor 16 is connected to the connection of the diode 12 which is remote from the reference potential 4.
  • current source 8 is dependent on the supply voltage, albeit in different ways.
  • the current source 8 contains the Invention a transistor 21 in which a diode 22 is connected in the forward direction between the collector and the emitter, the emitter of the transistor 21 being connected to the reference potential 4 and the collector being connected to the auxiliary potential 19 with the interposition of a resistor 23.
  • the base of a transistor 24 is also connected to the collector of transistor 21, the emitter of which is connected to reference potential 4 and the collector of which is connected to the emitter of transistor 7.
  • the base of transistor 21 is connected in the same way as the base of transistor 16 to the connection of diode 12 facing away from reference potential 4.
  • a transistor 26 is provided, at the emitter of which the auxiliary potential 19 can be tapped.
  • the base of the transistor 26, the collector of which is connected to the supply potential 1, is connected to the collector of the transistor 9 carrying a bias potential 25.
  • the current source 5 is preferably designed as a bandgap current source.
  • this consists of a transistor 31, the emitter of which is connected to the reference potential 4 and the collector of which, with the interposition of a diode 29 in the forward direction, to the base of a transistor 30.
  • the base of transistor 30, the collector of which is connected to the base of transistor 2 is also connected to supply potential 1 via a resistor 28.
  • the emitter of transistor 30 is connected to the collector of a plurality of, for example two, coupled emitters having transistor 32, the two coupled emitters of transistor 32 being connected to reference potential 4 via a resistor 33.
  • the bases of transistors 31 and 32 are connected to the collector of the other transistor.
  • bias potential 25 that is independent of the supply voltage
  • one of the difference of the supply potential 1 and the desired bias potential 25 dependent current which is to feed the resistor 11 connected to the supply potential 1.
  • the desired value U for the bias potential 25 is, for example, in the range around 3 volts.
  • the current source 5 as a bandgap current source supplies a current with a positive temperature response.
  • a temperature-independent band gap voltage of approximately 1.2 volts is formed together with the base-emitter path of transistor 2 between supply potential 1 and the emitter of transistor 2.
  • the subsequent transistors 7 and 9 add two base-emitter paths of approximately 0.9 volts, so that approximately 3 volts are reached.
  • the transistors 7 and 9 carry a different collector current depending on the supply voltage, the effect of the supply voltage on these currents must consequently still be eliminated.
  • FIG. 2 The application of a circuit arrangement according to the invention to a logic circuit, in particular a memory element, is shown in FIG. 2.
  • the bias potential 25 generated by the circuit arrangement 34 according to FIG. 1 is applied to the base of a transistor 35, the collector of which is connected to the supply potential 1 and the emitter is connected to the reference potential 4 with the interposition of a resistor 36.
  • the base of a transistor 37 is connected to the emitter of the transistor 35, the collector of which is connected to the supply potential 1 and the emitter is connected to the reference potential via a resistor 38.
  • a voltage drops across the resistor 38, which is equal to the voltage between the collector and emitter of the transistor 2 from FIG. 1.
  • the base of a transistor 39 is connected to the emitter of transistor 37, the emitter of which is coupled to reference potential 4 with the interposition of a resistor 40.
  • the collector of the transistor 39 is connected to the emitters of two transistors 41 and 42, at the bases of which a clock signal 43 or an inverted clock signal 43 ⁇ are created.
  • the collector of transistor 41 is connected to the emitters of two transistors 44 and 45, at the bases of which a data signal 46 or an inverted data signal 46 ⁇ are created.
  • the collector of transistor 42 is connected in the same way to the emitters of two transistors 47 and 48, the base of transistor 47 being connected to the collector of transistor 45 and the base of transistor 48 being connected to the collector of transistor 44.
  • collectors of transistors 44 and 47 are an inverted output signal 49 ⁇ coupled with each other and with the interposition of a resistor 50 with the supply potential 1.
  • collectors of transistors 45 and 48 conduct an output signal 49 with one another connected and connected to supply potential 1 via a resistor 51.
  • the application of the circuit arrangement 34 according to the invention from FIG. 1 to a driver circuit is shown in FIG.
  • the bias potential 25 generated by the circuit arrangement 34 is applied to the base of a transistor 52, the collector of which is connected to the supply potential 1.
  • the emitter of the transistor 52 is connected on the one hand via a resistor 53 to the base of a transistor 55 which forms a signal input 54 and on the other hand via a resistor 56 to the base of a transistor 58 which forms an inverting signal input 57.
  • the emitters of the transistors 55 and 58, the collectors of which are connected to the supply potential 1 are coupled to the reference potential 4 with the interposition of a resistor 59 and 60, respectively.
  • the base of a transistor 61 or 62 is connected to the emitters of transistors 55 and 58, the emitters of which are coupled to one another and connected to reference potential 4 via a resistor 63.
  • the collectors of transistors 61 and 62 are an output signal 64 and an inverting output signal, respectively 64 ⁇ leading connected to the supply potential 1 via a respective resistor 65 or 66.
  • FIG. 4 shows the use of a circuit arrangement 34 according to the invention in a linear amplifier.
  • the bias potential 25 generated by the circuit arrangement 34 is supplied to the base of a transistor 67 and the collector of a transistor 68.
  • the base of the transistor 68 the emitter of which is connected to the reference potential 4, forms a signal input 69.
  • the base of the transistor 68 is moreover connected to the supply side 1 with the emitter of the collector on the collector side for the purpose of feedback via a series connection of two resistors 70 and 71 Transistor 67 coupled.
  • the tap between the two resistors 70 and 71 is via a capacitor 74 out against the reference potential 4.
  • a resistor 72 is connected between the emitter of transistor 67 forming an output 73 and the reference potential 4.
  • the amplification of the amplifier circuit results from the ratio of the voltage drop across the load path of the transistor 2 FIG. 1 to the thermal voltage.
  • NPN transistors are used, so that in this case the supply potential 1 is positive and the reference potential 4 is negative.
  • implementation with only pnp transistors or mixed with npn and pnp transistors is also possible.
  • the circuits shown operate in a voltage range from 3 volts to 6 volts and have the same properties.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Abstract

Schaltungsanordnung zur Erzeugung eines Biaspotentials mit einem kollektorseitig an ein Versorgungspotential (1) angeschlossenen ersten Transistor (2), einem zwischen Basis und Kollektor des Transistors (2) geschalteten ersten Widerstand (3), einer zwischen die Basis des ersten Transistors (2) und ein Bezugspotential (4) geschalteten ersten Stromquelle (5), einer zwischen den Emitter des ersten Transistors (2) und das Bezugspotential (4) geschalteten zweiten Stromquelle (6), einem kollektorseitig an das Versorgungspotential (1) und basisseitig an den Emitter des ersten Transistors (2) angeschlossenen zweiten Transistor (7), einer zwischen den Emitter des zweiten Transistors (7) und das Bezugspotential (4) geschalteten dritten Stromquelle (8), einem kollektorseitig das Biaspotential führenden dritten Transistor (9), einem zwischen den Emitter des zweiten Transistors (7) und die Basis des dritten Transistors (9) geschalteten zweiten Widerstand (10), einem zwischen den Kollektor des dritten Transistors (9) und das Versorgungspotential (1) geschalteten dritten Widerstand (11), einer zwischen die Basis des dritten Transistors (9) und das Bezugspotential (4) geschalteten ersten Diode (12) in Durchlaßrichtung und einem zwischen den Emitter des dritten Transistors (9) und das Bezugspotential geschalteten vierten Widerstand (13), wobei der vierte Widerstand (13) den halben Widerstandswert des zweiten oder dritten Widerstands (10, 11), die untereinander gleich groß sind, aufweist und zweite und dritte Stromquelle einen vom Kollektorstrom des dritten Transistors (9) abhängigen Strom liefern. <IMAGE>

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines Biaspotentials.
  • Bisher lagen Versorgungsspannungen für integrierte Logikschaltungen meist im Bereich um 5 Volt. So benötigen CMOS-Schaltungen und TTL-Schaltungen beispielsweise 5,0 Volt und ECL-Schaltungen entweder 4,5 Volt oder 5,2 Volt. Moderne CMOS-Bausteine benötigen dagegen nur noch 3,3 Volt als Versorgungsspannung und werden in Zukunft die bisherigen Schaltungen mit einer Versorgungsspannung von 5 Volt ersetzen. Es ist daher wünschenswert, auch künftige bipolare Schaltungen ebenfalls mit einer Versorgungsspannung von 3,3 Volt betreiben zu können. Noch günstiger ist es, wenn die bipolaren Schaltungen beispielsweise in einem Spannungsbereich von 3 bis 6 Volt ohne Änderung der Beschaltung einsetzbar wären, da damit die Schaltung an jede gerade zur Verfügung stehende Spannungsquelle angeschlossen werden kann.
  • Zu diesem Zweck sind Biaspotentiale notwendig, die einen Einfluß der Versorgungsspannung auf die Funktion der Schaltung verhindern. Die Biaspotentiale sollten im Hinblick auf die Anwendung in einer bipolaren Schaltung ebenfalls in bipolarer Schaltungstechnik erzeugt werden. Mit einem derart von der Versorgungsspannung unabhängigen Biaspotential ließen sich sowohl digitale als auch analoge Schaltungen realisieren, die bei höheren ebenso wie bei niedrigeren Versorgungsspannungen betrieben werden können.
  • Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Erzeugung eines von der Versorgungsspannung unabhängigen Biaspotentials anzugeben, die auch bei niedrigen Versorgungsspannungen betrieben werden kann.
  • Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Patentanspruch 1. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungs- und Anwendungsbeispiele näher erläutert. Es zeigt:
  • Figur 1
    ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung,
    Figur 2
    eine Anwendung der Schaltungsanordnung nach Figur 1 bei einer Logikschaltung,
    Figur 3
    eine Anwendung der Schaltungsanordnung nach Figur 1 bei einer Treiberschaltung und
    Figur 4
    die Anwendung der Schaltungsanordnung nach Figur 1 bei einer Verstärkerschaltung.
  • Bei der erfindungsgemäßen Schaltungsanordnung nach Figur 1 ist ein Transistor 2 vorgesehen, dessen Kollektor an ein Versorgungspotential 1 angeschlossen ist. Zwischen Basis und Kollektor des Transistors 2 ist ein Widerstand 3 geschaltet. Die Basis des Transistors 2 ist zudem über eine Stromquelle 5 an ein Bezugspotential 4 angeschlossen. Eine Stromquelle 6 ist zwischen den Emitter des Transistors 2 und das Bezugspotential 4 geschaltet. Ein Transistor 7, dessen Kollektor an das Versorgungspotential 1 angeschlossen ist, ist basisseitig mit dem Emitter des Transistors 2 verbunden. Der Emitter des Transistors 7 ist über eine Stromquelle 8 mit dem Bezugspotential 4 gekoppelt. Weiterhin ist ein Transistor 9 vorgesehen, dessen Basis über einen Widerstand 10 mit dem Emitter des Transistors 7 und dessen Emitter über einen Widerstand 11 mit dem Versorgungspotential 1 verbunden ist. Die Basis des Transistors 9 ist zudem über einen Widerstand 27 sowie eine seriell dazu in Reihe geschaltete Diode 12 in Durchlaßrichtung mit dem Bezugspotential 4 gekoppelt. Der Transistor 9 weist zwei Emitter auf, die jeweils über einen Widerstand 13 bzw. 13' an das Bezugspotential 4 angeschlossen sind. Die Widerstände 10, 11, 13, 13' und 27 haben alle den gleichen Widerstandswert. Alternativ können die beiden Widerstände 13 und 13' auch durch einen einzigen Widerstand mit einem demgegenüber halben Widerstandswert ersetzt werden, wenn der Transistor 9 nur einen Emitter aufweist. Jedoch ist die Ausgestaltung mit zwei Emittern und den zugehörigen Widerständen günstiger hinsichtlich Exemplarstreuungen. In dem Fall weisen alle die Widerstände 10, 11, 13, 13' den gleichen Widerstandswert auf, was in integrierter Schaltungstechnik wesentlich einfacher und genauer zu realisieren ist als bestimmte Widerstandsverhältnisse. Der Widerstand 27 kann ebenfalls den gleichen Widerstandswert aufweisen, kann aber unter Umständen auch zur Anpassung der Diode 12 an die Basis-Emitter-Strecke des Transistors 9 verändert werden und gegebenenfalls ganz entfallen.
  • Die Stromquelle 6, deren Strom von der zwischen dem Bezugspotential 4 und dem Versorgungspotential 1 auftretenden Versorgungsspannung abhängig ist, weist bei einer Weiterbildung der Erfindung einen Transistor 14 auf, dessen Emitter mit dem Bezugspotential 4 und dessen Kollektor mit dem Emitter des Transistors 2 verbunden ist. An die Basis des Transistors 14 ist zum einen der Emitter eines Transistors 15, dessen Kollektor mit dem Versorgungspotential 1 verbunden ist, und zum anderen der Kollektor eines Transistors 16, dessen Emitter mit dem Bezugspotential 4 verbunden ist, angeschlossen. Die Basis des Transistors 15 ist einerseits über die Reihenschaltung zweier Dioden 17 und 18 in Durchlaßrichtung mit dem Bezugspotential 4 gekoppelt und andererseits über einen Widerstand 20 an ein Hilfspotential 19 angeschlossen. Schließlich ist die Basis des Transistors 16 mit dem Anschluß der Diode 12 verbunden, der dem Bezugspotential 4 abgewandt ist.
  • Wie die Stromquelle 6 ist auch die Stromquelle 8 -allerdings in unterschiedlicher Weise- von der Versorgungsspannung abhängig. Die Stromquelle 8 enthält in Weiterbildung der Erfindung einen Transistor 21, bei dem zwischen Kollektor und Emitter eine Diode 22 in Durchlaßrichtung geschaltet ist, wobei der Emitter des Transistors 21 an das Bezugspotential 4 und der Kollektor unter Zwischenschaltung eines Widerstandes 23 an das Hilfspotential 19 angeschlossen ist. Mit dem Kollektor des Transistors 21 ist zudem die Basis eines Transistors 24 verbunden, dessen Emitter mit dem Bezugspotential 4 und dessen Kollektor mit dem Emitter des Transistors 7 verschaltet ist. Die Basis des Transistors 21 ist in gleicher Weise wie die Basis des Transistors 16 an dem dem Bezugspotential 4 abgewandten Anschluß der Diode 12 angeschlossen.
  • Zur Erzeugung des Hilfspotentials 19 ist ein Transistor 26 vorgesehen, an dessen Emitter das Hilfspotential 19 abgreifbar ist. Die Basis des Transistors 26, dessen Kollektor an das Versorgungspotentials 1 angeschlossen ist, ist mit dem ein Biaspotential 25 führenden Kollektor des Transistors 9 verbunden.
  • Bevorzugt wird die Stromquelle 5 als Bandgap-Stromquelle ausgeführt. Diese besteht beim Ausführungsbeispiel aus einem Transistor 31, dessen Emitter mit dem Bezugspotential 4 und dessen Kollektor unter Zwischenschaltung einer Diode 29 in Durchlaßrichtung mit der Basis eines Transistors 30 verbunden ist. Die Basis des Transistors 30, dessen Kollektor mit der Basis des Transistors 2 verbunden ist, ist zudem über einen Widerstand 28 an das Versorgungspotential 1 angeschlossen. Der Emitter des Transistors 30 ist mit dem Kollektor eines mehrere, beispielsweise zwei miteinander gekoppelte Emitter aufweisenden Transistors 32 verschaltet, wobei die beiden miteinander gekoppelten Emitter des Transistors 32 über einen Widerstand 33 an das Bezugspotential 4 angeschlossen sind. Die Basen der Transistoren 31 und 32 sind dabei mit dem Kollektor des jeweils anderen Transistors verbunden.
  • Zur Erzeugung eines von der Versorgungsspannung unabhängigen Biaspotentials 25 wird erfindungsgemäß ein von der Differenz des Versorgungspotentials 1 und des gewünschten Biaspotentials 25 abhängiger Strom gebildet, der den an das Versorgungspotential 1 angeschlossenen Widerstand 11 speisen soll. Der Wert I dieses Stroms, der durch den Kollektorstrom des Transistors 9 gegeben ist, ergibt sich aus dem Wert V des Versorgungspotentials 1 und den gewünschten Wert U des Biaspotentials 25 bei einem Widerstandswert R des Widerstands 11 wie folgt: I = (V-U)/R.
    Figure imgb0001
    Der gewünschte Wert U für das Biaspotential 25 liegt dabei beispielsweise im Bereich um 3 Volt. Die Stromquelle 5 als Bandgap-Stromquelle liefert einen Strom mit positivem Temperaturgang. Dadurch wird zusammen mit der Basis-Emitter-Strecke des Transistors 2 zwischen dem Versorgungspotential 1 und dem Emitter des Transistors 2 eine temperaturunabhängige Bandgap-Spannung von etwa 1,2 Volt gebildet. Die nachfolgenden Transistoren 7 und 9 fügen dem zwei Basis-Emitter-Strecken von etwa 0,9 Volt hinzu, so daß in etwa 3 Volt erreicht werden. Da aber die Transistoren 7 und 9 je nach Versorgungsspannung einen unterschiedlichen Kollektorstrom führen, muß folglich die Wirkung der Versorgungsspannung auf diese Ströme noch eliminiert werden.
  • Der gewünschte Wert U des Biaspotentials ergibt sich aus dem Wert I5 der Stromquelle 5, dem Wert R3 des Widerstands 3, der Thermospannung UT, dem Wert I6 des von der Stromquelle 6 abgegebenen Stroms, dem Wert I8 des von der Stromquelle 8 abgegebenen Stroms, dem Wert IS des Transistorsperrstroms sowie den Wert I des als Ausgangsstrom vorgesehenen Kollektorstroms des Transistors 9: U = I 5 R 3 +U T ln I 6 ( I 8 + I /2)· I 2 I S 3 .
    Figure imgb0002
  • Bei einem konstanten Wert I6 und einem Wert I8 = 0 ist der Wert I abhängig von dem Wert V und damit auch von dem Wert U. Wählt man nun I 6 = 2I K 2 /I und I 8 = I K -I/2,
    Figure imgb0003
    wobei IK ein konstanter Wert ist, so wird U = I 5 R 3 +3U T ln(I K /I S )
    Figure imgb0004
    und damit unabhängig von dem Wert V.
  • Die Anwendung einer erfindungsgemäßen Schaltungsanordnung bei einer Logikschaltung, insbesondere einem Speicherelement, ist in Figur 2 dargestellt. Das von der Schaltungsanordnung 34 nach Figur 1 erzeugte Biaspotential 25 wird dabei an die Basis eines Transistors 35 angelegt, dessen Kollektor mit dem Versorgungspotential 1 und dessen Emitter unter Zwischenschaltung eines Widerstandes 36 an das Bezugspotential 4 angeschlossen ist. An dem Emitter des Transistors 35 ist die Basis eines Transistors 37 angeschlossen, dessen Kollektor mit dem Versorgungspotential 1 und dessen Emitter über einen Widerstand 38 mit dem Bezugspotential verbunden ist. An dem Widerstand 38 fällt eine Spannung ab, die gleich der Spannung zwischen Kollektor und Emitter des Transistors 2 aus Figur 1 ist. An den Emitter des Transistors 37 ist die Basis eines Transistors 39 angeschlossen, dessen Emitter unter Zwischenschaltung eines Widerstandes 40 mit dem Bezugspotential 4 gekoppelt ist. Der Kollektor des Transistors 39 ist mit den Emittern zweier Transistoren 41 und 42 verbunden, an deren Basen ein Taktsignal 43 bzw. ein invertiertes Taktsignal 43 ¯
    Figure imgb0005
    angelegt sind. Der Kollektor des Transistors 41 ist mit den Emittern zweier Transistoren 44 und 45 verbunden, an deren Basen ein Datensignal 46 bzw. ein invertiertes Datensignal 46 ¯
    Figure imgb0006
    angelegt sind. Der Kollektor des Transistors 42 ist in gleicher Weise mit den Emittern zweier Transistoren 47 und 48 verbunden, wobei die Basis des Transistors 47 mit dem Kollektor des Transistors 45 und die Basis des Transistors 48 mit dem Kollektor des Transistors 44 verschaltet ist. Außerdem sind die Kollektoren der Transistoren 44 und 47 ein invertiertes Ausgangssignal 49 ¯
    Figure imgb0007
    führend miteinander sowie unter Zwischenschaltung eines Widerstands 50 mit dem Versorgungspotential 1 gekoppelt. Ebenso sind die Kollektoren der Transistoren 45 und 48 ein Ausgangssignal 49 führend miteinander verschaltet und über einen Widerstand 51 an das Versorgungspotential 1 angeschlossen.
  • Die Anwendung der erfindungsgemäßen Schaltungsanordnung 34 aus Figur 1 bei einer Treiberschaltung ist in Figur 3 dargestellt. Das von der Schaltungsanordnung 34 erzeugte Biaspotential 25 wird dabei an die Basis eines Transistors 52, dessen Kollektor mit dem Versorgungspotential 1 verbunden ist, angelegt. Der Emitter des Transistors 52 ist zum einen über einen Widerstand 53 mit der einen Signaleingang 54 bildenden Basis eines Transistors 55 und zum anderen über einen Widerstand 56 mit der einen invertierenden Signaleingang 57 bildenden Basis eines Transistors 58 verbunden. Die Emitter der Transistoren 55 und 58, deren Kollektoren an das Versorgungspotential 1 angeschlossen sind, sind unter Zwischenschaltung jeweils eines Widerstandes 59 bzw. 60 mit dem Bezugspotential 4 gekoppelt. An die Emitter der Transistoren 55 und 58 ist die Basis jeweils eines Transistors 61 bzw. 62 angeschlossen, deren Emitter miteinander gekoppelt und über einen Widerstand 63 mit dem Bezugspotential 4 verbunden sind. Die Kollektoren der Transistoren 61 und 62 sind ein Ausgangssignal 64 bzw. ein invertierendes Ausgangssignal 64 ¯
    Figure imgb0008
    führend über jeweils einen Widerstand 65 bzw. 66 an das Versorgungspotential 1 angeschlossen.
  • Figur 4 zeigt die Anwendung einer erfindungsgemäßen Schaltungsanordnung 34 bei einem linearen Verstärker. Das von der Schaltungsanordnung 34 erzeugte Biaspotential 25 wird dabei der Basis eines Transistors 67 sowie dem Kollektor eines Transistors 68 zugeführt. Die Basis des Transistors 68, dessen Emitter an das Bezugspotential 4 angeschlossen ist, bildet einen Signaleingang 69. Die Basis des Transistors 68 ist darüber hinaus zum Zwecke der Rückkopplung über eine Reihenschaltung zweier Widerstände 70 und 71 mit dem Emitter des kollektorseitig an das Versorgungspotential 1 angeschlossenen Transistors 67 gekoppelt. Der Abgriff zwischen den beiden Widerständen 70 und 71 ist über einen Kondensator 74 gegen das Bezugspotential 4 geführt. Schließlich ist ein Widerstand 72 zwischen den einen Ausgang 73 bildenden Emitter des Transistors 67 und das Bezugspotential 4 geschaltet. Die Verstärkung der Verstärkerschaltung ergibt sich dabei aus dem Verhältnis der über der Laststrecke des Transistors 2 Figur 1 abfallenden Spannung zur Thermospannung.
  • Sowohl bei dem Ausführungsbeispiel nach Figur 1 als auch bei dem Anwendungsbeispielen der Figuren 2 bis 4 werden ausschließlich npn-Transistoren verwendet, so daß in dem Fall das Versorgungspotential 1 positiv und das Bezugspotential 4 negativ ist. Eine Realisierung mit ausschließlich pnp-Transistoren oder gemischt mit npn- und pnp-Transistoren ist jedoch ebenfalls möglich. Die gezeigten Schaltungen arbeiten in einem Spannungsbereich von 3 Volt bis 6 Volt und weisen dabei mit gleichbleibenden Eigenschaften auf.

Claims (7)

  1. Schaltungsanordnung zur Erzeugung eines Biaspotentials mit einem kollektorseitig an ein Versorgungspotential (1) angeschlossenen ersten Transistor (2),
    einem zwischen Basis und Kollektor des Transistors (2) geschalteten ersten Widerstand (3),
    einer zwischen die Basis des ersten Transistors (2) und ein Bezugspotential (4) geschalteten ersten Stromquelle (5), einer zwischen den Emitter des ersten Transistors (2) und das Bezugspotential (4) geschalteten zweiten Stromquelle (6), einem kollektorseitig an das Versorgungspotential (1) und basisseitig an den Emitter des ersten Transistors (2) angeschlossenen zweiten Transistor (7),
    einer zwischen den Emitter des zweiten Transistors (7) und das Bezugspotential (4) geschalteten dritten Stromquelle (8), einem kollektorseitig das Biaspotential führenden dritten Transistor (9),
    einem zwischen den Emitter des zweiten Transistors (7) und die Basis des dritten Transistors (9) geschalteten zweiten Widerstand (10),
    einem zwischen den Kollektor des dritten Transistors (9) und das Versorgungspotential (1) geschalteten dritten Widerstand (11),
    einer zwischen die Basis des dritten Transistors (9) und das Bezugspotential (4) geschalteten ersten Diode (12) in Durchlaßrichtung
    und einem zwischen den Emitter des dritten Transistors (9) und das Bezugspotential geschalteten vierten Widerstand (13), wobei der vierte Widerstand (13) den halben Widerstandswert des zweiten oder dritten Widerstands (10, 11), die untereinander gleich groß sind, aufweist und zweite und dritte Stromquelle einen vom Kollektorstrom des dritten Transistors (9) abhängigen Strom liefern.
  2. Schaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet, daß der dritte Transistor (9) einen weiteren Emitter aufweist, der über jeweils einen fünften Widerstand (13') mit dem Bezugspotential (4) verbunden ist und
    daß zweiter, dritter, vierter und fünfter Widerstand (10, 11, 13, 13') den gleichen Widerstandswert aufweisen.
  3. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die zweite Stromquelle (6) einen emitterseitig mit dem Bezugspotential (4) und kollektorseitig mit dem Emitter des ersten Transistors (2) verbundenen vierten Transistor (14),
    einen kollektorseitig mit dem Versorgungspotential (1) und emitterseitig mit der Basis des vierten Transistors (14) verbundenen fünften Transistor (15),
    einen emitterseitig mit dem Bezugspotential (4) und kollektorseitig mit der Basis des vierten Transistors (14) verbundenen sechsten Transistor (16),
    zwei seriell zwischen die Basis des fünften Transistors (15) und das Bezugspotential (4) geschaltete zweite Dioden (17, 18) in Durchlaßrichtung und
    einen zwischen die Basis des fünften Transistors (15) und ein Hilfspotential (19) geschalteten sechsten Widerstand (20) aufweist und daß die Basis des sechsten Transistors (16) mit dem vom Bezugspotential (4) abgewandten Anschluß der ersten Diode (12) verbunden ist.
  4. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die dritte Stromquelle (8) einen emitterseitig an das Bezugspotential (4) angeschlossenen siebten Transistor (21),
    eine zwischen Kollektor und Emitter des siebten Transistors (21) geschaltete dritte Diode (22) in Durchlaßrichtung, einen zwischen das Hilfspotential (19) und den Kollektor des siebten Transistors (21) geschalteten siebten Widerstand (23),
    einen emitterseitig mit dem Bezugspotential (4) und basisseitig mit dem Kollektor des siebten Transistors (21) verbundenen achten Transistor (24) aufweist und
    daß die Basis des siebten Transistors (21) mit dem vom Bezugspotential (4) abgewandten Anschluß der ersten Diode (12) und der Kollektor des achten Transistors (24) mit dem Emitter des zweiten Transistors (7) verbunden ist.
  5. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Hilfspotential (19) an dem Emitter eines neunten Transistors (26) abgreifbar ist, dessen Kollektor mit dem Versorgungspotential (1) und dessen Basis mit dem Kollektor des dritten Transistors (9) verbunden ist.
  6. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die erste Stromquelle (5) durch eine Bandgap-Stromquelle gegeben ist.
  7. Schaltunganordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß ein Widerstand (27) Wert wie der zweite oder dritte Widerstand (10, 11) hat, zwischen die erste Diode (12) und die Basis des dritten Transistors (9) geschaltet ist.
EP96114180A 1995-09-26 1996-09-04 Schaltungsanordnung zur Erzeugung eines Biaspotentials Expired - Lifetime EP0766163B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19535807 1995-09-26
DE19535807A DE19535807C1 (de) 1995-09-26 1995-09-26 Schaltungsanordnung zur Erzeugung eines Biaspotentials

Publications (3)

Publication Number Publication Date
EP0766163A2 true EP0766163A2 (de) 1997-04-02
EP0766163A3 EP0766163A3 (de) 1998-04-01
EP0766163B1 EP0766163B1 (de) 1999-04-21

Family

ID=7773240

Family Applications (1)

Application Number Title Priority Date Filing Date
EP96114180A Expired - Lifetime EP0766163B1 (de) 1995-09-26 1996-09-04 Schaltungsanordnung zur Erzeugung eines Biaspotentials

Country Status (3)

Country Link
US (1) US5656927A (de)
EP (1) EP0766163B1 (de)
DE (2) DE19535807C1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920184A (en) * 1997-05-05 1999-07-06 Motorola, Inc. Low ripple voltage reference circuit
DE10011670A1 (de) * 2000-03-10 2001-09-20 Infineon Technologies Ag Schaltungsanordnung, insbesondere Bias-Schaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375998A2 (de) * 1988-12-29 1990-07-04 Motorola, Inc. Transienten-Unterdrückungsschaltung mit niedrigem Leistungsverbrauch
EP0524154A2 (de) * 1991-07-18 1993-01-20 STMicroelectronics S.r.l. Integrierte Spannungsreglerschaltung mit hoher Stabilität und geringen Leistungsverbrauch-Merkmalen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091321A (en) * 1976-12-08 1978-05-23 Motorola Inc. Low voltage reference
NL7803607A (nl) * 1978-04-05 1979-10-09 Philips Nv Spanningsreferentieschakeling.
NL9002392A (nl) * 1990-11-02 1992-06-01 Philips Nv Bandgap-referentie-schakeling.
IT1244341B (it) * 1990-12-21 1994-07-08 Sgs Thomson Microelectronics Generatore di tensione di riferimento con deriva termica programmabile
US5258703A (en) * 1992-08-03 1993-11-02 Motorola, Inc. Temperature compensated voltage regulator having beta compensation
US5352973A (en) * 1993-01-13 1994-10-04 Analog Devices, Inc. Temperature compensation bandgap voltage reference and method
US5325045A (en) * 1993-02-17 1994-06-28 Exar Corporation Low voltage CMOS bandgap with new trimming and curvature correction methods
US5410241A (en) * 1993-03-25 1995-04-25 National Semiconductor Corporation Circuit to reduce dropout voltage in a low dropout voltage regulator using a dynamically controlled sat catcher
US5424628A (en) * 1993-04-30 1995-06-13 Texas Instruments Incorporated Bandgap reference with compensation via current squaring
JP3335754B2 (ja) * 1994-03-16 2002-10-21 三菱電機株式会社 定電圧発生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375998A2 (de) * 1988-12-29 1990-07-04 Motorola, Inc. Transienten-Unterdrückungsschaltung mit niedrigem Leistungsverbrauch
EP0524154A2 (de) * 1991-07-18 1993-01-20 STMicroelectronics S.r.l. Integrierte Spannungsreglerschaltung mit hoher Stabilität und geringen Leistungsverbrauch-Merkmalen

Also Published As

Publication number Publication date
EP0766163A3 (de) 1998-04-01
US5656927A (en) 1997-08-12
DE59601698D1 (de) 1999-05-27
DE19535807C1 (de) 1996-10-24
EP0766163B1 (de) 1999-04-21

Similar Documents

Publication Publication Date Title
DE3241364A1 (de) Digital gesteuerte praezisionsstromquelle mit einem offenen kompensationskreis
DE3937501A1 (de) Verfahren und vorrichtung zur erzeugung einer vorspannung
EP0939494B1 (de) Schaltungsanordnung mit Strom-Digital-Analog-Konvertern
EP0952508A1 (de) Referenzspannung-Erzeugungsschaltung
DE10143032C2 (de) Elektronische Schaltung zum Erzeugen einer Ausgangsspannung mit einer definierten Temperaturabhängigkeit
DE19624676C1 (de) Schaltungsanordnung zur Erzeugung eines Referenzpotentials
DE19735381C1 (de) Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben
DE2553431B2 (de) Referenzstromquelle zur Erzeugung eines temperaturunabhangigen Gleichstromes
DE3545392C2 (de)
DE3615383C2 (de) Eine Schaltung zur Verschiebung des Eingangspegels eines Digital-Analog-Wandlers
DE2924171C2 (de)
DE1279735C2 (de) Stromverstaerkende Abtastschaltung fuer Gleichspannungen
EP0237086B1 (de) Stromspiegelschaltung
DE3810058A1 (de) Schmitt-trigger-schaltung
EP0608694B1 (de) Integrierbare Stromquellenschaltung
DE3329665C2 (de)
DE10053374C2 (de) Bipolarer Komparator
DE3731130C2 (de) Spannungs/Strom-Wandleranordnung
DE3243706C1 (de) ECL-TTL-Signalpegelwandler
EP0766163B1 (de) Schaltungsanordnung zur Erzeugung eines Biaspotentials
DE60133068T2 (de) Differentiell angeordnetes transistorpaar mit mitteln zur degeneration der transkonduktanz
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes
EP0696741B1 (de) Bipolare kaskadierbare Schaltungsanordnung zur Signalbegrenzung und Feldstärkedetektion
EP0642217A1 (de) Schaltungsanordnung zur Einstellung des Querstroms einer Gegentaktendstufe
DE3811950C2 (de)

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IT

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19980505

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

17Q First examination report despatched

Effective date: 19980924

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

REF Corresponds to:

Ref document number: 59601698

Country of ref document: DE

Date of ref document: 19990527

ET Fr: translation filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19990616

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20030904

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050531

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050904

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20060921

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20061114

Year of fee payment: 11

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20070904

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080401

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20070904