EP0700180A1

EP0700180A1 - Means for processing digital audio signals

Info

Publication number: EP0700180A1
Application number: EP95112658A
Authority: EP
Inventors: Robert Huber; Andreas Von Ow; Philippe Duc
Original assignee: Studer Professional Audio AG
Current assignee: Harman International Industries Inc
Priority date: 1994-08-31
Filing date: 1995-08-11
Publication date: 1996-03-06

Abstract

The device has e.g. shift register and word memory interfaces (2,4) for n inputs (1a-1n) and m outputs (5a-5m) distributed selectively by a bus (3) to and from a single instruction multiple data (SIMD) computer (6) and a main processor (14). The computer consists of a control section (7) and a number of processing sections (8a-8h) connected in cascade. The main processor consists of a control section (15) and a processing section (16) linked to a communication unit (19) with interfaces (22,23) for an external main computer and main memory.

Description

Die Erfindung betrifft eine Vorrichtung zur Bearbeitung von digitalen Audio-Signalen, mit einer Anzahl n Eingängen, einer Anzahl m Ausgängen, mindestens einem Prozessor zur Bearbeitung der Signale und einem Bus zum wahlweisen Verteilen der Signale von den Eingängen an den Prozessor und die Ausgänge.The invention relates to a device for processing digital audio signals, having a number n inputs, a number m outputs, at least one processor for processing the signals and a bus for optionally distributing the signals from the inputs to the processor and the outputs.

Solche Vorrichtungen sind in der Audio-Technik bereits bekannt und bestehen typischerweise darin, dass zwischen die Eingänge und die Ausgänge ein Bus eingeschaltet ist, der zusätzlich mit einer Prozessoreinheit verbunden ist, in der die digitalen Signale eine Bearbeitung erhalten können. Als solche Bearbeitungen sind beispielsweise Filterfunktionen oder das Zusammenführen oder Addieren von Signalen zu verstehen. Der dabei verwendete Bus ist ein sogenannter Parallelbus, der für die Daten aus jedem Eingangskanal ein Zeitfenster bereithält, so dass die Signale im Bus seriell hintereinander geschaltet auftreten. Sind mehrere Prozessoren vorhanden, so weisen diese immer auch einen eigenen Steuerteil auf, so dass jeder Prozessor einzeln Instruktionen für die gewünschte Verarbeitung erhalten muss.Such devices are already known in audio technology and typically consist of a bus being connected between the inputs and the outputs, which bus is additionally connected to a processor unit in which the digital signals can be processed. Such processing is to be understood, for example, as filter functions or the merging or adding of signals. The bus used is a so-called parallel bus, which provides a time window for the data from each input channel so that the signals appear in series on the bus. If there are several processors, they always have their own control section, so that each processor must receive instructions for the desired processing.

Solche bekannte Vorrichtungen bieten zwar beliebige Möglichkeiten zur Signalverarbeitung an, sind aber sehr aufwendig und kompliziert im Aufbau und in der Steuerung, sobald eine grössere Anzahl Eingangs- und Ausgangskanäle vorgesehen sind. Durch die Serieschaltung der Daten im Bus ist auch seine Leistungsfähigkeit bald einmal ausgeschöpft, wenn er mit vielen Kanälen zusammenarbeiten muss.Although known devices of this type offer any possibilities for signal processing, they are very complex and complicated to construct and control as soon as a larger number of input and output channels are provided. By connecting the data in series on the bus, its performance will soon be exhausted if it has to work with many channels.

Die Erfindung wie sie in den Patentansprüchen gekennzeichnet ist, löst deshalb die Aufgabe, eine Vorrichtung zur Verarbeitung von digitalen Audio-Signalen zu schaffen, die es erlaubt, mit einer grösseren Anzahl Ein- und Ausgangskanälen zusammenzuarbeiten und dabei beliebige Verbindungen zwischen den Kanälen und beliebige Verarbeitungen von Signalen in der zur Verfügung stehenden Zeit, d.h. ohne Überlastungserscheinungen durchzuführen.The invention, as characterized in the claims, therefore solves the problem of creating a device for processing digital audio signals that allows to work with a larger number of input and output channels and thereby any connections between the channels and any processing of signals in the time available, ie to perform without signs of overload.

Dies wird dadurch erreicht, dass für die Verarbeitung der Signale ein SIMD (Single Instruction Multiple Data) Parallelrechner vorgesehen wird. Dieser kann von seinem einzigen Steuerteil aus Instruktionen an mehrere Prozessorteile abgeben, so dass diese zwar alle die gleiche Verarbeitung aber jeweils mit individuellen Daten durchführen können. Zusätzlich ist an den Bus ein Hauptprozessor angeschlossen, der einerseits die Daten den einzelnen Ein- und Ausgängen und andererseits Daten direkt in die Speicher der einzelnen Prozessorteile ein- und auslesen kann. Der Hauptprozessor ist auch an externe Bauelemente wie Speicher usw. angeschlossen, regelt den Verkehr mit diesen und kann mit diesen auch Daten austauschen. Vorzugsweise sind die einzelnen Prozessorteile auch mit einem weiteren Bus im Sinne einer Serieschaltung verbunden.This is achieved by providing a SIMD (single instruction multiple data) parallel computer for processing the signals. From its single control part, the latter can issue instructions to several processor parts, so that they can all carry out the same processing but each with individual data. In addition, a main processor is connected to the bus, which on the one hand can read and read the data from the individual inputs and outputs and, on the other hand, data directly into the memory of the individual processor parts. The main processor is also connected to external components such as memory etc., regulates the traffic with them and can also exchange data with them. The individual processor parts are preferably also connected to a further bus in the sense of a series connection.

Die durch die Erfindung erreichten Vorteile sind im wesentlichen darin zu sehen, dass damit die Struktur und die Steuerung solcher Vorrichtungen speziell dann erheblich vereinfacht wird, wenn viele Ein- und Ausgangskanäle zu bedienen sind.The advantages achieved by the invention are essentially to be seen in the fact that the structure and the control of such devices are considerably simplified, especially when many input and output channels have to be operated.

Im folgenden wir die Erfindung anhand von einen Ausführungsweg darstellenden Zeichnungen näher erläutert.In the following we will explain the invention in more detail with reference to drawings showing an embodiment.

Es zeigt

Figur 1 ein Prinzipschema der erfindungsgemässen Vorrichtung und
Figur 2 und 3 je ein Prinzipschema eines Teils der Vorrichtung.

It shows

Figure 1 shows a schematic diagram of the inventive device and
Figures 2 and 3 each show a schematic diagram of part of the device.

Figur 1 zeigt Eingänge 1a bis 1n für digitale Audio-Signale, die in eine Eingangsschnittstelle 2 münden. Diese besteht beispielsweise für jeden Eingang aus einem Schieberegister mit nachgeschaltetem Wortspeicher, was hier aber nicht dargestellt ist. Die Eingangsschnittstelle 2 ist an einen Parallel-Bus 3 angeschlossen, der wiederum mit einer Ausgangsschnittstelle 4 verbunden ist, die einen entsprechenden Aufbau wie die Eingangsschnittstelle 2 hat. An die Ausgangsschnittstelle 4 sind Ausgänge 5a bis 5m für digitale Ausgangssignale angeschlossen. Mit 6 ist ein SIMD-Rechner bezeichnet, der einen Steuerteil 7 und Prozessorteile 8a, 8b, 8c usw. aufweist, die jeweils über Anschlüsse 9a, 10a, 9b, 10b usw. mit dem Bus 3 verbunden sind. Ein weiterer Bus 11 verbindet einen Speicher 26 der Schnittstelle 2 mit dem Prozessorteil 8a, sowie die einzelnen Prozessorteile 8a, 8b, 8c usw. untereinander und endet in einem Prozessorteil 16 eines Hauptprozessors 14, so dass eine Serieschaltung entsteht. Über Anschlüsse 12 und 13 ist ferner der Hauptprozessor 14 mit dem Bus 3 verbunden. Der Hauptprozessor 14 besteht ebenfalls aus einem Steuerteil 15 und einem Prozessorteil 16. Dieser ist über weitere Anschlüsse 17 und 18 mit einer Kommunikationseinheit 19 verbunden, die wiederum als Bus ausgebildete Anschlüsse 20 und 21 für externe Bauelemente wie externe Hauptrechner und Speicher usw. aufweist. Die Kommunikationseinheit 19 besteht hier beispielsweise aus einer Schnittstelle 22 für die Kommunikation mit einem Hauptrechner und einer Schnittstelle 23 für die Kommunikation mit einem Hauptspeicher. Innerhalb der Rechner 6 und dem Hauptprozessor 14 sind die Elemente auch über Verbindungen 24 und 25 zur Übertragung von Befehlen verbunden. Anzufügen ist ferner, dass die Schnittstellen 2 und 4 je einen Speicher 26 und 27 für eine kaskadierte Eingabe oder Ausgabe von Daten aufweisen. Üeber entsprechende Ein- und Ausgänge 28 und 29 können mehrere derartige Vorrichtungen auch in Serie geschaltet werden. Dies ist beispielsweise dann notwendig, wenn mit einer noch grösseren Anzahl Eingängen 1 gearbeitet werden soll.FIG. 1 shows inputs 1a to 1n for digital audio signals which open into an input interface 2. For example, this consists of a shift register with a subsequent word memory for each input, but this is not shown here. The input interface 2 is connected to a parallel bus 3, which in turn is connected to an output interface 4, which has a structure similar to that of the input interface 2. Outputs 5a to 5m for digital output signals are connected to the output interface 4. 6 designates a SIMD computer which has a control part 7 and processor parts 8a, 8b, 8c etc., which are each connected to bus 3 via connections 9a, 10a, 9b, 10b etc. Another bus 11 connects a memory 26 of the interface 2 with the processor part 8a, and the individual processor parts 8a, 8b, 8c, etc., and ends in a processor part 16 of a main processor 14, so that a series circuit is created. The main processor 14 is also connected to the bus 3 via connections 12 and 13. The main processor 14 also consists of a control part 15 and a processor part 16. This is connected via further connections 17 and 18 to a communication unit 19, which in turn has connections 20 and 21 designed as a bus for external components such as external main computers and memories etc. The communication unit 19 consists here, for example, of an interface 22 for communication with a Main computer and an interface 23 for communication with a main memory. Within the computer 6 and the main processor 14, the elements are also connected via connections 24 and 25 for the transmission of commands. It should also be added that the interfaces 2 and 4 each have a memory 26 and 27 for cascaded input or output of data. A plurality of such devices can also be connected in series via corresponding inputs and outputs 28 and 29. This is necessary, for example, if you want to work with an even larger number of inputs 1.

Figur 2 zeigt schematisch den Aufbau des Steuerteils 7. Dieser besteht aus einem Instruktionsspeicher (INSTR RAM) 31, einem RISC (Reduced Instruction Set Computer) Prozessor 32 und einem Adressrechner (ADDRESS ALU) 33, die über je einen Bus 34 und 35 miteinander verbunden sind.FIG. 2 schematically shows the structure of the control part 7. This consists of an instruction memory (INSTR RAM) 31, a RISC (Reduced Instruction Set Computer) processor 32 and an address computer (ADDRESS ALU) 33, which are connected to each other via a bus 34 and 35 are.

Figur 3 zeigt beispielsweise den Aufbau eines Prozessorteiles 8a, 8b oder 8h. Dieser besteht aus einem Multiplizierer und Akkumulator (MAC) 36, einem Arbeitsregistersatz (ACCU) 37, der beispielsweise 8 Arbeitsregister umfasst, einer Arithmetisch-Logischen-Einheit (ALU) 38 und einem Datenspeicher (DATA RAM) 39 mit Adresszeigern 40. Diese Elemente sind über einen internen Bus 41 sowie Busse 42 und 43 miteinander verbunden. An den Multiplizierer und Akkumulator 36 sowie an den Arbeitsregistersatz 37 ist auch der weitere Bus 11 angeschlossen.Figure 3 shows, for example, the structure of a processor part 8a, 8b or 8h. This consists of a multiplier and accumulator (MAC) 36, a working register set (ACCU) 37, which comprises, for example, 8 working registers, an arithmetic logic unit (ALU) 38 and a data memory (DATA RAM) 39 with address pointers 40. These are elements connected to each other via an internal bus 41 and buses 42 and 43. The further bus 11 is also connected to the multiplier and accumulator 36 and to the working register set 37.

Der Steuerteil 15 kann den gleichen Aufbau wie der Steuerteil 7, der in Fig. 2 dargestellt ist, haben. Dies gilt auch für den Prozessorteil 16, der den gleichen Aufbau wie ein Prozessorteil 8a usw. wie er aus der Fig. 3 bekannt ist, haben kann.The control part 15 can have the same structure as the control part 7 shown in FIG. 2. This also applies to the processor part 16, which can have the same structure as a processor part 8a etc., as is known from FIG. 3.

Diese Vorrichtung kann beispielsweise für folgende Betriebsfälle in der nachfolgend beschriebenen Weise arbeiten. Dies ist aber keine abschliessende Darstellung sondern zeigt nur zwei wichtige Möglichkeiten auf.

1. Betriebsfall: Verzögerung und Ausführung einer Funktion f auf mehrere Audiodatensignale.

This device can work, for example, for the following operating cases in the manner described below. However, this is not a conclusive presentation but only shows two important options.

1st operating case: Delay and execution of a function f on several audio data signals.

Mehrere digitale Audiosignale gelangen über die Eingänge 1a, 1b, 1c, ... 1n in die Eingangsschnittstelle 2, wo sie vom Hauptprozessor 14 nacheinander über den Bus 3 und den Anschluss 12 gelesen und über den Anschluss 18 in die Schnittstelle 23 der Kommunikationseinheit 19 geschrieben werden, welche die Signale über den Anschluss 21 in einem hier nicht dargestellten externen Hauptspeicher ablegt. Im Hauptspeicher werden die Audiosignale eine bestimmte Zeit lang gespeichert, was nichts anderes bedeutet, als dass diese dort eine zeitliche Verzögerung erfahren. Ist diese erfolgt, so werden die verzögerten Audiosignale aus dem externen Hauptspeicher über den Anschluss 21, die Schnittstelle 23 und den Anschluss 18 vom Hauptprozessor 14 gelesen und über den Anschluss 13, den Bus 3 und die Anschlüsse 9a, 9b .. 9h den Prozessorteilen 8a, 8b, 8c .. 8h des SIMD Rechners 6 zugeführt. Während dieser für die Verzögerung eines Wertes benötigten Zeit werden andere Werte in gleicher Weise behandelt, so dass durch den Hauptprozessor 14 laufend Werte ein- und ausgelesen werden. Die Funktion f welche im Instruktionsspeicher 31 der Steuereinheit 7 des SIMD Rechners 6 beschrieben ist, wird nun im RISC Prozessor 32 ausgewertet in allen Prozessorteilen 8a, 8b, 8c ... 8h parallel ausgeführt. Der Hauptprozessor 14 liest nun nacheinander die Daten aus den Prozessorteilen 8a, 8b, 8c ... 8h über die Anschlüsse 10a, 10b, ... 10h, den Bus 3 und den Anschluss 12 ein und schreibt diese über den Anschluss 13, den Bus 3 in die Ausgänge 5a, 5b, ... 5m in der Ausgangsschnittstelle 4. Damit sind die Audiosignale verzögert und einer weiteren Bearbeitung f unterzogen worden.

2. Betriebsart: Mischung, Eingangs-Gewichtung und Gesamtgewichtung von digitalen Audiosignalen.

A plurality of digital audio signals arrive at the input interface 2 via the inputs 1a, 1b, 1c, ... 1n, where they are read in succession by the main processor 14 via the bus 3 and the connection 12 and written to the interface 23 of the communication unit 19 via the connection 18 which stores the signals via the connection 21 in an external main memory, not shown here. The audio signals are stored in the main memory for a certain time, which means that they experience a time delay there. Once this has taken place, the delayed audio signals are read from the external main memory via the connection 21, the interface 23 and the connection 18 by the main processor 14 and via the connection 13, the bus 3 and the connections 9a, 9b .. 9h the processor parts 8a , 8b, 8c .. 8h of the SIMD computer 6 supplied. During this time required for the delay of a value, other values are treated in the same way, so that the main processor 14 continuously reads and reads values. The function f which is described in the instruction memory 31 of the control unit 7 of the SIMD computer 6 is now evaluated in the RISC processor 32 in parallel in all processor parts 8a, 8b, 8c ... 8h. The main processor 14 now successively reads the data from the processor parts 8a, 8b, 8c ... 8h via the

connections

10a, 10b, ... 10h, the bus 3 and the connection 12 and writes them via the connection 13, the bus 3 into the

outputs

5a, 5b, ... 5m in the output interface 4. The audio signals are thus delayed and subjected to further processing f.

2. Operating mode: mixing, input weighting and total weighting of digital audio signals.

Die digitalen Audiosignale gelangen über die Eingänge 1a, 1b, 1c, ... 1n in die Eingangsschnittstelle 2, wo sie vom Hauptprozessor 14 nacheinander über den Bus 3 und den Anschluss 12 zuerst gelesen und dann über den Anschluss 13, den Bus 3 und die Anschlüsse 9a, 9b, 9c ... 9h in die Prozessorteile 8a, 8b, 8c ... 8h des SIMD Rechners 6 geschrieben werden.The digital audio signals reach the input interface 2 via the inputs 1a, 1b, 1c, ... 1n, where they are read in succession by the main processor 14 via the bus 3 and the connection 12 and then via the connection 13, the bus 3 and the Connections 9a, 9b, 9c ... 9h are written into the processor parts 8a, 8b, 8c ... 8h of the SIMD computer 6.

Die Eingangsgewichtung und Summierung welche im Instruktionsspeicher 31 der Steuereinheit 7 des SIMD Rechners 6 beschrieben ist, wird nun in allen Prozessorteilen 8a, 8b, 8c ... 8h parallel ausgeführt und alle Ergebnisse werden gleichzeitig als Summe über den weiteren Bus 11 in ein Arbeitsregister 37 des benachbarten Prozessorteils abgelegt. Die Daten aus dem weiteren Bus 11 gelangen nun auf direktem Weg in den Prozessorteil 16 des Hauptprozessors 14, wo die Gesamtgewichtung, welche im Instruktionspeicher 31 der Steuereinheit 15 beschrieben ist, ausgeführt und die jeweiligen Ergebnisse über den Anschluss 13 und den Bus 3 in die Ausgänge 5a, 5b, ... 5m der Ausgangsschnittstelle 4 geschrieben werden.The input weighting and summation, which is described in the instruction memory 31 of the control unit 7 of the SIMD computer 6, is now carried out in parallel in all processor parts 8a, 8b, 8c ... 8h and all results are simultaneously summed up in a working register 37 via the further bus 11 of the neighboring processor part. The data from the further bus 11 now go directly to the processor part 16 of the main processor 14, where the total weighting, which is described in the instruction memory 31 of the control unit 15, is carried out and the respective results via the connection 13 and the bus 3 into the outputs 5a, 5b, ... 5m of the output interface 4.

Die Daten, welche die Grösse der Gesamt- und der jeweiligen Eingangsgewichtung darstellen, werden von einer externen Einheit, beispielsweise dem externen Hauptrechner, über den Anschluss 20 in die Schnittstelle 22 der Kommunikationseinheit 19 geschrieben, wo sie vom Hauptprozessor 14 über den Anschluss 17 gelesen und mit der Beschreibung, welche sich im Instruktionsspeicher 31 des Steuerteils 15 befindet, ausgewertet und über den Anschluss 13, den Bus 3 und die Anschlüsse 9a, 9b, 9c ...9h in die entsprechenden Datenspeicher 39 der jeweiligen Prozessorteile 8a, 8b, 8c ... 8h geschrieben werden, wo sie dann als Koeffizienten zur Gewichtung verwendet werden.The data, which represent the size of the total and the respective input weighting, are written by an external unit, for example the external main computer, via the connection 20 into the interface 22 of the communication unit 19, where they are read by the main processor 14 via the connection 17 with the description, which is located in the instruction memory 31 of the control part 15, evaluated and via the connection 13, the bus 3 and the connections 9a, 9b, 9c ... 9h into the corresponding data memory 39 of the respective processor parts 8a, 8b, 8c. .. 8h are written, where they are then used as weighting coefficients.

Claims

Device for processing digital audio signals, with a number n inputs (1a to 1n), a number m outputs (5a to 5m), at least one processor (8, 16) for processing the signals and a bus (3) for optional Distribution of the signals from the inputs to the processor and the outputs, characterized in that the processor is a SIMD computer (6) with at least two processor parts (8a, 8b, ... 8h) which are connected to the bus and a further main processor (14) which is also connected to the bus and which has additional connections (17 to 23) to external components.

Device according to claim 1, characterized in that the SMID computer consists of a control part (7) and a plurality of processor parts (8a, 8b, ... 8h), the single control part being connected to the plurality of processor parts and all processor parts through the control part can be controlled in the same way.

Device according to claim 1, characterized in that the main processor (14) has a control part (15) and a single processor part (16).

Device according to claim 2, characterized in that the individual processor parts are connected to one another via a further bus (11) in such a way that a series circuit is created.

Device according to claim 4, characterized in that the further bus (11) on the one hand the first processor part (8a) of a series of processor parts with a memory (26) of the input interface (2) and on the other hand the last processor part (8h) with the main processor (14 ) connects directly.