EP0650112B1 - Konstantstromquelle - Google Patents

Konstantstromquelle Download PDF

Info

Publication number
EP0650112B1
EP0650112B1 EP94115731A EP94115731A EP0650112B1 EP 0650112 B1 EP0650112 B1 EP 0650112B1 EP 94115731 A EP94115731 A EP 94115731A EP 94115731 A EP94115731 A EP 94115731A EP 0650112 B1 EP0650112 B1 EP 0650112B1
Authority
EP
European Patent Office
Prior art keywords
constant current
field effect
source
effect transistors
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP94115731A
Other languages
English (en)
French (fr)
Other versions
EP0650112A3 (de
EP0650112A2 (de
Inventor
Michael Dipl.-Ing. Ludwig
Rolf Dipl.-Ing. Reber
Heinz-Peter Dr.-Ing. Feldle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space GmbH
Original Assignee
Daimler Benz Aerospace AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz Aerospace AG filed Critical Daimler Benz Aerospace AG
Publication of EP0650112A2 publication Critical patent/EP0650112A2/de
Publication of EP0650112A3 publication Critical patent/EP0650112A3/de
Application granted granted Critical
Publication of EP0650112B1 publication Critical patent/EP0650112B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Definitions

  • the invention is based on a constant current source the preamble of claim 1.
  • Constant current source For many circuit arrangements, especially in electronics, a constant current source is required. This owns a very high internal resistance, theoretically should be infinite. A realization of one Constant current source is with the help of semiconductor devices possible, e.g. as a so-called current mirror circuit, e.g. from Meinke, Gundlach: Taschenbuch der Hochfrequenztechnik, 4th edition (1986), pp. M22-M23.
  • the invention has for its object a generic Specify constant current source using at least a field effect transistor in integrated technology can be produced.
  • a first advantage of the invention is that in technically simple and inexpensive way a predeterminable Constant current is adjustable.
  • a second advantage is that the set Constant current is almost independent of the manufacturing process of the field effect transistors and hence their electrical properties.
  • a third advantage is that the set one Constant current is almost independent of temperature-dependent electrical properties of the field effect transistors.
  • a fourth advantage is that only one Type of field effect transistor is necessary.
  • a fifth advantage is that in addition to the two field effect transistors only ohmic resistors are needed, which are integrated in a cost-effective manner Technology can be produced.
  • a sixth advantage is that the following described circuit arrangement in a reliable and inexpensive Way in GaAs technology integrated circuits e.g. High-frequency circuits, can be integrated is.
  • the figure shows two n-channel JFETs A1, A2, which are produced on a semiconductor substrate in the same manufacturing process. Both JFETs A1, A2 have essentially the same pinch-off voltage U p and essentially the same saturation current I DSS .
  • the latter is chosen to be substantially larger than the constant current I const to be set , for example I DSS > 5 ⁇ I const .
  • the voltage source for example a 7 volt voltage source, one pole (+) is connected to the (circuit) ground M, so that a negative voltage source arises.
  • the second JFET A2 is connected as a current source.
  • its drain D2 is connected to ground M
  • gate G2 and source S2 are connected to one another and connected to a connection of the resistor network R4 to R6, the other connection of which is connected to the minus pole (-) of the voltage source Sp.
  • the ohmic resistor network R4 to R6 consists of a series connection of the ohmic resistors R4, R5, which are bridged by the ohmic resistor R6. If the drain current I D2 now flows through this resistance network, a control voltage U GS is generated at the resistor R5 which is dependent on the latter and the drain current I D2 and by means of which the constant current I const flowing through the first JFET A1 can be set.
  • the gate G1 of the first JFET A1 is connected to the minus pole (-), to which there is also a connection of the resistor R5.
  • Source S1 is at the other terminal of resistor R5.
  • Drain D1 is connected to a terminal P1 to which a circuit arrangement through which the constant current I const is to flow can be connected.
  • a circuit arrangement through which the constant current I const is to flow can be connected.
  • a related source S1 negative voltage U GS at the gate G1 which optimally controls JFET A1.
  • the second JFET A2 therefore always measures the current saturation current I DSS , which depends in particular on the production process and the current temperature, and in particular is converted by the resistor R5 into a voltage U GS controlling the first JFET A1. It can be seen that the desired constant current I const is adjustable by changing the resistance R5 in particular.
  • the constant current I const remains essentially unchanged with unchanged resistance values of the resistors R4 to R6, even if the pinch-off voltage U p and the saturation current I DSS change within a wide range, for example -1.4 V ⁇ U p ⁇ -1 V; 6m A ⁇ I DSS ⁇ 8.5 mA.
  • resistor network R4 to R6 can therefore be calculated as a function of the desired constant current I const .
  • the resistors R4 to R6 can therefore be manufactured, for example, in an integrated form without subsequent adjustment.
  • Such large tolerance ranges occur in particular of GaAs technology, especially for high and / or High frequency circuits, e.g. so-called millimeter wave circuits.
  • the circuit arrangement described is can be produced in MESFET technology for GaAs technology, so that advantageously an integration in monolithic and / or built-in hybrid integrated high-frequency components is possible. With the arrangement described is for example a level converter circuit producible in the submitted on the same day German patent application P .. .. ... (internal file number: UL 93 / 39b) is described in more detail.
  • the invention is not limited to the exemplary embodiment described, but can be applied analogously to others.
  • the resistors R4, R5 can be designed as a potentiometer, the center tap of which is connected to the source S1 of the first JFET A1. In this way, the constant current I const can be set continuously within predefinable limits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)

Description

Die Erfindung geht aus von einer Konstantstromquelle nach dem Oberbegriff des Patentanspruchs 1.
Für viele Schaltungsanordnungen, insbesondere in der Elektronik, wird eine Konstantstromquelle benötigt. Diese besitzt einen sehr hohen Innenwiderstand, der theoretisch unendlich sein sollte. Eine Realisierung einer solchen Konstantstromquelle ist mit Hilfe von Halbleiterbauelementen möglich, z.B. als sogenannte Stromspiegel-Schaltung, die z.B. aus Meinke, Gundlach: Taschenbuch der Hochfrequenztechnik, 4. Auflage (1986), S. M22-M23, bekannt ist.
Der Erfindung liegt die Aufgabe zugrunde, eine gattungsgemäße Konstantstromquelle anzugeben, die mit Hilfe von mindestens einem Feldeffekt-Transistor in integrierter Technologie herstellbar ist.
Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen entnehmbar.
Ein erster Vorteil der Erfindung besteht darin, daß in technisch einfacher und kostengünstiger Weise ein vorgebbarer Konstantstrom einstellbar ist.
Ein zweiter Vorteil besteht darin, daß der eingestellte Konstantstrom in weiten Grenzen nahezu unabhängig ist von dem Herstellungsprozess der Feldeffekt-Transistoren und damit deren elektrischen Eigenschaften.
Ein dritter Vorteil besteht darin, daß der eingestellte Konstantstrom in weiten Grenzen nahezu unabhängig ist von temperaturabhängigen elektrischen Eigenschaften der Feldeffekt-Transistoren.
Ein vierter Vorteil besteht darin, daß nur ein einziger Typ von Feldeffekttransistor notwendig ist.
Ein fünfter Vorteil besteht darin, daß zusätzlich zu den zwei Feldeffekt-Transistoren lediglich ohmsche Widerstände benötigt werden, welche in kostengünstiger Weise in integrierter Technologie herstellbar sind.
Ein sechster Vorteil besteht darin, daß die nachfolgend beschriebene Schaltungsanordnung in zuverlässiger und kostengünstiger Weise in mit GaAs-Technologie hergestellte integrierte Schaltungen z.B. Hochfrequenzschaltungen, integrierbar ist.
Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispieles unter Bezugnahme auf eine schematisch dargestellte Figur näher erläutert.
Im folgenden wird das Wort Feldeffekt-Transistor durch FET abgekürzt. Diese Abkürzung ist einem Fachmann geläufig.
Das im folgenden erläuterte Beispiel beruht auf der Verwendung zweier n-Kanal-JFETs. Einem Fachmann ist es jedoch geläufig, eine entsprechende Schaltung mit Hilfe von p-Kanal-JFETs aufzubauen, so daß die Erfindung auch diese umfaßt.
Die Figur zeigt zwei n-Kanal-JFETs A1, A2, die auf einem Halbleitersubstrat in demselben Herstellungsvorgang erzeugt sind. Beide JFETs A1, A2 besitzen im wesentlichen dieselbe Abschnürspannung Up sowie im wesentlichen denselben Sättigungsstrom IDSS. Letzterer ist wesentlich größer gewählt als der einzustellende Konstantstrom Ikonst, z.B. IDSS > 5·Ikonst. Bei der Spannungsquelle, z.B. einer 7-Volt-Spannungsquelle, ist der eine Pol (+) mit der (Schaltungs-)Masse M verbunden, so daß eine negative Spannungsquelle entsteht. Zwischen den Polen -,M ist eine Reihenschaltung aus dem Widerstandsnetzwerk R4 bis R6 und einem zweiten JFET A2 angeordnet, wobei der JFET A2 so beschaltet ist, daß durch ihn der Sättigungsstrom ID2 = IDSS fließt. Dieser Drainstrom ID2 = IDSS ist lediglich abhängig von den Eigenschaften des zweiten JFET's A2, z.B. dessen momentaner Temperatur. Um diese Abhängigkeit ausnutzen zu können, ist der zweite JFET A2 als Stromquelle geschaltet. Dazu ist dessen Drain D2 an Masse M gelegt, Gate G2 und Source S2 sind miteinander verbunden und an einen Anschluß des Widerstandsnetzwerkes R4 bis R6 gelegt, dessen anderer Anschluß an dem Minus-Pol (-) der Spannungsquelle Sp liegt. Das ohmsche Widerstandsnetzwerk R4 bis R6 besteht aus einer Reihenschaltung der ohmschen Widerstände R4, R5, die durch den ohmschen Widerstand R6 überbrückt sind. Fließt nun durch dieses Widerstandsnetzwerk der Drainstrom ID2, so entsteht an dem Widerstand R5 eine von diesem und dem Drainstrom ID2 abhängige Steuerspannung UGS, über welche der durch den ersten JFET A1 fließende Konstantstrom Ikonst einstellbar ist. Dazu ist bei dem ersten JFET A1 dessen Gate G1 mit dem Minus-Pol (-) verbunden, an dem auch ein Anschluß des Widerstandes R5 liegt. Source S1 liegt an dem anderen Anschluß des Widerstandes R5. Drain D1 ist mit einem Anschluß P1 verbunden, an den eine Schaltungsanordnung, durch welche der Konstantstrom Ikonst fließen soll, anschließbar ist. An dem ersten JFET A1 entsteht daher am Gate G1 eine bezügliche Source S1 negative Spannung UGS, welche JFET A1 optimal steuert.
Durch den zweiten JFET A2 wird also immer der aktuelle Sättigungsstrom IDSS, der insbesondere von dem Herstellungsvorgang sowie der aktuellen Temperatur abhängt, gemessen und insbesondere durch den Widerstand R5 in eine den ersten JFET A1 steuernde Spannung UGS umgewandelt. Es ist ersichtlich, daß der gewünschte Konstantstrom Ikonst durch eine Änderung insbesondere des Widerstandes R5 einstellbar ist.
Für einen exemplarisch gewählten Konstantstrom Ikonst gelten für die beschriebene Anordnung folgende Werte:
  • Betriebsspannung UB = -7 V;
  • Abschnürspannung Up der JFETs A1, A2: Up = -1,2 V;
  • Sättigungsstrom IDSS der JFETs A1, A2: IDSS = 7,3 mA;
  • mit den ohmschen widerständen R4 = 1300 Ω, R5 = 300 Ω, R6 = 700 Ω ergibt sich eine Steuerspannung UGS = 0,7 V.
    • Es ist besonders vorteilhaft, daß der Konstantstrom Ikonst bei unveränderten Widerstandswerten der Widerstände R4 bis R6 im wesentlichen unverändert bleibt, selbst wenn sich die Abschnürspannung Up sowie der Sättigungsstrom IDSS in einem weiten Bereich ändern, z.B. -1,4 V ≤ Up ≤ -1 V; 6m A ≤ IDSS ≤ 8,5 mA.
    Derart große Toleranzbereiche von ungefähr ± 20 % können bei der Herstellung der JFETs auftreten und erfordern in vorteilhafter Weise kein nachträgliches Abgleichen der beschriebenen Schaltung. Das Widerstandsnetzwerk R4 bis R6 ist daher in Abhängigkeit von dem gewünschten Konstantstrom Ikonst berechenbar. Die Widerstände R4 bis R6 sind daher z.B. in integrierter Form ohne nachträgliche Abgleichsmöglichkeit herstellbar.
    Derartig große Toleranzbereiche treten insbesondere bei der GaAs-Technologie auf, insbesondere bei Hoch- und/oder Höchstfrequenzschaltungen, z.B. sogenannten Millimeterwellenschaltungen. Die beschriebene Schaltungsanordnung ist in MESFET-Technologie für GaAs-Technologie herstellbar, so daß vorteilhafterweise eine Integration in monolithisch- und/oder hybrid-integriert aufgebaut Höchstfrequenzbauelemente möglich ist. Mit der beschriebenen Anordnung ist beispielsweise eine Pegelwandler-Schaltung herstellbar, die in der am gleichen Tag eingereichten deutschen Patentanmeldung P .. .. ... (internes Aktenzeichen: UL 93/39b) näher beschrieben ist.
    Die Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt, sondern sinngemäß auf weitere anwendbar. Beispielsweise können die Widerstände R4, R5 als Potentiometer ausgebildet werden, dessen Mittenabgriff mit Source S1 des ersten JFETs A1 verbunden ist. Auf diese Weise ist eine kontinuierliche Einstellung des Konstantstromes Ikonst in vorgebbaren Grenzen möglich.

    Claims (7)

    1. Konstantstromquelle mit einstellbarem Konstantstrom, der mit Hilfe mindestens einem Halbleiterbauelement erzeugt wird, dadurch gekennzeichnet,
      daß eine Spannungsteilerschaltung vorhanden ist, bestehend aus einer Reihenschaltung aus einem als Stromquelle geschaltetem zweiten Feldeffekt-Transistor (A2), mit den Anschlüssen Source (S2), Drain (D2) sowie Gate (G2), wobei Drain (D2) an einen Pol (M) einer Spannungsquelle (Sp) angeschlossen ist, Source (S2) und Gate (G2) verbunden sind, und mindestens einem einstellbarem ohmschen Widerstand (R4 bis R6), dessen ein Anschluß mit Source (S2) und dessen anderer Anschluß mit dem anderen Pol (-) der Spannungsquelle (Sp) verbunden ist,
      daß ein erster Feldeffekt-Transistor (A1) vorhanden ist,
      dessen Gate (G1) mit dem anderen Pol (-) der Spannungsquelle (Sp) verbunden ist,
      dessen Source (S1) an den Widerstand (R4 bis R6) angeschlossen ist derart, daß zwischen Gate (G1) und Source (S1) ein Widerstand (R5) vorhanden ist, der in Abhängigkeit von dem einzustellenden Konstantstrom (Ikonst), der über Drain (D1) fließt, gewählt ist,
      dessen Drain (D1) an ein Bauelement anschließbar ist, das für den Konstantstrom (Ikonst) bestimmt ist,
      daß bei beiden Sperrschicht-Feldeffekt-Transistoren (A1, A2) sich der Sättigungsstrom (IDSS) proportional zur Abschnürspannung (Up) verhält und
      daß beide Feldeffekt-Transistoren (A1, A2) ein gleiches elektrisches Verhalten besitzen.
    2. Konstantstromquelle nach Anspruch 1, dadurch gekennzeichnet, daß der einstellbare Widerstand (R4 bis R6) aus einer Reihenschaltung zweier Widerstände (R4, R5) besteht, zu welcher der Widerstand (R6) parallel geschaltet ist.
    3. Konstantstromquelle nach Anspruch 1 oder Anspruch 2, daß beide Feldeffekt-Transistoren (A1, A2) einen Sättigungsstrom (IDSS) besitzen, der wesentlich größer als der einzustellende maximale Konstantstrom (Ikonst) ist.
    4. Konstantstromquelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Feldeffekttransistoren (A1, A2) als integrierte Transistoren ausgebildet sind.
    5. Konstantstromquelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Feldeffekt-Transistoren als Sperrschicht-Feldeffekt-Transistoren ausgeführt sind.
    6. Konstantstromquelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest die Sperrschicht-Feldeffekt-Transistoren (A1, A2) mittels GaAs-Technologie hergestellt sind.
    7. Konstantstromquelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest die Sperrschicht-Feldeffekt-Transistoren (A1, A2) mittels der MESFET-Technologie hergestellt sind.
    EP94115731A 1993-10-20 1994-10-06 Konstantstromquelle Expired - Lifetime EP0650112B1 (de)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    DE4335683 1993-10-20
    DE4335683A DE4335683A1 (de) 1993-10-20 1993-10-20 Konstantstromquelle

    Publications (3)

    Publication Number Publication Date
    EP0650112A2 EP0650112A2 (de) 1995-04-26
    EP0650112A3 EP0650112A3 (de) 1995-08-30
    EP0650112B1 true EP0650112B1 (de) 1998-08-05

    Family

    ID=6500532

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP94115731A Expired - Lifetime EP0650112B1 (de) 1993-10-20 1994-10-06 Konstantstromquelle

    Country Status (4)

    Country Link
    US (1) US5488328A (de)
    EP (1) EP0650112B1 (de)
    DE (2) DE4335683A1 (de)
    ES (1) ES2121595T3 (de)

    Families Citing this family (11)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    DE4335684A1 (de) * 1993-10-20 1995-04-27 Deutsche Aerospace Treiberschaltung zur Erzeugung einer Schaltspannung
    EP0748047A1 (de) * 1995-04-05 1996-12-11 Siemens Aktiengesellschaft Integrierte Pufferschaltung
    US5903177A (en) * 1996-09-05 1999-05-11 The Whitaker Corporation Compensation network for pinch off voltage sensitive circuits
    US5864230A (en) * 1997-06-30 1999-01-26 Lsi Logic Corporation Variation-compensated bias current generator
    US5977813A (en) * 1997-10-03 1999-11-02 International Business Machines Corporation Temperature monitor/compensation circuit for integrated circuits
    JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
    DE19830356C1 (de) * 1998-07-07 1999-11-11 Siemens Ag Verfahren zum Abgleichen eines Widerstands in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens
    US6046579A (en) * 1999-01-11 2000-04-04 National Semiconductor Corporation Current processing circuit having reduced charge and discharge time constant errors caused by variations in operating temperature and voltage while conveying charge and discharge currents to and from a capacitor
    DE19940382A1 (de) * 1999-08-25 2001-03-08 Infineon Technologies Ag Stromquelle für niedrige Betriebsspannungen mit hohem Ausgangswiderstand
    US7333156B2 (en) * 1999-08-26 2008-02-19 Canadian Space Agency Sequential colour visual telepresence system
    GB0811483D0 (en) * 2008-06-23 2008-07-30 Xipower Ltd Improvements in and relating to self oscillating flyback circuits

    Family Cites Families (9)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    SU1061124A1 (ru) * 1982-01-25 1983-12-15 Osipov Yurij V Стабилизатор посто нного тока
    JPH0640290B2 (ja) * 1985-03-04 1994-05-25 株式会社日立製作所 安定化電流源回路
    US4716356A (en) * 1986-12-19 1987-12-29 Motorola, Inc. JFET pinch off voltage proportional reference current generating circuit
    US4760284A (en) * 1987-01-12 1988-07-26 Triquint Semiconductor, Inc. Pinchoff voltage generator
    US4868416A (en) * 1987-12-15 1989-09-19 Gazelle Microcircuits, Inc. FET constant reference voltage generator
    GB2211322A (en) * 1987-12-15 1989-06-28 Gazelle Microcircuits Inc Circuit for generating reference voltage and reference current
    JP2753266B2 (ja) * 1988-06-20 1998-05-18 株式会社日立製作所 半導体回路
    US4820968A (en) * 1988-07-27 1989-04-11 Harris Corporation Compensated current sensing circuit
    US5065043A (en) * 1990-03-09 1991-11-12 Texas Instruments Incorporated Biasing circuits for field effect transistors using GaAs FETS

    Also Published As

    Publication number Publication date
    EP0650112A3 (de) 1995-08-30
    DE59406607D1 (de) 1998-09-10
    ES2121595T3 (es) 1998-12-01
    EP0650112A2 (de) 1995-04-26
    US5488328A (en) 1996-01-30
    DE4335683A1 (de) 1995-04-27

    Similar Documents

    Publication Publication Date Title
    EP0288016B1 (de) Komparator mit erweitertem Eingangsgleichtaktspannungsbereich
    EP0483537B1 (de) Stromquellenschaltung
    DE2802189C3 (de) Gegentakt-Verstärkerschaltung
    DE2641860A1 (de) Integrierte stromversorgungsschaltung
    EP0650112B1 (de) Konstantstromquelle
    EP0680143A2 (de) CMOS-Abschlusswiderstandsschaltung
    DE19905078C1 (de) Verfahren und Vorrichtung zur Symmetrierung der Verlustleistung mehrerer parallel geschalteter Kaskodenschaltungen
    EP1067673A2 (de) Mischer mit einstellbarer Linearität
    DE3135722C2 (de) Hystereseschaltung
    DE69821197T2 (de) Differenzverstärker, integrierte schaltung und telefon
    DE69117032T2 (de) Endstufe mit dem Verstärkungsfaktor Eins insbesondere für monolithisch integrierbare Leistungsverstärker
    DE2653484A1 (de) Integrierbarer konstantwiderstand
    DE2631916B2 (de) Auf einem Halbleiterchip aufgebauter Differenzverstärker mit MOS-Feldeffekttransistoren
    DE3626088C2 (de)
    EP0544143B1 (de) Integrierte Komparatorschaltung
    DE3516112A1 (de) Integrierbare lastspannung-samplingschaltung fuer effektivlast-mittelwertspannungs-steuereinrichtung
    EP0021085A2 (de) Monolithisch integrierbarer Transistorverstärker
    DE69108424T2 (de) Spannungsgesteuerter Widerstand.
    EP0541164A1 (de) Verstärker
    EP0289807B1 (de) Verfahren zur Temperaturkompensation von elektrischen Netzwerken sowie Anordnungen hierzu
    EP0692877B1 (de) Treiberschaltung
    DE2329579C3 (de) Quadrier- oder Effektivwertgleichrichter-Schaltung
    DE19605248C1 (de) Treiberschaltung
    EP0650258B1 (de) Treiberschaltung zur Erzeugung einer Schaltspannung
    DE10102443A1 (de) Stromquellenschaltung

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A2

    Designated state(s): DE ES FR GB IT NL SE

    PUAL Search report despatched

    Free format text: ORIGINAL CODE: 0009013

    AK Designated contracting states

    Kind code of ref document: A3

    Designated state(s): DE ES FR GB IT NL SE

    17P Request for examination filed

    Effective date: 19960122

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    17Q First examination report despatched

    Effective date: 19971126

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    ITF It: translation for a ep patent filed

    Owner name: BARZANO' E ZANARDO MILANO S.P.A.

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): DE ES FR GB IT NL SE

    REF Corresponds to:

    Ref document number: 59406607

    Country of ref document: DE

    Date of ref document: 19980910

    GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

    Effective date: 19981019

    REG Reference to a national code

    Ref country code: ES

    Ref legal event code: FG2A

    Ref document number: 2121595

    Country of ref document: ES

    Kind code of ref document: T3

    ET Fr: translation filed
    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed
    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: IF02

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: GB

    Payment date: 20050926

    Year of fee payment: 12

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: SE

    Payment date: 20051013

    Year of fee payment: 12

    Ref country code: NL

    Payment date: 20051013

    Year of fee payment: 12

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: DE

    Payment date: 20051014

    Year of fee payment: 12

    Ref country code: FR

    Payment date: 20051014

    Year of fee payment: 12

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: ES

    Payment date: 20051017

    Year of fee payment: 12

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: SE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20061007

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: IT

    Payment date: 20061031

    Year of fee payment: 13

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: NL

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20070501

    Ref country code: DE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20070501

    EUG Se: european patent has lapsed
    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20061006

    NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

    Effective date: 20070501

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: ST

    Effective date: 20070629

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20061006

    REG Reference to a national code

    Ref country code: ES

    Ref legal event code: FD2A

    Effective date: 20061007

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20061031

    Ref country code: ES

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20061007

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20071006