EP0541855A1 - Codewort-detektion in einem seriell übertragenen optischen Signal - Google Patents

Codewort-detektion in einem seriell übertragenen optischen Signal Download PDF

Info

Publication number
EP0541855A1
EP0541855A1 EP91119564A EP91119564A EP0541855A1 EP 0541855 A1 EP0541855 A1 EP 0541855A1 EP 91119564 A EP91119564 A EP 91119564A EP 91119564 A EP91119564 A EP 91119564A EP 0541855 A1 EP0541855 A1 EP 0541855A1
Authority
EP
European Patent Office
Prior art keywords
code word
optical
delay
signal
electrical signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP91119564A
Other languages
English (en)
French (fr)
Other versions
EP0541855B1 (de
Inventor
Ulrich Gruhler
Robert Osborne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to AT91119564T priority Critical patent/ATE163097T1/de
Priority to EP91119564A priority patent/EP0541855B1/de
Priority to DE59108932T priority patent/DE59108932D1/de
Publication of EP0541855A1 publication Critical patent/EP0541855A1/de
Application granted granted Critical
Publication of EP0541855B1 publication Critical patent/EP0541855B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E1/00—Devices for processing exclusively digital data
    • G06E1/02—Devices for processing exclusively digital data operating upon the order or content of the data handled

Definitions

  • glass fibers are increasingly used as a transmission medium.
  • One advantage of glass fibers is the large bandwidth, which in principle enables transmission bit rates up to the THz range. At high transmission bit rates, optical signal processing is used with advantage.
  • the invention relates to a method and a circuit arrangement for carrying out a method for recognizing a code word having a specific combination of bits in a serially transmitted optical signal, in which the optical signal is divided into a plurality of delay lines, each with a different delay period, and in which the delayed ones Signals are evaluated.
  • a correlator is known from IEEE LCS MAGAZINE, May 1990, pages 54 ... 67, in which a serially transmitted optical signal is divided into a plurality of parallel delay lines, each with a different delay time.
  • the optical powers of the signals emitted by the delay lines are summed and fed to a threshold value decider.
  • the threshold value decider emits an output signal and thus indicates an auto-correlation peak of the optical input signal of the correlator.
  • this correlator requires a long code word length in order to have a sufficient amplitude separation of the auto-correlation peak from the through To achieve cross-correlation-related secondary maxima, and also a threshold switch with a high upper cut-off frequency to detect the auto-correlation peak.
  • a threshold switch with a high upper cut-off frequency to detect the auto-correlation peak.
  • the sum signal, to which a synchronization signal is added, is fed to a photodetector.
  • the signal from the photodetector is fed to a threshold value decider, which emits an output signal when a threshold value of the supplied signal is exceeded.
  • This correlator is able to distinguish a larger number of code words from the correlator mentioned above, given the same relatively long code word length, but taking into account the effort for the synchronization.
  • the invention is based on the problem of specifying a correlator which, in the case of a predetermined number of code words to be distinguished, requires a code word length which is significantly reduced compared to the known correlators.
  • the problem is solved according to the invention in a correlator according to the preamble, in that the optical signals emitted by the delay lines are each converted into electrical signals individually and the electrical signals are logically combined, the logical combination only when the predetermined code word is transmitted to deliver a Output signal leads.
  • the correlator according to the invention can recognize asynchronously transmitted code words. According to a development of the invention, the bits of both levels of the code word are evaluated. In addition to a further shortening of the necessary code word length, this measure brings with it the advantage of security against error-related output signals due to a continuous signal at the input of the correlator.
  • FIG. 1 shows a correlator which evaluates the order of priority of the bits contained in a code word and represented by a high optical level (“1”).
  • Optical, serially transmitted binary signals which may represent code words, are fed to an optical splitter SP via an input line E, which may be provided by an optical fiber.
  • the Code words may have a certain number of bits.
  • the binary signals are fed in parallel from the splitter to a plurality of delay lines VL1 ... VL3, each of which has a different delay period.
  • the number of delay lines that can be provided by fiber optic lines or other optical waveguide structures is equal to the number of characteristic bits of the predetermined code word, represented by a high optical level. Compared to the delay line with the smallest delay period (in FIG.
  • delay line VL2 may have a delay time increased by two bit transmission time periods compared to delay line VL1
  • delay line VL3 may have a delay time increased by three bit transmission time periods compared to delay line VL1.
  • the signal emitted by the delay lines at the end facing away from the junction is fed to an opto-electrical converter given by a photodiode PD.
  • the photodiodes PD1 ... PD3 are connected in series in the same direction.
  • the cathode-side connection of the series connection is connected to the high-potential (+) terminal of a DC voltage source supplying direct current at its two terminals, and the anode-side connection of the series connection is connected via a resistor R to the low-potential (-) terminal of the DC voltage source .
  • the photodiodes in the reverse direction do not allow any current to flow if they are not exposed. If all of the photodiodes of the series circuit are exposed simultaneously, a current flows from the high potential via the photodiodes and the resistor to the low potential, the current flow through the resistor R causing a voltage rise across the resistor.
  • FIG. 3 illustrates signal states for two successive binary signal sequences in the device according to the invention according to FIG. 1.
  • the second binary signal sequence represents the predetermined code word in which the device according to FIG. 1 outputs a significant output signal at output A.
  • the first binary signal sequence is formed with five bits, starting with a bit represented by a high level and bits represented by a high level, followed by bits represented by a low level. This binary signal sequence is shown in FIG.
  • the binary signal sequence is supplied to all delay lines VL1 ... VL3 via the branch SP.
  • the binary signal may be delayed by half a bit transmission period, as shown in line VL1, FIG.
  • the delay line VL2, as shown in line VL2 may have a delay time which is two bit transmission times longer than the delay line VL1
  • the delay line VL3, as shown in line VL3 may have a delay time which is three bit transmission times longer than the delay line VL1. From the lines VL1 ... VL3 it can be seen that the delay lines VL1 ...
  • the second binary signal sequence (row E, right half of the row), which comprises four bits, begins with two consecutive bits represented by a high level, one of which is represented by a Low level bit follows, followed by a high level bit. This binary signal sequence is fed to input E of the device according to FIG. 1 and is correspondingly delayed on the delay lines.
  • FIG. 2 shows a device according to the invention, in which in an evaluation device AW1 the characteristic bits of the predetermined code word represented by a high level and in an evaluation device AW2 the characteristic bits of the code word represented by a low level are evaluated.
  • Optical input binary signals transmitted serially to the branching device SP are fed to the input E via an optical fiber line.
  • VL3 corresponding to the characteristic bits of a predetermined code word represented by a high level, leads from the branching device to the evaluation device AW1 with a delay duration corresponding to the order of priority in the code word of one of these bits.
  • the evaluation device AW1 only outputs a significant output signal at its output A1 when, as in the correlator described further above, the correspondingly delayed bits of the predetermined code word represented by the high level simultaneously illuminate the photodiodes PD1 ... PD3. Furthermore, a number of delay lines VL4...
  • VL6 corresponding to the characteristic bits of the predetermined code word represented by a low level, with a delay duration corresponding to the order of priority in the code word of one of these bits leads from the branching device VZ to an evaluation device AW2.
  • Each of these delay lines VL4 ... VL6 can expose a photodiode PD4..PD6 at its end facing away from the splitter SP.
  • the photodiodes PD4 ... PD6 of the evaluation device AW2 are connected in parallel in the same direction.
  • the parallel connection of the photodiodes can be replaced by an optical summer, in which the optical powers emitted by the delay lines are summed and converted into an electrical signal by means of a single photodiode.
  • the parallel connection of the photodiodes with the resistor R2 forms a series connection.
  • the series connection is connected to the cathode side of the photodiodes with the high potential (+) terminal of a voltage source supplying direct current at its two terminals.
  • the series circuit On the resistance side, the series circuit is connected to the terminal of the DC voltage source that has the low potential (-).
  • a current flows through the resistor R2.
  • the current flow through resistor R2 causes a voltage rise across the resistor.
  • the voltage rise is fed via an input e2 to the threshold value decider SE2, which can be provided by a threshold value switch with a low upper limit frequency.
  • the threshold value decision SE2 may emit a significant output signal at its output A2 if there is a voltage rise at its input e2.
  • the evaluation device AW2 therefore always delivers a significant output signal at its output A2 when one of the photodiodes PD4 ... PD6 is exposed.
  • the delay lines VL1 ... VL6 are coordinated with each other in their respective delay times so that when the predetermined code word is transmitted at input E, the delay lines leading to the evaluation device AW1 simultaneously emit an optical signal with a high level on the output side, while the delay lines leading to Evaluation device AW2 deliver an optical signal with a low level at the same time.
  • the evaluation device AW1 delivers a significant output signal at its output A1, while the evaluation device AW2 does not supply a significant output signal at its output A2.
  • the outputs A1 and A2 are fed to a logic circuit L which, when the last-mentioned signal combination is present at the inputs A1 and A2, delivers a significant output signal at its output A.
  • the correlator therefore delivers a significant output signal at output A when the predetermined code word is transmitted at input E.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Communication Cables (AREA)

Abstract

Im Rahmen der optischen Signalverarbeitung wird ein Korrelator vorgeschlagen, der ein vorgegebenes, in einem seriell übertragenen optischen Signal übertragenes Codewort erkennt, indem das optische Signal parallel einer Mehrzahl von Verzögerungsleitungen mit jeweils unterschiedlicher Verzögerungsdauer zugeführt wird und die von den Verzögerungsleitungen abgegebenen Signale jeweils für sich in elektrische Signale umgesetzt werden, deren Auswertung nur bei Übertragung des vorgegebenen Codewortes ein signifikantes Ausgangssignal bewirkt. <IMAGE>

Description

  • Zur leitungsgebundenen Nachrichtenübertragung in Kommunikationssystemen werden in zunehmendem Maße Glasfasern als Übertragungsmedium eingesetzt. Ein Vorteil der Glasfasern beruht auf der großen Bandbreite, die prinzipiell Übertragungsbitraten bis in den THz-Bereich ermöglicht. Bei hohen Übertragungsbitraten wird die optische Signalverarbeitung mit Vorteil angewendet.
  • Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Durchführung eines Verfahrens zur Erkennung eines eine bestimmte Kombination von Bits aufweisenden Codewortes in einem seriell übertragenen optischen Signal, bei dem das optische Signal auf eine Mehrzahl von Verzögerungsleitungen mit jeweils unterschiedlicher Verzögerungsdauer aufgeteilt wird und bei dem die verzögerten Signale ausgewertet werden.
  • Aus IEEE LCS MAGAZINE, Mai 1990, Seiten 54 ... 67 ist ein Korrelator bekannt, bei dem ein seriell übertragenes optisches Signal auf eine Mehrzahl paralleler Verzögerungsleitungen mit jeweils unterschiedlicher Verzögerungsdauer aufgeteilt wird. Die optischen Leistungen der von den Verzögerungsleitungen abgegebenen Signale werden summiert und einem Schwellwertentscheider zugeführt. Der Schwellwertentscheider gibt bei Überschreitung eines vorgegebenen Schwellwertes seines Eingangssignals ein Ausgangssignal ab und zeigt damit eine Autokorrelationsspitze des optischen Eingangssignals des Korrelators an.
    Dieser Korrelator bedarf, gemessen an der Anzahl der unterscheidbaren Codewörter, einer langen Codewortlänge, um einen ausreichenden Amplitudenabstand der Autokorrelationsspitze von den durch Kreuzkorrelation bedingten Nebenmaxima zu erzielen, und darüber hinaus eines Schwellwertschalters mit einer hohen oberen Grenzfrequenz zur Erkennung der Autokorrelationsspitze.
    Das gleiche gilt auch für eine aus Electronics Letters, November 1990, Vol. 26, Nr. 24, Seiten 1990...1992 bekannten optischen Sende-Empfangseinrichtung, bei der die zu übertragenen Daten senderseitig eine Mehrzahl von Verzögerungsleitungen mit jeweils unterschiedlicher Verzögerungsdauer parallel durchlaufen und empfangsseitig nach Durchlaufen von zu den senderseitigen gleichen Verzögerungsleitungen zu einem Summensignal zusammengefaßt werden. Das Summensignal, dem ein Synchronisationssignal hinzugefügt wird, wird einem Photodetektor zugeführt. Das Signal des Photodetektors wird einem Schwellwertentscheider zugeführt, der bei Überschreiten eines Schwellwertes des zugeführten Signals ein Ausgangssignal abgibt.
    Dieser Korrelator vermag gegenüber dem zuvor genannten Korrelator bei der gleichen relativ langen Codewortlänge eine größere Anzahl von Codewörtern zu unterscheiden, allerdings unter Hinnahme des Aufwands für die Synchronisation.
  • Der Erfindung liegt das Problem zugrunde, einen Korrelator anzugeben, der bei einer vorgegebenen Anzahl zu unterscheidender Codewörter eine gegenüber den bekannten Korrelatoren deutlich verringerte Codewortlänge benötigt.
  • Das Problem wird erfindungsgemäß bei einem Korrelator entsprechend dem Oberbegriff gelöst, indem die von den Verzögerungsleitungen abgegebenen optischen Signale jeweils für sich in elektrische Signale umgesetzt werden und die elektrischen Signale logisch verknüpft werden, wobei die logische Verknüpfung nur bei der Übertragung des vorgegebenen Codewortes zur Abgabe eines Ausgangssignal führt.
  • Die logische Verknüpfung der von den Verzögerungsleitungen abgegebenen inkohärenten Ausgangssignale bringt neben einer Verkürzung der benötigten Codewortlänge und der damit einhergehenden Einsparung von Übertragungskapazität den Vorteil eines theoretisch unendlich großen Abstandes zwischen Autokorrelationsspitze und der Kreuzkorrelation mit sich, wobei ein entsprechend aufwandsarmer Schwellwertschalter mit einer niedrigen oberen Grenzfrequenz genügt. Darüber hinaus vermag der erfindungsgemäße Korrelator asynchron übertragene Codewörter zu erkennen.
    Einer Weiterbildung der Erfindung zufolge werden die Bits beiderlei Pegellage des Codewortes ausgewertet. Diese Maßnahme bringt neben einer weiteren Verkürzung der notwendigen Codewortlänge den Vorteil der Sicherheit gegen fehlerbedingte Ausgangssignale aufgrund eines Dauersignals am Eingang des Korrelators mit sich.
  • Die Erfindung wird nun als Ausführungsbeispiel anhand von Figuren in zum Verständnis erforderlichen Umfang beschrieben.
    Dabei zeigt
    • Fig. 1
    eine erfindungsgemäße Einrichtung zur Detektion der durch einen hohen optischen Pegel dargestellten Bits eines Codewortes.
    Fig. 2
    eine erfindungsgemäße Einrichtung zur Detektion der durch einen hohen und der durch einen niedrigeren optischen Pegel dargestellten Bits eines Codewortes.
    Fig. 3
    mögliche Signalzustände in einer Einrichtung nach Figur 1.
  • In Figur 1 ist ein Korrelator dargestellt, der die Rangfolge der in einem Codewort enthaltenen, durch einen hohen optischen Pegel dargestellten Bits ("1") auswertet. Über eine Eingangsleitung E, die durch eine Glasfaser gegeben sein kann, werden einem optischen Verzweiger SP optische, seriell übertragene Binärsignale zugeführt, die Codewörter darstellen mögen. Die Codewörter mögen eine bestimmte Anzahl von Bits aufweisen. Die Binärsignale werden von dem Verzweiger einer Mehrzahl von Verzögerungsleitungen VL1 ... VL3, die jeweils eine unterschiedliche Verzögerungsdauer aufweisen parallel zugeführt. Die Anzahl der Verzögerungsleitungen, die durch Glasfaserleitungen oder andere Lichtwellenleiterstrukturen gegeben sein können, gleicht der Anzahl der charakteristischen, durch einen hohen optischen Pegel dargestellten Bits des vorgegebenen Codewortes. Gegenüber der Verzögerungsleitung mit der geringsten Verzögerungsdauer (in Figur 1 VL1) weisen die anderen Verzögerungsleitungen (in Figur 1 VL2, VL3) jeweils eine um eine Bitübertragungszeitspanne oder ein ganzzahliges Mehrfaches davon erhöhte Verzögerungsdauer auf. So möge Verzögerungsleitung VL2 gegenüber Verzögerungsleitung VL1 eine um zwei Bitübertragungszeitspannen erhöhte Verzögerungsdauer und Verzögerungsleitung VL3 gegenüber Verzögerungsleitung VL1 eine um drei Bitübertragungszeitspannen erhöhte Verzögerungsdauer aufweisen. Das von den Verzögerungsleitungen an dem von dem Verzweiger abgewandten Ende abgegebene Signal wird jeweils einem durch eine Photodiode PD gegebenen opto-elektrischen Wandler zugeführt. Die Photodioden PD1 ... PD3 sind gleichsinnig in Reihe geschaltet. Der kathodenseitige Anschluß der Reihenschaltung ist mit der das hohe Potential (+) aufweisenden Klemme einer an ihren beiden Klemmen Gleichstrom liefernden Gleichspannungsquelle verbunden, und der anodenseitige Anschluß der Reihenschaltung ist über einen Widerstand R mit der das niedrige Potential (-) aufweisenden Klemme der Gleichspannungsquelle verbunden. Die in Sperrichtung spannungsbeaufschlagten Photodioden lassen jeweils keinen Stromfluß zu, wenn sie nicht belichtet werden. Werden sämtliche Photodioden der Reihenschaltung gleichzeitig belichtet, so fließt ein Strom vom hohen Potential über die Photodioden und den Widerstand zum niedrigen Potential, wobei der Stromfluß durch den Widerstand R einen Spannungsanstieg über dem Widerstand verursacht. Dieser Spannungsanstieg wird über eine Verbindung e einem Schwellwertentscheider SE zugeführt, der durch einen an sich bekannten Schwellwertschalter mit einer niedrigen oberen Grenzfrequenz gegeben sein kann. Der Schwellwertentscheider liefert also an seinem Ausgang A ein signifikantes Ausgangssignal, wenn sämtliche Photodioden der Reihenschaltung belichtet sind.
    Figur 3 verdeutlicht für zwei aufeinanderfolgende Binärsignalfolgen Signalzustände in der erfindungsgemäßen Einrichtung nach Figur 1. Dabei stellt die zweite Binärsignalfolge das vorgegebene Codewort dar, bei dem die Einrichtung nach Figur 1 am Ausgang A ein signifikantes Ausgangssignal abgibt. Die erste Binärsignalfolge ist mit fünf Bits gebildet, wobei beginnend mit einem durch einen hohen Pegel dargestellten Bit durch einen hohen Pegel dargestellte Bits mit durch einen niedrigen Pegel dargestellte Bits aufeinanderfolgen. Diese Binärsignalfolge ist in Figur 3, Zeile E am Zeilenanfang dargestellt und möge dem Eingang E der Einrichtung nach Figur 1 zugeführt werden. Dort wird die Binärsignalfolge über den Verzweiger SP sämtlichen Verzögerungsleitungen VL1 ... VL3 zugeführt. An dem dem Verzweiger abgewandten Ende der Verzögerungsleitung VL1 möge das Binärsignal wie in Zeile VL1, Figur 3 dargestellt um eine halbe Bitübertragungsdauer verzögert sein. Die Verzögerungsleitung VL2 möge, wie in Zeile VL2 dargestellt, gegenüber der Verzögerungsleitung VL1 eine um zwei Bitübertragungsdauern längere Verzögerungsdauer und die Verzögerungsleitung VL3 möge, wie in Zeile VL3 dargestellt, gegenüber der Verzögerungsleitung VL1 eine um drei Bitübertragungsdauern längere Verzögerungsdauer aufweisen. Aus den Zeilen VL1 ... VL3 ist zu erkennen, daß die Verzögerungsleitungen VL1... VL3 bei der ersten Binärsignalfolge zu keinem Zeitpunkt gleichzeitig an ihrem Ende ein optisches Signal mit einem hohen Pegel abgeben, womit die Photodioden PD1 ...PD3 zu keinem Zeitpunkt gleichzeitig belichtet sind und damit durch die Reihenschaltung der Photodioden PD1 ... PD3 kein Strom fließt und damit am Ausgang A kein signifikantes Ausgangssignal auftritt (Figur 3, Zeile A, linke Zeilenhälfte). Die zweite Binärsignalfolge (Zeile E, rechte Zeilenhälfte), die vier Bits umfaßt beginnt mit zwei aufeinanderfolgenden durch einen hohen Pegel dargestellte Bits, denen eine durch eine niedrigen Pegel dargestelltes Bit folgt, worauf sich ein durch einen hohen Pegel dargestelltes Bit anschließt. Diese Binärsignalfolge wird im Eingang E der Einrichtung nach Figur 1 zugeführt und auf den Verzögerungsleitungen entsprechend verzögert. Bei dieser zweiten Binärsignalfolge treten am Ende der Verzögerungsleitungen der Einrichtung nach Figur 1 gleichzeitig optische Signale mit hohem Pegel auf, so daß die Photodioden PD1 ... PD3 gleichzeitig beleuchtet werden, wodurch durch die Reihenschaltung ein Strom fließt, der durch den Schwellwertentscheider detektiert wird und in ein signifikantes Ausgangssignal umgesetzt wird. (Figur 3, Zeile A, rechte Zeilenhälfte). Wird also die zweite Binärsignalfolge der Einrichtung nach Figur 1 zugeführt, so gibt die Einrichtung am Ausgang A ein signifikantes Ausgangssignal ab. Der beschriebene Korrelator prüft also, ob das Binärsignal die charakteristischen, durch einen hohen Pegel dargestellten Bits in der entsprechenden Rangfolge des vorgegebenen Codewortes aufweist. Mit diesem Korrelator lassen sich bei einer Codewortlänge von N Bits und einer Anzahl Z von durch einen hohen Pegel dargestellten Bits je Codewort eine Anzahl
    Figure imgb0001
    von Codewörtern darstellen.
  • Eine Weiterbildung dieses Korrelators für Codewörter mit einer weiter reduzierten Anzahl von Bits je Codewort und mit Immunität gegen fehlerbedingte Binärsignalfolgen mit durchgehender Folge von durch einen hohen Pegel dargestellten Bits ist in Figur 2 dargestellt. Dieser weitergebildete Korrelator wertet neben den durch einen hohen Pegel dargestellten Bits des vorgegebenen Codeworts auch die durch einen niedrigen Pegel dargestellten Bits des Codewortes aus. Figur 2 zeigt eine erfindungsgemäße Einrichtung, bei der in einer Auswerteeinrichtung AW1 die charakteristischen, durch einen hohen Pegeldargestellten Bits des vorgegebenen Codewortes und in einer Auswerteeinrichtung AW2 die charakteristischen, durch einen niedrigen Pegel dargestellten Bits des Codewortes ausgewertet werden. An dem Eingang E werden über eine Glasfaserleitung dem Verzweiger SP seriell übertragene, optische Binärsignale zugeführt. Von dem Verzweiger führt eine den charakteristischen, durch einen hohen Pegel dargestellten Bits eines vorgegebenen Codewortes entsprechende Anzahl von Verzögerungsleitungen VL1 ... VL3 mit einer jeweils der Rangfolge in dem Codewort eines dieser Bits entsprechenden Verzögerungsdauer zu der Auswerteeinrichtung AW1. Die Auswerteeinrichtung AW1 gibt an ihrem Ausgang A1 nur dann ein signifikantes Ausgangssignal ab, wenn, wie bei dem weiter ober beschriebenen Korrelator, die entsprechend verzögerten, durch den hohen Pegel dargestellten Bits des vorgegebenen Codewortes gleichzeitig die Photodioden PD1 ... PD3 beleuchten. Weiter führt von dem Verzweiger VZ eine den charakteristischen, durch einen niedrigen Pegel dargestellten Bits des vorgegebenen Codewortes entsprechende Anzahl von Verzögerungsleitungen VL4 ... VL6 mit einer jeweils der Rangfolge in dem Codewort eines dieser Bits entsprechenden Verzögerungsdauer zu einer Auswerteeinrichtung AW2. Jede dieser Verzögerungsleitungen VL4...VL6 vermag an ihrem, dem Verzweiger SP abgewandten Ende jeweils eine Photodiode PD4..PD6 zu belichten. Die Photodioden PD4...PD6 der Auswerteeinrichtung AW2 sind gleichsinnig parallelgeschaltet. Die Parallelschaltung der Photodioden kann in einer alternativen Ausgestaltung durch einen optischen Summierer ersetzt werden, bei dem die von den Verzögerungsleitungen abgegebenen optischen Leistungen summiert und mittels einer einzigen Photodiode in ein elektrisches Signal umgesetzt werden. Zurückkommend auf die letzte Ausführungsform bildet die Parallelschaltung der Photodioden mit dem Widerstand R2 eine Reihenschaltung. Die Reihenschaltung ist mit der Kathodenseite der Photodioden mit der das hohe Potential (+) aufweisenden Klemme einer an ihrer beiden Klemmen Gleichstrom liefernden Spannungsquelle verbunden. Widerstandsseitig ist die Reihenschaltung mit der das niedrige Potential (-) aufweisenden Klemme der Gleichspannungsquelle verbunden. Wird nun mindestens eine der Photodioden PD4 ... PD6 belichtet, so fließt ein Strom durch den Widerstand R2. Der Stromfluß durch den Widerstand R2 bewirkt einen Spannungsanstieg über dem Widerstand. Der Spannungsanstieg wird über einen Eingang e2 dem Schwellwertentscheider SE2, der durch einen Schwellwertschalter mit niedriger oberer Grenzfrequenz gegeben sein kann zugeführt. Der Schwellwertentscheider SE2 möge an seinem Ausgang A2 ein signifikantes Ausgangssignal abgeben, wenn an seinem Eingang e2 ein Spannungsanstieg vorliegt. Die Auswerteeinrichtung AW2 liefert also immer dann ein signifikantes Ausgangssignal an ihrem Ausgang A2, wenn eine der Photodioden PD4 ... PD6 belichtet wird. Die Verzögerungsleitungen VL1 ... VL6 sind in ihrer jeweiligen Verzögerungsdauer so untereinander abgestimmt, daß bei der Übertragung des vorgegebenen Codewortes am Eingang E die Verzögerungsleitungen, die zur Auswerteeinrichtung AW1 führen ausgangsseitig gleichzeitig ein optisches Signal mit hohem Pegel abgeben, während die Verzögerungsleitungen, die zur Auswerteeinrichtung AW2 führen im gleichen Zeitpunkt ein optisches Signal mit niedrigem Pegel liefern. Bei der Übertragung des vorgegebenen Codewortes liefert also die Auswerteeinrichtung AW1 an ihrem Ausgang A1 ein signifikantes Ausgangssignal, während die Auswerteeinrichtung AW2 an ihrem Ausgang A2 kein signifikantes Ausgangssignal liefert. Die Ausgänge A1 und A2 werden einer Logikschaltung L zugeführt, die bei Vorliegen der zuletzt genannten Signalkombination an den Eingängen A1 und A2 ein signifikantes Ausgangssignal an ihrem Ausgang A liefert. Der Korrelator liefert also dann ein signifikantes Ausgangssignal am Ausgang A, wenn das vorgegebene Codewort am Eingang E übertragen wird. Mit dem zuletzt beschriebenen Korrelator können bei einer Codelänge von N Bits 2N-1 Codewörter erkannt werden.

Claims (8)

  1. Verfahren zur Erkennung eines eine bestimmte Kombination von Bits aufweisenden Codewortes in einem seriell übertragenen optischen Signal, bei dem das optische Signal auf eine Mehrzahl von Verzögerungsleitungen mit jeweils unterschiedlicher Verzögerungsdauer aufgeteilt wird und bei dem die verzögerten Signale ausgewertet werden,
    dadurch gekennzeichnet,
    daß die von den Verzögerungsleitungen abgegebenen optischen Signale jeweils für sich in elektrische Signale umgesetzt werden und die elektrischen Signale logisch verknüpft werden, wobei die logische Verknüpfung nur bei der Übertragung des vorgegebenen Codewortes zur Abgabe eines Ausgangssignals führt.
  2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß für jedes charakteristische, durch einen hohen optischen Pegel dargestellte Bit des Codewortes eine Verzögerungsleitung mit einer der Rangfolge des betreffenden Bits entsprechenden Verzögerungsdauer vorgesehen ist und die derart verzögerten optischen Signale in entsprechende elektrische Signale umgesetzt werden und diese elektrischen Signale gemäß der logischen UND-Verknüpfung ausgewertet werden.
  3. Verfahren nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    daß für charakteristische, durch einen niedrigen optischen Pegel dargestellte Bits des Codewortes jeweils eine Verzögerungsleitung mit einer der Rangfolge des jeweiligen Bits entsprechenden Verzögerungsdauer vorgesehen ist und die derart verzögerten optischen Signale in entsprechende elektrische Signale umgesetzt werden und diese elektrischen Signale gemäß der logischen ODER-Verknüpfung ausgewertet werden.
  4. Verfahren nach den Ansprüchen 2 oder 3,
    dadurch gekennzeichnet,
    daß für charakteristische, durch einen niedrigen optischen Pegel dargestellte Bits des Codewortes jeweils eine Verzögerungsleitung mit einer der Rangfolge des jeweiligen Bits entsprechenden Verzögerungsdauer vorgesehen ist und die derart verzögerten optischen Signale optische summiert und in entsprechende elektrische Signale umgesetzt werden.
  5. Verfahren nach den Ansprüchen 2 und 3,
    dadurch gekennzeichnet,
    daß nur bei gleichzeitigem Anliegen des signifikanten Ausgangssignals der UND-Verknüpfung und der ODER-Verknüpfung ein das Vorliegen des gewünschten Codewortes anzeigendes signifikantes Gesamtausgangssignal abgegeben wird.
  6. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5,
    gekennzeichnet durch,
    die Umsetzung eines optischen Signals in ein elektrisches Signal durch eine in Sperrrichtung gepolte Photodiode, die mit dem von der jeweiligen Verzögerungsleitung abgegebenen optischen Signal beaufschlagt ist.
  7. Schaltungsanordnung nach Anspruch 2 und Anspruch 6,
    dadurch gekennzeichnet,
    daß die UND-Verknüpfung durch eine gleichsinnige Reihenschaltung von Photodioden und Auswertung des Stroms durch diese Reihenschaltung gegeben ist.
  8. Schaltungsanordnung nach Anspruch 3 und 6,
    dadurch gekennzeichnet,
    daß die ODER-Verknüpfung durch eine gleichsinnige Parallelschaltung von Photodioden und Auswertung des Stromes durch diese Parallelschaltung gegeben ist.
EP91119564A 1991-11-15 1991-11-15 Codewort-detektion in einem seriell übertragenen optischen Signal Expired - Lifetime EP0541855B1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AT91119564T ATE163097T1 (de) 1991-11-15 1991-11-15 Codewort-detektion in einem seriell übertragenen optischen signal
EP91119564A EP0541855B1 (de) 1991-11-15 1991-11-15 Codewort-detektion in einem seriell übertragenen optischen Signal
DE59108932T DE59108932D1 (de) 1991-11-15 1991-11-15 Codewort-detektion in einem seriell übertragenen optischen Signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP91119564A EP0541855B1 (de) 1991-11-15 1991-11-15 Codewort-detektion in einem seriell übertragenen optischen Signal

Publications (2)

Publication Number Publication Date
EP0541855A1 true EP0541855A1 (de) 1993-05-19
EP0541855B1 EP0541855B1 (de) 1998-02-04

Family

ID=8207343

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91119564A Expired - Lifetime EP0541855B1 (de) 1991-11-15 1991-11-15 Codewort-detektion in einem seriell übertragenen optischen Signal

Country Status (3)

Country Link
EP (1) EP0541855B1 (de)
AT (1) ATE163097T1 (de)
DE (1) DE59108932D1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1000682C2 (nl) * 1995-05-09 1996-11-12 Nederland Ptt Signaal Processor.
EP0635991B1 (de) * 1993-07-21 1998-12-23 Siemens Aktiengesellschaft Asynchrone Detektion eines in einem optischen Signal seriell übertragenen Binärwortes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981001927A1 (en) * 1979-12-09 1981-07-09 Commw Scient Ind Res Org Signal processing apparatus and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981001927A1 (en) * 1979-12-09 1981-07-09 Commw Scient Ind Res Org Signal processing apparatus and method

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS LETTERS. Bd. 26, Nr. 24, 22. November 1990, ENAGE GB Seiten 1990 - 1992; W. KWONG ET AL.: 'Synchronous CDMA Demonstration for Fibre-Optic Networks with Optical Processing' *
IEEE LCS - THE MAZINE OF LIGHTWAVE COMMUNICATION SYSTEMS Bd. 1, Nr. 2, Mai 1990, NEW YORK, IEEE Seiten 54 - 67; P. PRUCNAL ET AL: 'Optically-Processed Routing for Fast Packet Switching' *
PROCEEDINGS OF THE ULTRASONICS SYMPOSIUM (DENVER, OCT. 1897) Bd. 1, 1987, NEW YORK, IEEE Seiten 471 - 474; Y. MIYAZAKI: 'Integrated Optical Signal Processors Consisting of Collinear Acousto-Optic Switches' *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635991B1 (de) * 1993-07-21 1998-12-23 Siemens Aktiengesellschaft Asynchrone Detektion eines in einem optischen Signal seriell übertragenen Binärwortes
NL1000682C2 (nl) * 1995-05-09 1996-11-12 Nederland Ptt Signaal Processor.
EP0742660A1 (de) * 1995-05-09 1996-11-13 Koninklijke KPN N.V. Signalprozessor für Datenumsetzung

Also Published As

Publication number Publication date
EP0541855B1 (de) 1998-02-04
ATE163097T1 (de) 1998-02-15
DE59108932D1 (de) 1998-03-12

Similar Documents

Publication Publication Date Title
DE3851970T2 (de) Übertragungssystem für Binärdaten.
DE2648940A1 (de) Schaltungsanordnung zum uebertragen von binaer codierter information
DE69835259T2 (de) System und verfahren zur optischen pulsübertragung
DE3821772A1 (de) Optischer verstaerker fuer die fehlersuche in einem optischen uebertragungssystem
DE2838299B2 (de) Verfahren und Vorrichtung zur sendeseitigen Aufbereitung eines elektrischen Digitalsignals für die optische Faserleitungsübertragung
DE3851969T2 (de) Empfangskoppler für Übertragungssysteme von Binärdaten.
DE19839238B4 (de) Paralleles optisches Sende-/Empfangsmodul
EP0307749B1 (de) Verfahren zur optischen Datenübertragung zwischen zwei galvanisch getrennten Sende-Empfangs-Einheiten
DE2638079A1 (de) Optisches pcm-gruppenuebertragungssystem mit streckenverstaerkern
EP0541855B1 (de) Codewort-detektion in einem seriell übertragenen optischen Signal
DE3224425A1 (de) Bussystem mit lichtwellenleitern
EP0254952A2 (de) Optisches Bussystem mit einem optischen Datenbus sowie Sender und Empfängerteil für ein solches System
DE19824768A1 (de) Leistungsverstärker und Verfahren zum Ansteuern eines Leistungsverstärkers
DE19504896B4 (de) Verfahren und Anordnung zur Überwachung der Übertragungsqualität transparenter optischer Netze
EP0014370B1 (de) Verfahren zur adressenfreien Fehlerortung für eine Nachrichtenübertragungsstrecke
EP0625741B1 (de) Optischer Korrelator
EP0160748B1 (de) Codefehlereinblendung in digitale übertragungssignale
DE4025834A1 (de) Datenuebertragungseinrichtung, insbesondere fuer eine roentgendiagnostikanlage
DE3117927C2 (de) Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen
EP0635991B1 (de) Asynchrone Detektion eines in einem optischen Signal seriell übertragenen Binärwortes
EP0334192B1 (de) Überwachung in Glasfaser-Duplex-Übertragungssystemen
DE2911298C2 (de) Adressenfreies Fehlerortungsverfahren für Übertragungsstrecken von digitalen Signalen
EP0003755B1 (de) Schaltungsanordnung zum Empfang von Einfachstrom- und Doppelstrom-Telegrafiezeichen
EP0092216B1 (de) Coderegelverletzungsprüfer für digitale Signale im AMI-Code
EP0042621B1 (de) Regenerator für mehrstufige digitale Signale

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI NL SE

17P Request for examination filed

Effective date: 19931105

17Q First examination report despatched

Effective date: 19960205

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE FR GB IT LI NL SE

REF Corresponds to:

Ref document number: 163097

Country of ref document: AT

Date of ref document: 19980215

Kind code of ref document: T

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

Ref country code: CH

Ref legal event code: NV

Representative=s name: SIEMENS SCHWEIZ AG

REF Corresponds to:

Ref document number: 59108932

Country of ref document: DE

Date of ref document: 19980312

ET Fr: translation filed
ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN P. & C. S.N.C.

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19980408

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20021016

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20021106

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 20021113

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 20021202

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20030207

Year of fee payment: 12

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031115

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031116

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031130

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031130

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031130

BERE Be: lapsed

Owner name: *SIEMENS A.G.

Effective date: 20031130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040601

EUG Se: european patent has lapsed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20040601

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20071123

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20071126

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20071120

Year of fee payment: 17

Ref country code: FR

Payment date: 20071122

Year of fee payment: 17

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

Free format text: REGISTERED BETWEEN 20090129 AND 20090204

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20081115

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20081115

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20090731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090603

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20081115

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20081130