EP0095328B1 - Procédé de réalisation d'un dispositif semi-conducteur par le contrôle de l'épaisseur de la couche isolante sur la partie périphérique de l'élement - Google Patents

Procédé de réalisation d'un dispositif semi-conducteur par le contrôle de l'épaisseur de la couche isolante sur la partie périphérique de l'élement Download PDF

Info

Publication number
EP0095328B1
EP0095328B1 EP83302856A EP83302856A EP0095328B1 EP 0095328 B1 EP0095328 B1 EP 0095328B1 EP 83302856 A EP83302856 A EP 83302856A EP 83302856 A EP83302856 A EP 83302856A EP 0095328 B1 EP0095328 B1 EP 0095328B1
Authority
EP
European Patent Office
Prior art keywords
film
insulating film
groove
field
element formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP83302856A
Other languages
German (de)
English (en)
Other versions
EP0095328A3 (en
EP0095328A2 (fr
Inventor
Kei Kurosawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of EP0095328A2 publication Critical patent/EP0095328A2/fr
Publication of EP0095328A3 publication Critical patent/EP0095328A3/en
Application granted granted Critical
Publication of EP0095328B1 publication Critical patent/EP0095328B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Definitions

  • the AI film 24, the silicon nitride film 23 and the oxide film 22 are sequentially etched using the photoresist pattern 25 as a mask. Thereafter, the exposed portion of the silicon substrate 21 is etched by reactive ion etching using CF 4 gas as an etchant, thus forming a groove. Thereafter, an impurity is ion-implanted in the groove, forming a field stopper (guard ring) 26. As shown in Fig. 2(C), a CVO-Si0 2 film 27, as a first insulating film is deposited to cover the entire surface to a thickness slightly greater than the depth of the groove.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Claims (6)

1. Procédé de fabrication d'un dispositif à semiconducteur, consistant (1) à former une rainure dans une région de champ potentiel d'un substrat semiconducteur en utilisant un masque d'anti- attaque; (ii) à déposer une couche isolante de champ dans la rainure pour remplir la rainure de manière à obtenir une surface plate dans son ensemble sur toute la surface du substrat semiconducteur; et (iv) à former un élément voulu dans une région de formation d'élément isolée par la couche isolante de champ; caractérisé en ce que la couche isolante de champ est déposée sur toute une surface du substrat semiconducteur incluant la rainure jusqu'à une épaisseur substantiellement plus grande que la profondeur de la rainure en remplissant ainsi la rainure avec la couche isolante de champ; par (iii) l'attaque de l'arrière de la couche isolante de champ déposée ainsi jusqu'à une étendue pour ne laisser la couche isolante de champ que dans la rainure de manière à obtenir la surface plate dans son ensemble, et en ce que, après l'opération (iii) et avant l'opération (iv), une partie (30) entourant la région de formation d'élément est oxydée thermiquement et localement alors qu'une couche anti-oxydante (23) est formée sur le substrat semiconducteur (21) à l'exception de la région de champ.
2. Procédé selon la revendication 1, caractérisé en ce que l'opération (iii) consiste (iiia) à attaquer sélectivement la couche isolante de champ pour former ainsi sélectivement une première couche isolante (271) avec une rainure étroite (28) autour de la région de formation d'élément en utilisant le masque d'anti-attaque (24) comme matériau d'arrachement, (iiib) à déposer une deuxième couche isolante (272) de manière à recouvrir toute une surface qui comprend la rainure étroite (28), (iiic) à appliquer une couche de matériau pouvant être écoulé (29) à une surface de la deuxième couche isolante (272) de manière à obtenir une structure qui a une structure plate, et (iiid) à attaquer uniformément la couche de matériau pouvant être écoulé (29) et les première et deuxième couches isolantes (271, 272) de manière à ne laisser la deuxième couche isolante (272) que dans la rainure étroite (28); et en ce que, après l'opération (iiid), une partie entourant la région de formation d'élément est oxydée thermiquement et localement alors qu'une couche anti-oxydante est formée sur le substrat semiconducteur à l'exception de la région de champ.
3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que la couche isolante de champ, la première couche isolante (271) et la deuxième couche isolante (272) sont toutes constituées d'oxyde de silicium.
4. Procédé de fabrication d'un dispositif à semiconducteur, consistant (i) à former une rainure dans une région de champ potentiel d'un substrat semiconducteur en utilisant un masque d'anti- attaque; et (ii) à déposer une couche isolante de champ dans la rainure pour fournir une surface plate et (iv) à former un élément voulu dans une région de formation d'élément isolée par la couche isolante de champ; caractérisé en ce que la couche isolante de champ est déposée sur toute surface entière du substrat semiconducteur incluant la rainure jusqu'à une épaisseur substantiellement plus grande que la profondeur de la rainure en remplissant ainsi la rainure avec la couche isolante de champ; et par (iiia) l'attaque partielle de la couche isolante de champ en formant ainsi sélectivement une première couche isolante (271) avec une rainure étroite (28) entourant la région de formation d'élément en utilisant le masque d'anti-attaque (24) comme matériau d'arrachement; (iiib) le dépôt d'une deuxième couche isolante (272) de manière à recouvrir tout une surface qui comprend la rainure étroite (28);
(iiic) l'application d'une couche de matériau pouvant être écoulé (29) sur une surface de la deuxième couche isolante (272) de manière à obtenir une structure qui a une surface plate; et (iiid) l'attaque uniforme de la couche de matériau pouvant être écoulé (29) et les première et deuxième couches isolantes (271, 272) de manière à ne laisser la deuxième couche isolante (272) que dans la rainure étroite (28); et en ce que, après l'opération (iiia) et avant l'opération (iiib), une partie entourant la région de formation d'élément est oxydée thermiquement et localement alors qu'une couche anti-oxydante est formée sur le substrat semiconducteur à l'exception de la région de champ.
5. Procédé selon la revendication 4, caractérisé en ce que la couche isolante de champ, la première couche isolante (271) et la deuxième couche isolante (272) sont toutes constituées d'oxyde de silicium.
EP83302856A 1982-05-21 1983-05-19 Procédé de réalisation d'un dispositif semi-conducteur par le contrôle de l'épaisseur de la couche isolante sur la partie périphérique de l'élement Expired EP0095328B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57085726A JPS58202545A (ja) 1982-05-21 1982-05-21 半導体装置の製造方法
JP85726/82 1982-05-21

Publications (3)

Publication Number Publication Date
EP0095328A2 EP0095328A2 (fr) 1983-11-30
EP0095328A3 EP0095328A3 (en) 1986-08-20
EP0095328B1 true EP0095328B1 (fr) 1989-09-27

Family

ID=13866845

Family Applications (1)

Application Number Title Priority Date Filing Date
EP83302856A Expired EP0095328B1 (fr) 1982-05-21 1983-05-19 Procédé de réalisation d'un dispositif semi-conducteur par le contrôle de l'épaisseur de la couche isolante sur la partie périphérique de l'élement

Country Status (4)

Country Link
US (1) US4497108A (fr)
EP (1) EP0095328B1 (fr)
JP (1) JPS58202545A (fr)
DE (1) DE3380652D1 (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615746A (en) * 1983-09-29 1986-10-07 Kenji Kawakita Method of forming isolated island regions in a semiconductor substrate by selective etching and oxidation and devices formed therefrom
US4603468A (en) * 1984-09-28 1986-08-05 Texas Instruments Incorporated Method for source/drain self-alignment in stacked CMOS
US4972251A (en) * 1985-08-14 1990-11-20 Fairchild Camera And Instrument Corp. Multilayer glass passivation structure and method for forming the same
WO1989001702A1 (fr) * 1987-08-17 1989-02-23 Plessey Overseas Limited Procede d'oxydation locale de silicium
US4909897A (en) * 1986-06-17 1990-03-20 Plessey Overseas Limited Local oxidation of silicon process
FR2620861B1 (fr) * 1987-09-22 1990-01-19 Schiltz Andre Procede de realisation d'isolement lateral a structure plane
EP0309788A1 (fr) * 1987-09-30 1989-04-05 Siemens Aktiengesellschaft Procédé de formation d'un oxyde encastré
JP2742432B2 (ja) * 1988-11-25 1998-04-22 株式会社日立製作所 半導体装置の製造方法
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5721448A (en) * 1996-07-30 1998-02-24 International Business Machines Corporation Integrated circuit chip having isolation trenches composed of a dielectric layer with oxidation catalyst material
KR100226736B1 (ko) * 1996-11-07 1999-10-15 구본준 격리영역 형성방법
TW580581B (en) * 1998-11-10 2004-03-21 Mosel Vitelic Inc Method of estimating thin-film thickness and formation conditions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138938A (en) * 1980-03-31 1981-10-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
JPS55153342A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
EP0055521B1 (fr) * 1980-11-29 1985-05-22 Kabushiki Kaisha Toshiba Procédé de remplissage d'une rainure dans un substrat semiconducteur
US4407851A (en) * 1981-04-13 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138938A (en) * 1980-03-31 1981-10-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Also Published As

Publication number Publication date
EP0095328A3 (en) 1986-08-20
JPH0427702B2 (fr) 1992-05-12
JPS58202545A (ja) 1983-11-25
EP0095328A2 (fr) 1983-11-30
US4497108A (en) 1985-02-05
DE3380652D1 (en) 1989-11-02

Similar Documents

Publication Publication Date Title
US3961999A (en) Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4271583A (en) Fabrication of semiconductor devices having planar recessed oxide isolation region
US4546538A (en) Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions
EP0098687B1 (fr) Procédé pour la formation de dispositifs semi-conducteurs comportant des régions d'isolation diélectrique
EP0036111B1 (fr) Procédé pour la formation d'une isolation diélectrique fine étroite
EP0107416B1 (fr) Procédé pour la fabrication d'un dispositif semi-conducteur
US4755477A (en) Overhang isolation technology
US3966514A (en) Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
EP0055521B1 (fr) Procédé de remplissage d'une rainure dans un substrat semiconducteur
JPS60147133A (ja) 半導体基板内に溝を形成する方法
EP0095328B1 (fr) Procédé de réalisation d'un dispositif semi-conducteur par le contrôle de l'épaisseur de la couche isolante sur la partie périphérique de l'élement
US4044454A (en) Method for forming integrated circuit regions defined by recessed dielectric isolation
EP0178000B1 (fr) Procédé de formation de rainures submicroniques, par exemple dans un matériau semi-conducteur et dispositifs obtenus selon ce procédé
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
US4810668A (en) Semiconductor device element-isolation by oxidation of polysilicon in trench
EP0068275B1 (fr) Procédé pour la fabrication de dispositifs semiconducteur utilisant l'attaque de matériaux par ions réactifs
US5192706A (en) Method for semiconductor isolation
JPH1041291A (ja) 半導体素子の素子分離膜形成方法
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
JPS6123657B2 (fr)
US4885261A (en) Method for isolating a semiconductor element
US4696095A (en) Process for isolation using self-aligned diffusion process
EP0293979A2 (fr) Structure d'oxyde isolant sans bird-beak pour circuits intégrés
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19830527

AK Designated contracting states

Designated state(s): DE FR GB IT NL

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: KABUSHIKI KAISHA TOSHIBA

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IT NL

17Q First examination report despatched

Effective date: 19880224

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL

ITF It: translation for a ep patent filed

Owner name: JACOBACCI & PERANI S.P.A.

REF Corresponds to:

Ref document number: 3380652

Country of ref document: DE

Date of ref document: 19891102

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

26N No opposition filed
ITTA It: last paid annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19970512

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19970513

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19970523

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19970529

Year of fee payment: 15

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980519

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981201

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19980519

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 19981201

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19990302

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST