DK155480B - Pcm-omskifterelement, og fremgangsmaade til at betjene samme - Google Patents

Description

i

DK 155480 B

Opfindelsen angår et PCM-oraskifterelement til en PCM-telefon-central, som skal styres af en asynkron styreenhed til at etablere forbindelser ved tidsperiodekonverteringer mellem indkommende og udgående serielle PCM-kanaler, der er organiseret 5 i rammer, og hvor PCM-omskifterelementet indeholder de i indledningen til krav 1 angivne kredsløb. Opfindelsen angår endvidere en fremgangsmåde til at anvende et sådant element. Et omskifterelement af den nævnte art, kendes bl.a. fra US patentskrift nr. 4.093.827.

10

Som det er velkendt, udføres omskiftninger mellem PCM-kanaler i nyere digitale centraler af forbindelseskredsløb, som opbygges af i handelen værende komponenter (MSI og hukommelser).

For at forøge omkostningseffektiviteten og fleksibliteten med 15 henblik på videre udvidelser af kredsløbets kapacitet er der fremstillet integrerede kredsløb, som kan udføre hovedfunktionerne vedrørende de tidsbestemte omskiftninger.

Kendte typer, som f.eks. et kredsløb, der er beskrevet i US 20 patentskrift nr. 4.093.827, har et antal ulemper, som gør dem vanskelige at styre med de mikroprocessorer, der fås i handelen .

De er i hovedsagen konstrueret til at fungere med en central 25 styreenhed, der virker som te lefonafmærker, og sender sine ordrer på en synkron seriel form. Disse integrerede kredsløb viser sig at være mindre bekvemme i systemer med fordelt styring, eftersom der kræves overgangskredsløb for at tilpasse dem til styreenhederne (mikroprocessorerne), som kan udføre 30 rutedirigering og diagnostiske funktioner for et begrænset an tal PCM-forbindel ser.

Faktisk ville de fordele, som opnås ved de decentraliserede styreenheder, forsvinde på grund af en forøget kredsløbskom-35 pleksitet, forøgede omkostninger og nedsat pålidelighed.

Endvidere kan forbindelseskredsløbet ikke så let udvides ved en modulvækst, hvori omskifterelementet altid kan forblive det samme.

2

DK 15S480 B

Omskiftercentraler der anvender ekstra bit ved styrehukommelser til tidsomskiftning er kendte, f.eks. for at blive brugt af styreenheder, der skal finde en mulig forbindelse både i en tidsomskifter foran en rumomskifter og i en tidsomskifter ne-5 den for en rumomskifter (US patentskrift nr. 3.909.786) eller for at finde og etablere en forbindelse inden for et netværkstrin (POEEJ, bind 73, april 1980, side 23). Det er yderligere kendt at anvende to ekstra bit i en rumomskifter for at adressere visse multipleksere, og således opnå flere indgange (US 10 patentskrift nr. 3.774.340) eller at anvende en yderligere bit for at adressere en demultiplekser for at tilføre adresser til forskellige hukommelser (FR offentliggørelsesskrift nr. 2.367.399) eller for at anvende yderligere bit for at opnå konferencemuligheder (GB offentliggørelsesskrift nr.

15 1.234.419, DE offentliggørelsesskrift nr. 2.918.086).

Det er formålet med den foreliggende opfindelse at tilvejebringe et universielt omskifterelement, der er let at fremstille som et integreret kredsløb og samtidig vil tillade mo-20 dulær opbygning af forbindelsesnetværket for at tillade en udvidelse af netværket. Dette opnås med PCM-omskifterelementet af den indledningsvis nævnte art, der er ejendommeligt ved det i krav l's kendetegnende del angivne. Dette PCM-omskifterele-ment kan opbygges som et integreret kredsløb med en mulighed 25 for en modulær vækst, og kan styres som ethvert asynkront parallelt grænsefladekredsløb af en i handelen værende mikroprocessor gennem data- og styrebusser. Kredsløbet gør det muligt at forbinde udgående PCM-grupper fra flere omskifterelementer i parallel, idet en spærring kan opnås ved at erstatte d i g i — 30 tale prøver, som udgår fra signalhukommelsen med ord på et konstant logisk niveau.

Dette element er derfor i stand til at udføre følgende funktioner: - forbindelse af enhver indkommende kanal med enhver udgående kanal, når der modtages et specifikt styrebudskab. Denne funktion svarer til at skrive den indkommende kanaladresse i 35 3

DK 155480 B

den celle, der svarer til den udgående kanaladresse i en styrehukommelse. Elementet tillader omskiftning/forbindelse af enhver indkommende kanal til flere udgående kanaler, (styring bagfra), 5 - afspærring af enhver udgående kanal, når et bestemt styrebudskab er modtaget. Denne funktion er væsentlig for multiple forbindelser med flere omskifterelementer, 10 - opstart af alle de indbyggede hukommelseselementer. Denne funktion kan udføres ved at sende et passende logisk niveau ind på en bestemt indgang, når et bestemt styrebudskab er modtaget, 15 - forbindelse af enhver indkommende kanal med alle de udgående kanaler, når et bestemt styrebudskab er modtaget, - forbindelse af alle de indkommende kanaler med de tilsvarende udgående kanaler (en direkte forbindelse fra indgang til ud- 20 gang). Denne funktion kan anvendes til diagnostiske formål, - forbindelse af alle kanalerne fra en indkommende gruppe med de tilsvarende kanaler til en vilkårlig udgående gruppe (rumlige gruppeforbindelser).

25 PCM-omskifterelementet, som tilvejebringes ifølge denne opfindelse er endvidere nemt at integrere.

Som nævnt angår opfindelsen også en fremgangsmåde til at an- 30 vende et sådant element. Denne fremgangsmåde er ejendommelig ved det i krav 9 angivne.

Opfindelsen skal i det følgende forklares nærmere under henvisning til tegningerne, hvor f i g. 1 viser et blokdiagram af omskifterelementet ifølge op-fi ndel sen, fig. 2 et elektrisk diagram af blokke betegnet med LC i fig.

35 4 I» «

DK 155480 B

fig. 3 et blokdiagram af en kvadratisk forbinde!sesmatrix fremstillet af fire omskifterelementer, og f i g. 4 et blokdiagram af en koncentrationsenhed fremstillet af 5 tre omskifterelementer.

I det følgende eksempel vil der blive refereret til et omskifterelement, der er beregnet til at skifte 256 kanaler tilhørende otte indkommende PCM-grupper med 2 Mb/s, til 256 kanaler 10 hørende til otte udgående PCM-grupper, også ved 2 Mb/s.

Omskifterelementet antages at være styret af en i handelen værende 8-bit mikroprocessor.

15 Omskifterelementet består fundamentalt af otte hovedblokke vist i fig. 1. De er som følger: - en tidsbase BT, - en indgangs-serie-til-parallel-konverter SP, 20 - en udgangs-serie-ti1-serie-konverter PS, - en signalhukommelse MS til binære cifre, som fås ved aftast-ning og kodning af talesignaler, - en hukommelse til styring MC, og - et logisk kredsløb til styring LC.

25

Tidsbasiskredsløbet BT modtager et tidssignal på 4,096 MHz gennem en ledning 1 og et rammesynkroniseringssignal på 8 KHz igennem en ledning 2. Disse signaler genereres af en passende central generator, som ikke er vist på tegningen.

30

Ved hjælp af binære tællere genererer BT igen en bit-styring og et taktsignal ved 2,048 MHz, og disse sendes gennem ledninger 3 og 4 til konvertere SP og PS. Endvidere danner BT ind-og udlæsnings-tidssignaler, som sendes til hukommelserne MS og 35 MC igennem en ledning 10 og ledninger 27 og 11 igennem det logiske styrekredsløb LC.

Endvidere genererer BT styresignaler for multipleksere, som adresserer hukommelserne MS og MC, såvel som (med en binær

DK 155480 B

5 tæller) adresserne til at skrive indholdet på indgangskanalen i signalhukommelsen MS og adresserne til sekventiel udlæsning af styrehukommelsen MC. Specielt sender BT gennem en ledning 5 styresignalerne til en multiplekser MX og til andre multiplek-5 sere i det logiske kredsløb LC, medens adresserne sendes parallelt gennem forbindelserne 6 og 7. Disse giver adgang til hukommelserne MS og MC henholdsvis gennem MX og en forbindelse 8 og gennem LC og en forbindelse 9.

10 Otte indkommende PCM-grupper har gennem en 8-leder-forbindelse 12 adgang til serie-ti 1-parallelkonverteren SP og på lignende måde fås otte udgående PCM-grupper på en 8-leder-forbindelse 13 på udgangen af parallel-ti1-seriekonverteren PS.

15 Konverterne SP og PS kan fremstilles på mindst to forskellige måde: - ved anvendelse af to blokke med otte skifteregistre af varierende længde. Hver blok modtager fra tidsbasen BT tidssig- 20 naler ved 2,048 MHz gennem ledningen 3 til bit-tidsadresser på 3-leder-forbindelsen 4. I serie-ti1-parallelkonverteren SP er de parallelle udgange fra skifteregisteret for hver indkommende gruppe kun åben inden for den tilsvarende bittid. I en åben tidsperiode vil indholdet af kanalerne for de 25 otte indkommende grupper fremkomme i rækkefølge ved de pa rallelle udgange med et ord for hver 500 ns. Parallel-til-seriekonverteren PS arbejder modsat. Indholdet af de ud-gåenkanaler læses i rækkefølge fra hukommelsen MS og oplagres i skifteregisteret for den tilsvarende udgående gruppe, 30 der åbnes af bit-adresseafkodningskredsløbet.

- ved anvendelsen af to 8 x 8 transponeringsmatrixer, som arbejder i alternative tidsperioder, som i US patentskrift nr. 3.914.553 og DE patentskrift nr. 2.443.526. I en given tids- 35 periode arbejder en transponeringsmatrix som en serieindgang /udgangs-enhed for PCM-grupperne. I den derpå følgende tidsperiode sender transponeringsmatrixen den i den foregående tidsperiode oplagrede information ind i signalhukommelsesen- 6

DK 155480 B

heden MS, I den samme tidsperiode oplagres indholdet af de udgående grupper, udlæst fra MS, i den samme transponerings-matrix og omformes i den følgende tidsperiode til serieform.

5 Denne løsning er gyldig med to forskellige tidsplaner af signalhukommelsen MS: - én skriveoperation og én læseoperation for hver bit-tid, - otte skriveoperationer i de første 2 ps og otte læseopera- 10 tioner i de følgende 2 ps.

Den anden tidsplan har den fordel, at indgangs-udgangs-for-sinkelserne af omskifterelementet er uafhængige af den relative position af de omskiftede grupper. Men den er mere kompleks 15 end den første.

Signalhukommelsen MS består af 256 8-bit celler og arbejder ved 4 Mbit/s.

20 Indholdet af de indkommende grupper overføres af konverterne SP til MS dataindgang igennem forbindelsen 15, medens indholdet af de udgående grupper samles op af forbindelsen 16 for at blive overført til konverteren PS.

25 Hver tidsperiode er inddelt i otte skrivefaser og otte læsefa-ser med læse- og skriveoperationer skiftende ved hver bit-tid.

De otte adresse-bit, som kommer fra tidsbasen BT til adresseringen af MS under læsefasen, inddeles i: 30 - tre gruppe-bit (mindst betydende bit) og - fem kanal-bit (mest betydende bit).

Adressen, som svarer til de fem kanal-bit, er lig med ordre-35 nummeret på indgangskanalen minus en.

DK 155480 B r

Skriveadresser gentages i den rækkefølge, som de er sendt af tællerne i tidsbasen BT, medens andre læseadresser gentages i vilkårlig rækkefølge som funktion af de bestilte forbindelser og tilvejebringes af styrehukommelsen MC.

5

Multiplekseren MX, som styres af signaler, der kommer gennem ledningen 5 fra tidsbasen BT, overfører på sin udgang i en bit-tid en skrive- eller læseadresse.

10

Hukommelsen MS har endnu en indgang, som er forbundet til en ledning 17, hvormed transmissionen af det oplagrede indhold til udgangen kan forhindres. Som det vil fremgå senere, tillader dette en parallelforbindelse af et eller flere omskif-terelementer til videre udvidelser.

Styrehukommelsen MC er indrettet til 256 ni-bit-ord og arbejder ved 4 Mbit/s, Data, der har relation til den forbindelse, som skal etableres, og kommer fra det logiske styrekredsløb 2 0 LC igennem otte-leder-forbindelsen 18 og en ledning 19, fremkommer MC's dataindgang, medens udgangen er forbundet igennem en otte-leder-forbindelse 20 og en ledning 21 til et register RE.

25 En tidsperiode er inddelt i otte læsefaser og otte læse- eller skrivefaser, hvoraf de sidste bestemmes af det logiske styrekredsløb LC. Hver bit-tid på 500 ns inddeles i én læsefase og i en anden fase, som bestemmes af det logiske styrekredsløb.

30

De otte bit til adresseringen af MC i læsefasen er inddelt i tre gruppe-bit (mindst betydende bit og fem kanal-bit (mest betydende bit). Adressen, som svarer til de fem kanalbit, er lig med ordenstallet for den udgående kanal plus en.

35 8

DK 155480 B

De ni bit fra styrehukommelsen MC er indrettet på følgende måde: 5 - bit 0-7: adresse til styrehukommelsen MC (den indkommende kanal) eller et ord, som er valgt af styringen, og som skal indføres på en udgående PCM-kanal, - bit 8: "optaget bit", som skrives på ordre fra det logiske 10 styrekredsløb og er indrettet til at åbne for overførslen af de oplagrede data for hver udgående kanal til hukommelsens MS udgang.

15 Adressebit'ene er til rådighed på udgangen af styrehukommelsen MC, som er forbundet til otte-leder-forbindelsen, og kommer gennem registeret RE og forbindelsen 14 de til en multiplekser MX, medens "optagetbit‘en" igennem en ledning 21, RE og en ledning 17 ankommer til indgangen af hukommelsen MS, hvorfra 20 der kan åbnes for dataoverførslen til udgangen.

Registeret RE, som er placeret på udgangen af hukommelsen MC, skal for en kort tid oplagre adresserne, som tilvejebringes af Styrehukommelsen, og sende dem til multiplekseren MX i 25 det rette øjeblik i løbet af den rigtige operative fase.

Registeret RE modtager et tidssignal på 2 MHz til oplagringsoperationerne fra tidsbasen BT gennem ledningen 3.

30 Det logiske styrekredsløb LC virker som interface mellem mikroprocessoren og de enheder, som bevirker forbindelsesoperationerne og tillader, at omskifterelementet betragtes som en ordinær terminal for en i handelen værende bit-mikro= processor.

Funktionerne for det logiske styrekredsløb LC er: 35

9 DK 155480 B

- overvågning af databussen 22 og en styrebus bestående af ledningerne 23, 24, 25 og 26 fra mikroprocessoren, 5 - udlægning af budskaberne fra mikroprocessoren og udførelse af de tilsvarende operationer.

Det logiske styrekredsløb LC har endnu en indgang, der er for-10 bundet til en ledning 23 til i skrivefasen at vælge imellem et dataord og et styreord på databussen 22, og endnu en indgang, der er forbundet til en ledning 26 til aktivering af omskifterelementet.

15 Begge disse ledninger kommer fra afkodere for mikroprocessorens adressebus.

Endelig er der en ledning 55, som er direkte forbundet til en indgang til det integrerede kredsløb til aktivering af 20 elementet.

Blokdiagrammet af det logiske kredsløb er vist i detaljer i fig. 2.

25 Hvis en speciel operation kræves af omskifterelementet., .

vil mikroprocessoren sende en ordsekvens ind på databussen 22. Denne sekvens muliggør identifikationen af operationen og af de involverede indkommende og udgående kanaler og grupper.

30

Igennem indgangsmodtageren BI sendes hvert ord til registrene RI, R2, R3, R4 og R5, hvori de oplagres delt.

Specielt de første fem bit vil blive oplagret for at danne 35 enten adressen eller indholdet af styrehukommelsen MC (fig.

1), medens de to mest betydende bit anvendes til at identificere registeret, hvori oplagringen skal foretages.

10

DK 1 55480 B

Dette opnås ved med de ovenfor nævnte bit , som overføres gennem ledningerne 29-3(^ at adressere en l-til-4-liniet demulti-lekser Dl, som får signalet på dets indgang, som er forbundet til ledningen 31, til at blive sendt ud gennem ledningerne

C

henholdsvis 32, 33, 34 og 35 til de indgange, som åbner registrene RI, R2, R3 og R4 for at blive oplagret.

Signalet er til stede på ledningen 31, når signaler, der betyder anmodninger om dataoverførsel til omskifterelementet, til-10 ladelse til at skrive, og valg af element, ankommer fra mikroprocessoren på ledninge 24’, 25 og 26. Mikroprocessoren sender disse ordrer asynkron i forhold til tidsstyringen af omskifterelementet. Synkroniseringen udføres af en port PI og bistabile multivibratorer af D-typen F1 og F2.

15 Når der på ledningerne 24, 25 og 26 samtidigt er tre signaler med det logiske niveau 1 til stede, fremkommer et signal med det logiske niveau 0 på udgangen af PI på en ledning 36, og 20 følgelig fremkommer et tilsvarende signal lige så bredt som perioden af tidsstyringssignalet på ledningen 1 og i fase hermed på udgangen af F1 og F2, som er forbundet i serie igennem en ledning 37, 2 5

Det sidste signal er til stede på ledningerne 30 eller 38 på udgangen af portene P2 eller P3 afhængig af det logiske ' niveau af det signal, der er til stede på ledningen 23 fra i mikroprocessoren. Hvis det ord, der er til stede på databussen 22, refererer til en ordre. , vil niveauet på led-30 ningen 23 være højt; hvis ordet derimod refererer til data, vil niveauet være lavt. Hvis der skulle være data til stede, vil den impuls, der udsendes af P2,derfor åbne gennem Dl for et af registrene Ri, R2, R3, R4, hvori det pågældende datum er oplagret. Skulle en ordre være til stede på bussen 22, vil-35 le registeret R5 åbnes gennem P3 og ville følgelig lagre styreordet, som var til stede på forbindelsen 28. De to bit. , som er til stede på udgangen R5 på ledningerne 39 og 40,adresserer en dekoder D2, som frembringer et signal, der er korre-

DK 155480B

11 leret med den specifikke operation, som skal udføres, og som er til rådighed på en af dens udgange, der er forbundet til ledningerne 41, 42 og 43. Dette signal oplagres i en af de bistabile multivibratorer af D-typen F3, F4 og F5, hvoraf den 5 første modtager tidssignalet igennem ledningen 5 og gennem inverteren II og de andre to igennem en af ledningerne betegnet med 7. Det samme tidssignal, som anvendes for F4 og F5 sendes også til en bistabil multivibrator F6 af D-typen, som er indrettet til direkte at oplagre det signal, som er til 10 stede på udgangsledningen 44 fra R5, medens det signal, som er til stede på den anden udgangsledning 45 oplagres i den bistabile multivibrator F7 af D-typen.

Signalet på ledning 45 er "optaget" bit'en, hvis funktion er 15 blevet beskrevet tidligere, medens signalet, som er til stede på ledning 44 skal skelne mellem enkeltforbindelse, dvs. forbindelse mellem en indkommende kanal og en udgående kanal, og en multipel forbindelse, dvs. forbindelse mellem en indkommende kanal eller et flertal af indkommende kanaler og et flertal af udgående kanaler. Naturligvis er denne anden operation udført.på basis af et enkelt budskab, som udsendes af mikroprocessoren ved at påvirke flere skriveoperationer i styrehukommelsen MC. Selv om kombinationerne, som kan opstå ved R5 udgangene 39 og 40, ikke kan overskride 2 5 4 og 3 anvendes ved udgangen af D2 (og derfor ved udgangen af F3, F4 og F5) er de operationer, som kan udføres af omskifterelementet dubleret ved hjælp af signalet på ledningen 45 ved udgangen af F7.

30 I det følgende vil blive beskrevet, hvordan de andre elementer i det logiske styrekredsløb LC er involveret både i tilfælde af en enkelt forbindelse og i tilfælde af en multipel forbindelse.

35 12

DK 1 55480 B

Når der kræves en enkelt forbindelse, oplagres adresserne for den inkommende gruppe, den indkommende kanal, den udgående gruppe og den udgående kanal, som skal forbindes med hinanden, i henholdsvis RI, R2, R3 og R4. Det ord, som angiver en anmod-5 ning om en enkelt forbindelse, oplagres i R5.

Dette ord oplagres som et enkelt logisk niveau i F3, efter at være blevet passende dekodet af D2. Specielt fremkommer et lavt logisk niveau på ledningen 46 og et højt logisk niveau på den komplementære udgang på ledningen 47. Som følge heraf er der på udgangen af NAND-porten P4 et højt logisk niveau, som gør det muligt at åbne porten P5, som skal styre overførelsen af en impuls fra den sekvens, som er til stede på ledningen 47, fra tidsbasen BT (fig. 1) til udgangen, som er forbundet til ledningen 11. Denne impuls overføres for at styre hukommelsen MC (fig. 1), hvor den muliggør skrivningen.

P5 overfører en enkelt impuls i den sekvens, der er til stede på dens indgang 27, eftersom registeret R5 og som følge 20 heraf dekoderen D2 øjeblikkeligt tilbagestilies igennem P6.

Efter at have modtaget den næste tidsimpuls skifter F3 igen til sin begyndelsestilstand med udgangen 46 på et højt logisk niveau, hvorfor porten P5 er spærret igennem P4.

Tilstedeværelsen af et højt logisk niveau på udgangen 47 af 2 5 F3 forud for tilbagestillingen af R5 muliggør, at multiplek-serne S3 og S4 kan overføre indholdet af registrene R3 og R4, som er til stede på forbindelserne 48 og 49 til udgangene 9 igennem portene PIO, Q2 og P9.

30

De andre indgange på P9 og P10 er forbundet til en ledning 5 og har et højt logisk niveau, eftersom omskifterelementet er i færd med at muliggøre skrivning i. styrehukommelsen.

Derfor er P9 og P10 åbne.

35

DK 155480 B

13

De komplementære udgange fra F4 og F5, som er forbundet til ledninger 52 og 53, har lave logiske niveauer, eftersom de ikke er involveret i den enkelte forbindelse. Derfor er portene P7 og P8 til Q1 afbrudt. Følgelig er SI og S2 omskiftet 5 således, at indholdet af registrene RI og R2, som er til stede på forbindelsen 50 og 51, overføres til udgangen på forbindelsen 18.

Signalerne, som er til stede på forbindelsen 18 sammen med "optaget" bit1en, som er til stede på ledningen 19 på udgangen af F7, er de data, som skal oplagres i styrehukommelsen MC (fig. 1) på de adresser, som er til stede på forbindelsen 9.

Under læsefasen af styrehukommelsen skifter signalet på ledningen 5 til et lavt logisk niveau, derfor er portene P7, P8, P9 og PIO afbrudt, og multiplekserne S2, S3 og S4 er parate til at overføre adresserne, som ankommer til forbindelsen 7 fra tidsbasen til udgangene. Signalerne, som er til stede på for-20 bindeisen 18 og på ledningen 19, som er forbundet til styrehukommelsens dataindgang, anvendes ikke, fordi hukommelsen er i læsefasen.

25 Adresserne, som er til stede på forbindelsen 9, følger hinanden sekventiel,derfor læses styrehukommelsen i en given orden.

Når der anmodes om spærring af en kanal (afbrydelse) af en given udgående gruppe, er proceduren den samme som tidligere be- 3 0 skrevet ved etablering af forbindelsen, den eneste forskel er den logiske tilstand af "optaget" biten, som er i kontrolordet, der er afsendt af mikroprocessoren og oplagret i registeret 5. Dette "optaget" ord igennem ledningen 45 ankommer til en flipflop F7, hvorfra den sendes til dataindganngen på styrehukom-35 melsen.

1 4

DK 155480 B

Når der anmodes om en multi-forbindelse, d.v.s. hvis en indkommende kanal hørende til en eller anden gruppe skal forbindes til enhver af de 256 udgående kanaler, skrives indholdet af registrene Ri og R2 i alle cellerne i styrehukommelsen MC (fig. 1).

5 Adresserne for MC skrives sekventielt udsendt af tidsbasen igennem forbindelsen 7 svarende nøjagtigt til adresser, som afsendes til MC under den samme bit-tid i skrivefasen. Det ord, som har relation til denne operation, oplagres i registeret R5 og har en sådan konfiguration, at ingen af udgan-10 gene D2, som er forbundet til F3, F4 og F6, skifter til en lav logisk værdi. Multiplekserne S3 og S4 styret gennem Q2, P9 og P10 af de komplementære udgange fra F3 og F5 overfører adresserne fra tidsbasen BT (fig. 1) til forbindelsen 9. Analogt er SI og S2 frigjort til at overføre indholdet af regi-15 strene RI og R2, som har relation til indkommende grupper og kanaladresser til forbindelsen 18. Til forskel fra de tidligere tilfælde med en enkelt forbindelse er der nu et højt logisk niveau på ledningen 44,og F6, der ligesom F4 og F5 modtager et tidssignal med en periode lig med 125 ys fra tidsbasen, åbner igennem P4 porten P5, således at skriveimpulser· · på ledningen 27, kan sen des til styrehukommelsen igennem ledningen 11. Udgangen fra F6 er forbundet til en ledning 54, og signalet på denne udgang tilbagestiller igennem porten P6 registeret R5 og fast-25 holder registeret i denne tilstand til afslutningen af operationen. Den følgende forkant af tidssignalet 125 ys senere medfører, at lavniveau-signalet på ledningen 44 på udgangen af registeret R5 oplagres i F6. Følgelig spærres porten P5 igennem P4. P5 har været åben i 125 ys, således at 256 skrive-3 0 operationer er blevet udført i styrehukommelsen. De data, som er oplagret på den gruppe og den kanal, har adresser, som er til stede på ledningerne 50 og 51,på udgangene af RI og R2.

"Optaget" bit'en, som er til stede på udgangen af F7 på ledningen 19, er i den logiske tilstand, som kontinuerligt kan åbne for udgangen af signal hukomme Is en MS (fig. 1) 3 5

DK 155480 B

15 og starter med at åbne for 256 skriveoperationer i styrehukommelsen. "Optaget" bit'en kan være i den lave logiske tilstand.

5 Spærreoperationen for alle udgående kanaler udføres analogt med en multiforbindelsesoperation. Det kan opnås ved at spærre alle de 256 PCM kanaler på udgangen af signalhukommelsen MS (fig. 1). For at gøre dette skal 256 skriveoperationer udføres i styrehukommelsen, således at "optaget" 10 bit'en fastholdes i en passende logisk tilstand, dvs. på et højt niveau. "Optaget" bit’en gøres tilgængelig på udgangen af F7 på ledningen 19 på grund af den oplagring, der udføres ved at opsamle signalet på ledningen 45, som er forbundet med registeret R5, hvori styreordet, som kommer fra mikroproces-15 soren, er oplagret. Proceduren er lig med proceduren for den multiforbindelse, som er beskrevet ovenfor, med undtagelse af at den indkommende gruppe og kanal ikke betragtes.

Det er faktisk tilstrækkeligt, at styreordet præsenterer 2 0 "optaget" bit'en på et højt logisk niveau for at spærre signalhukommelsens udgang, uanset hvad registrene R1-R4 indeholder.

En anden vigtig operation er forbindelsen af alle de indkom-25 mende grupper til alle de udgående grupper,hvori hver kanal er forbundet til den tilsvarende kanal.

I dette tilfælde er omskifterelementet fuldstændig "transparent" , derfor er afprøvninger og diagnostiske operationer 30 gjort særligt lette.

Det er tilstrækkeligt at afsende et enkelt passende styreord fra mikroprocessoren til denne operation, eftersom databussen 22 ikke kræver nogen adresse, hverken for gruppen 3 5 eller for kanalen. Informationen vedrørende adresseringen fås faktisk blot fra tællerne til tidsbasen BT (fig. 1) på de udgange, der er forbundet til forbindelsen 7,hvorfra det samles op af multiplekserne SI, S2, S3 og S4.

DK 155480 B

1 6 På udgangen af D2, der er forbundet til en ledning 42, er der specielt et lavt logisk niveau. Denne tilstand oplagres i F4, der igennem P7, Q1 og P8 skifter omskifterne Si og S2 til ledningen 7.

5

Multiplekserne. S3 og S4 skifter også til forbindelsen 7, eftersom en multiforbindelse stadig er involveret og opsamler adresserne, som kommer fra tidsbasen.

10 "Optaget" bit’en holdes konstant på et lavt logisk niveau, således at alle de 256 udgående kanaler fra signalhukommelsen kan anvendes.

Der er også tilvejebragt rumlige gruppeforbindelser. Ved den-I5 ne drift er alle kanalerne i en indkommende gruppe forbundet til alle de tilsvarende kanaler i en udgående gruppe.

Adresserne for både den indkommende og den udgående gruppe er placeret i den mindst betydningsfulde del af dataordene 20 0g optræder på databussen 22. Disse adresser oplagres af registrene Ri og R3 og opsamles derfra af SI og S3,efter at de er blevet skiftet på passende måde. Specielt oplagrer multivibratoren F5 det nye logiske stade, som er til stede på udgangen 43 på D2 efter ankomsten af styreordet, som har 25 relation til denne operation og omskifterne igennem Q2 og P9, multiplekseren S3 til udgangen af R3 og igennem Q1 og P2, dvs. multiplekseren S2 til forbindelsen 7, som kommer fra BT (tidsbasen).

30 "Optaget" bit1en er på et lavt logisk niveau, dvs. udgangen af P5 holdes åben i den tid, som er nødvendig for at etablere alle kanalforbindelserne, dvs. 125 με. Denne operation vedrører også en multipel forbindelse, operationsproceduren er derfor i hovedsagen lig med den, som blev nævnt 35 under beskrivelsen af en multipel forbindelse.

17

DK 15 5 4 8 O B

I det følgende beskrives igangssætningsoperationen, som fremkaldes ved at sende et passende signal til et ben i det integrerede kredsløb.

5 Dette ben er forbundet til en ledning 55, som igennem en inverter 12 gør det muligt at overføre signalet til klokindgan-gen på en D-type bistabil multivibrator 8, hvis dataindgang permanent ( ligger på et højt niveau. Udgangen er forbundet igennem en ledning 56 til dataindgangen på en D-type bistabil 10 multivibrator F9, som igen følges af endnu en D-type bistabil . multivibrator F10. Multivibratoren F9 og F10 modtager et tidssignal, som har en periode på 125 ps fra BT gennem en ledning 7, og derfor vil et signal, der er ligeså bredt som tidsperioden i fase med den, være til stede på udgangen af porten Pil 15 på ledningen 5.

Dette signal anvendes til at returnere F8 til begyndelsestilstanden og til at tvinge udgangen af F6 (ledningen 54) til et lavt logisk niveau og udgangen af F7 (ledningen 19) 20 til et højt logisk niveau. Niveauovergangen ved udgangen af F6 medfører starten af proceduren for en multipel forbindelse, dvs. igennem en spærret port P4 og en åben port P5 overføres skriveimpulserne i 125 ys igennem en ledning 11. På samme tid repræsenterer F7 "optaget" bit'en på et højt lo-25 gisk niveau for alle de 256 skriveoperationer i cellerne til styrehukommelsen MC (fig. 1) .

Flere af de omskifterelementer, som er tilvejebragt ifølge den foreliggende opfindelse, kan anvendes til at fremstil-30 le en kvadratisk forbindelsesmatrix. Et eksempel herpå vil nu blive beskrevet under henvisning til fig. 3.

Fire omskifterelementer ECl, EC2, EC3 og EC4 anvendes for at opnå en kapacitet på 512 indkommende kanaler og 512 udgående 3 5 kanaler.

DK 155480 B

18

De tilhører seksten indkommende grupper, som er betegnet med numrene 101 til 116, og seksten udgående grupper, som er betegnet med numrene 201 til 216, og som er forbundet til omskifterelementerne på passende måde. De seksten indkommende 5 grupper består af to sæt af otte grupper, som hver er forbundet til de otte indgangsterminaler på to omskifterelementer, som er placeret parallelt. På tegningen er grupperne 101,...108 forbundet til elementerne EC1 og EC2, og grupperne 109,—116 til elementerne EC3 og EC4.

10

De seksten udgående grupper er på tilsvarende måde opdelt i to sæt af otte grupper, der hver er forbundet til de otte udgangsterminaler, der er placeret parallelt, der er koblet anderledes med hensyn til de netop beskrevne indkommende grup-l·5 per. F.eks. er grupper 201,...208 forbundet til elementerne EC1 og EC3 og grupperne 209,...216 til elementerne EC2 og EC4.

Denne forbindelsesmåde tillader fuldstændig adgang for en-20 hver kanal fra en af de seksten indkommende grupper til at blive forbundet til en kanal, der tilhører en af de seksten udgående grupper. Forbindelsen kan etableres, og overlejringerne kan undgås takket være informationssignaler

og ordrer, som kommer fra en styreenhed, der er forbun-2 S

det til omskifterelementerne med en enkelt bus 117. Styreenheden, som også i dette tilfælde kan være en mikroprocessor, som kan fås i handelen, muliggør forbindelsen mellem en indkommende og en udgående kanal i et omskifterelement og spærrer den samme udgående kanal i det element, 30 hvis udgange er forbundet parallelt hermed.

Ved at anvende flere omskifterelementer kan et koncentrationstrin mellem et sæt på mere end otte indkommende grupper og et sæt på otte eller færre end otte udgående grup-

*5 C

per tilvejebringes. Fig, 4 viser et koncentrationstrin imellem firetyve indkommende grupper og otte udgående grupper,

Claims (7)

1. 2. PCM-omskifterelement ifølge krav 1, kendetegnet 15 ved, at det logiske styrekredsløb (LC) til at modtage data og ordrer direkte fra den asynkrone styreenhed på en parallel databus og på en styrebus omfatter: - de nævnte registre (RI, R2, R3, R4), som er indrettet til at 20 lagre data fra styreenheden, og i rækkefølge indeholder i- dentifikationer for den indkommende gruppe, for den indkom» mende kanal, den udgående gruppe og den udgående kanal, - en 1-ti 1-4-1inie-demultiplekser (Dl) indrettet til at åbne registrene, afhængig af den kode, som hører sammen med de da= 25 ta, der kommer fra styreenheden, - et register (R5) indrettet til at oplagre arten af den operation, som skal udføres af PCM-omskifterelementet, - et styrekredsløb for indgangene (PI, P2, P3, Fl, F2), som efter ordrer, som kommer fra styreenheden, og som betyder en 30 anmodning om overførsel af data fra databussen (22) til PCM“ omskifterelementet, synkront med de interne tidssignaler genererer et åbningssignal til oplagring af data i registrene (RI, R2, R3, R4) og i registreret (R5), og at de nævnte multipleksere (SI, S2, S3, S4) til deres ud-gange overfører de data, der er sendt fra registrene eller de periodiske adresser sendt af tidsorganerne (BT), afhængig af den operation, som skal udføres, DK 155480 B - og at kredsløbet til styring af de nævnte multipleksere og til overførsel af skriveimpulserne til styrehukommelsen, består af afkoderen (D2), som afhængig af koden for den ønskede operation stiller et antal bi-stabile multivibratorer 5 (F3, F4, F5) til passende logiske tilstande, hvilke bi-sta- bile multivibratorer er i stand til at drive udvalgte indgange af multiplekserne gennem et kombinatorisk kredsløb (Ql/ Q2, P7, P8, P9, PIO), af en bi-stabil multivibrator (F6), som kan lagre koderne for de operationer, som kræver 10 mere end én skrivning i styrehukommelsen, og af den bi-sta bile multivibrator (F7), der lagrer den ekstra bit ("optaget" bit'en), der er til stede på udgangen af registeret (R5), og endvidere for den første og den anden port (P4, P5), der er i stand til at styre overførslen af skriveimpulserne til 15 styrehukommelsen, og for en tredie port (P6), der er i stand at tilbagestille registeret (R5) som funktion af den operationstype som udføres.
2. 3. PCM-omskifterelement ifølge krav 2, kendetegnet 20 ved, at det omfatter et startkredsløb, som aktiveres af et enkelt styresignal til afspærring af alle de udgående kanaler og bestående af en tredie bi-stabil multivibrator (F8), som oplagrer styresignalet og afsender det til et synkroniseringskredsløb (F9, F10, Pil), som gør det ligeså bredt som og i fa- 25 se med tidssignalets periode, og som ved at påvirke den første og den anden bi-stabile multivibrator (F6, F7) forårsager, at den ekstra bit oplagres i den logiske tilstand, hvori alle udgående kanaler afspærres, og at der på udgangen af den anden port (P5) er ligeså mange skriveimpulser til stede, som der er 30 celler i styrehukommelsen (MC), samt at den tredie og den fjerde multiplekser (S3, S4) skiftes for at overføre adresserne, som kommer fra tidsorganerne (BT).
3. 4. PCM-omskifterlement ifølge krav 1, kendetegnet 35 ved, at organerne (SP, PS) til konvertering af bittene fra de indkommende kanaler fra serie til parallel og bittene fra de udgående kanaler fra parallel til serie er transponeringsmatricer med et antal rækker svarende til antallet af grupper og et antal søjler svarende til antallet af bit på hver kanal. DK 155480 B
4. 5. PCM-omskifterelement ifølge krav 1 og 2, kendetegnet ved, at det logiske styrekredsløb (LC) er indrettet til at behandle data og ordrer, som kommer fra en styreenhed bestående af en mikroprocessor. 5
5. 6. PCM-omskifterelement ifølge krav 1, kendetegnet ved, at det er fremstillet som et integreret kredsløb.
6. 7. PCM-omskifterelement ifølge krav 1, kendetegnet 10 ved, at det er indrettet til at blive forbundet med andre lignende PCM-omskifterelementer for at tilvejebringe en forbindeis esmatrix med større kapacitet for sæt på n indkommende og ra udgående grupper, som er organiseret i m rækker og n søjler, - at.dethar en enkelt data- og ordrebus (117), I5 som fås ved at placere busserne for hvert element i parallel og som har krydsningspunkter mellem sæt af rækker og søjler bestående af PCM-omskifterelementer med prarallelle indgange, hvis de kommer fra samme søjle (EC1), EC2) og med parallelle udgange, hvis de kommer fra samme række (EC3, EC4), hvilke sæt 20 af grupper består af ligeså mange grupper, som der er indgange eller udgange fra et element.
7. 8. PCM-omskifterelementet ifølge krav 1, kendetegnet ved, at det er indrettet til at blive forbundet med an= 25 dre lignende PCM-omskifterelementer for at tilvejebringe et koncentrationstrin mellem p indkommende grupper og q udgåend® grupper, hvor antallet af elementer (EC5, EC6, EC7) er således, at der er ligeså mange indgange som de p indkommende grupper, mens de q udgående grupper opnås ved at parallelkoble et til- •5 Π svarende antal udgange fra forskellige elementer og data og styrebussen (325) fra koncentrationstrinnet fås ved at parallelkoble busserne fra hver element. 1 Fremgangsmåde til at betjene PCM-omskifterelementet ifølge 35 krav 2, kendetegnet ved, at DK 155480 B - for at udføre en første forbindelsesoperation af en indkommende kanal med en udgående kanal efter at have modtaget et passende budskab fra styreenheden skiftes en første og en fjerde (SI, S4) af multiplekserne på en 5 sådan måde, at signalerne, som under skrivefasen kommer fra et første og et fjerde register (Ri, R4), overføres til styrehukommelsen, den ekstra bit, som kommer fra registeret (R51, oplagres i den anden bi-stabile multivibrator (F7), og en enkelt skrive'impuls fremkommer på udgangen af den .and.en port (P5). - for at udføre en første brydeoperation, ,so.m består -/ af at spærre enhver udgående kanal, skiftes en tredje og og en fjerde multiplekser (S3, S4) under skrivefasen i 15 styrehukommelsen for at overføre de signaler, som kommer fra et tredje og et fjerde register (R3, R4), den ekstra bit oplagres i den anden multivibrator ved et logisk niveau, som svarer til at afspærre den ønskede udgående kanal, og på udgangen af den anden port (P5) fremkommer en 20 enkelt skriveimpuls.' - - for at udføre en anden brydeoperation af alle de udgående kanaler overfører den tredie og den fjerde multiplekser adresserne, som kommer fra tidsorganerne (BT) under skrivefasen i styrehukommelsen, - den ekstra bit som er oplag- 25 ret i den anden multivibrator ved et logisk niveau, som svarer til afspærring, skrives i alle cellerne i styrehukommelsen, og på udgangen af den anden port fremkommer ligeså mange skriveimpulser, som der er celler i styrehukommelsen, 30 - for at udføre en anden forbindelsesoperation af alle de indkommende kanaler med alle de udgående kanaler i skrivefasen skiftes den første og den anden multiplekser (SI, S2) for at overføre de signaler, som kommer fra det første og det andet register, og den tredie og den fjerde multiplekser skiftes 35 for at overføre adresserne, som kommer fra tidsorganerne, -den ekstra bit, som er oplagret i den anden bi-stabile multivibrator (F7), tillader alle de udgående kanaler at blive DK 155480 B åbnet, og på udgangen af den anden port fremkommer ligeså mange skriveimpulser, som der er celler i styrehukommelse, - for at udføre en tredie forbindelsesoperation af alle de 5 indkommende kanaler med alle de tilsvarende udgående kanaler skiftes den første og den fjerde multiplekser (SI, S4) for under skrivefasen at overføre de adresser, som kommer fra tidsorganerne (BT) og den ekstra bit, som er oplagret i den anden bi-stabile multivibrator (F7), åbner alle de udgående 10 kanaler, og på udgangen af den anden port fremkommer ligeså mange skriveimpulser, som der er celler i styrehukommelsen, - for at udføre en fjerde forbindelsesoperation af alle kanalerne af en tilfældig indkommende gruppe med alle de tilsva- 15 rende kanaler af en tilfældig udgående gruppe skiftes i skrivefasen den første og den tredie multiplekser (SI, S3) for at overføre signalerne, som kommer fra det første og det tredie register (RI, R3), og den anden og den fjerde multiplekser (S2, S 4) skifte for at overføres adresserne, som 20 kommer fra tidsorganerne (BT), og den ekstra bit, som er op lagret i den anden bi-stabile multivibrator åbner alle kanalerne for den adresserede udgående gruppe, og på udgangen af den anden port fremkommer ligeså mange skriveimpulser, som er nødvendige for at opdatere cellerne i styrehukemmelsen 25 svarende til kanalerne for den udgående gruppe. 30 35