DE69934454T2 - Digitalaudiosignaldekodierungsvorrichtung und -verfahren und Aufzeichnungsträger zum Speichern der Dekodierungsstufen - Google Patents

Digitalaudiosignaldekodierungsvorrichtung und -verfahren und Aufzeichnungsträger zum Speichern der Dekodierungsstufen Download PDF

Info

Publication number
DE69934454T2
DE69934454T2 DE69934454T DE69934454T DE69934454T2 DE 69934454 T2 DE69934454 T2 DE 69934454T2 DE 69934454 T DE69934454 T DE 69934454T DE 69934454 T DE69934454 T DE 69934454T DE 69934454 T2 DE69934454 T2 DE 69934454T2
Authority
DE
Germany
Prior art keywords
information
decoding
matrix decomposition
channels
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69934454T
Other languages
English (en)
Other versions
DE69934454D1 (de
Inventor
Takeshi Takatsuki City Fujita
Shuji Neyagawa City Miyasaka
Masahiro Hirakata City Sueyoshi
Akihisa Hirakata City Kawamura
Masaharu Katano City Matsumoto
Takashi Katano City Katayama
Tsukuru Kyoto City Ishito
Tsuyoshi Kasuya-gun Fukuoka Pref. Nakamura
Eiji Ibaraki City Otomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69934454D1 publication Critical patent/DE69934454D1/de
Application granted granted Critical
Publication of DE69934454T2 publication Critical patent/DE69934454T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Dekodiervorrichtung und ein Dekodierverfahren zum Dekodieren eines audiokodierten Signals, insbesondere, ein Audiosignal, welches durch ein Teilband-Kodierverfahren (Bandteilung) kodiert ist, und betrifft weiterhin ein Aufzeichnungsmedium, welches die Dekodierschritte für dasselbige speichert.
  • Mit den neuesten Fortschritten in der Multimediatechnologie wurden Mehrkanal-kompatible Aufzeichnungs- und Abspielvorrichtungen entwickelt und kommerziell angewendet. Derartige Aufzeichnungs- und Abspielvorrichtungen nutzen Audiosignale, welche durch ein Teilband-Kodierverfahren kodiert werden, welches das originale Audiosignal erstens in Bänder teilt und dann jedes Bandsignal kodiert. Das MPEG-1-audiokodierte Signal und das MPEG-2-Audiomehrkanal-kodierte Signal sind Beispiele derartiger Teilband-kodierter Audiosignale. Diese MPEG-audiokodierten Signale wurden parallel zu Bewegte-Bilder-Kodierung standardisiert; das MPEG-1-audiokodierte Signal und das MPEG-2-Audiomehrkanal-kodierte Signal sind in der MPEG-1-Audiospezifikation (ISO/IEC 11172-3: 1993) und entsprechend in der MPEG-2-Audiospezifikation (ISO/IEC 13818-3: 1996) definiert. Die MPEG-2-Spezifikation unterstützt Mehrkanal-5.1-Klang, nämlich einen vorderen linken Kanal (Lch), einen hinteren linken Kanal (LSch), einen vorderen mittleren Kanal (Cch), einen vorderen rechten Kanal (Rch), einen hinteren rechten Kanal (RSch) und einen Niederfrequenz-Verstärkungskanal (LFEch).
  • Eine herkömmliche Dekodiervorrichtung, welche basierend auf der MPEG-Audiospezifikation und der MPEG-2-Audiospezifikation ausgebildet ist, wird bezüglich 28 detailliert beschrieben.
  • 28 ist ein Blockdiagramm, die den Aufbau einer konventionellen Dekodiervorrichtung zeigt.
  • Wie in 28 gezeigt, umfasst die herkömmliche Dekodiervorrichtung einen Stromeingangsabschnitt 101, einen Hilfsinformationsanalyseabschnitt 102, einen Dekodierabschnitt 103 und einen Speicherabschnitt 104.
  • Der Stromeingangsabschnitt 101 nimmt an seinem Eingang einen extern zugeleiteten Bit-Strom des MPEG-1-audiokodierten Signals (im folgenden als ein "MPEG-1-Signal" bezeichnet) oder des MPEG-2-Audiomehrkanal-kodierten Signals (im folgenden als ein "MPEG-2-Mehrkanalsignal" bezeichnet) an. Der Stromeingangsabschnitt 101 separiert die eingegebenen Bit-Ströme in Hilfsinformation enthaltende Header-Information und audiokodierte Daten. Der Stromeingangsabschnitt 101 liefert die Hilfsinformationen und die audiokodierten Daten an den Hilfsinformationsanalyseabschnitt 102 und entsprechend an den Dekodierabschnitt 103.
  • Der Hilfsinformationsanalyseabschnitt 102 besteht aus einem MPEG-Analysator 105 zum Analysieren der Header-Information, welcher durch die MPEG-1-Audiospezifikation definiert ist, und einem MC-Analysator 106 zum Analysieren der Mehrkanalkonfigurationsinformationen, welche in der Header-Information sind, welche wiederum durch die MPEG-2-Audiospezifikation definiert ist. Die Ergebnisse der Analysen durch die Analysatoren 105 und 106 werden an den Speicherabschnitt 104 geliefert. Die Informationen der Mehrkanalkonfiguration enthalten Informationen, die durch die MPEG-2-Audiospezifikation definiert sind, wie beispielsweise Informationen einer Ausgabekanalkonfiguration, Informationen eines Matrixzerlegungs-Ablaufes und Informationen einer TC-(Übertragungskanal)Belegung.
  • Der Dekodierabschnitt 103 umfasst einen Bandsignalgenerator 107, einen Matrixzerlegungs-Prozessor 108, einen Denormalisierungsprozessor 109, einen Bandsynthesizer 110 und einen Verschachteler 111. Der Dekodierabschnitt 103 dekodiert die audiokodierten Daten, welche vom Strom-Eingangsabschnitt 101 geliefert werden, durch Benutzen der Hilfsinformationen, welche durch den Hilfsinformationsanalyseabschnitt 102 analysiert werden, und gibt die dekodierten Daten als Audioausgangsdaten an ein externes Gerät (nicht gezeigt) aus.
  • Der Bandsignalgenerator 107 extrahiert die quantisierten Daten aus jedem Kanal von den audiokodierten Daten und führt eine inverse Quantisierung durch, um ein Bandsignal zu generieren, welches aus 32 Teilbändern pro Kanal besteht.
  • Der Matrixzerlegungs-Prozessor 108 dematriziert die Bandsignale der jeweiligen Kanäle nach dem Durchführen des Klassifizierungsablaufes. Der Klassifizierungsablauf basiert auf den Hilfsinformationen, wie beispielsweise die Ausgangskanalkonfigurationsinformation, die Matrixzerlegungs-Ablaufinformation und die TC-Belegungsinformation, welche durch den Hilfsinformationsanalyseabschnitt 102 analysiert wurde. Dadurch werden die Bandsignale vom Bandsignalgenerator 107 zu den Bandsignalen der jeweils entsprechenden Ausgangskanäle konvertiert, beispielsweise fünf Kanäle, welche aus dem vorderen linken und dem rechten Kanal (Lch/Rch), dem mittleren Kanal (Cch) und dem hinteren linken und rechten Kanal (LSch/RSch) bestehen.
  • Der Denormalisierungsprozessor 109 führt eine inverse Geräuschpegelkorrektur für die Bandsignale durch, welche mittels des Matrixzerlegungs-Prozessors 108 konvertiert wurden, welcher den originalen Ausgangspegel für jeden Ausgangskanal nach Durchführen des auf die Hilfsinformation basierenden Klassifizierungsablaufes wiederherstellt.
  • Der Bandsynthesizer 110 führt Klassifizierungsoperationen, basierend auf den Hilfsinformationen, durch. Der Bandsynthesizer 110 generiert die PCM-Daten für jeden Ausgangskanal, indem Bandsynthesefilterung auf das Bandsignal jedes Ausgangskanals angewendet wird, welches vom Denormalisierungsprozessor 109 geliefert wird, und gibt die PCM-Daten an den Speicherabschnitt 104 aus.
  • Der Verschachteler 111 führt das Verschachteln durch Umordnen der dekodierten PCM-Daten für jeden Ausgangskanal in einer vorgeschriebenen Reihenfolge durch. Auf diese Weise werden die PCM-Daten vom Speicherabschnitt 104 in der vorgeschriebenen Reihenfolge umgeordnet, um die Audioausgangsdaten zu rekonstruieren.
  • Der Speicherabschnitt 104 speichert die Hilfsinformationen, welche durch den Hilfsinformationsanalyseabschnitt 102 analysiert wurden, und die PCM-Daten für jeden Ausgangskanal, welche vom Bandsynthesizer 110 geliefert wurden.
  • Der Ablauf dieser herkömmlichen Dekodiervorrichtung wird unten beschrieben.
  • Wenn der Bit-Strom des MPEG-2-Mehrkanalsignals in den Stromeingangsabschnitt 101 eingegeben wird, dann separiert der Stromeingangsabschnitt 101 den eingegebenen Bit-Strom in Hilfsinformation und audiokodierte Daten. Der Stromeingangsabschnitt 101 liefert dann die separierten Hilfsinformationen und audiokodierten Daten an den Hilfsinformationsanalyseabschnitt 102 und entsprechend an den Dekodierabschnitt 103.
  • Im Hilfsinformationsanalyseabschnitt 102 analysiert der MPEG-1-Analysator 105 die MPEG-1-Audioheaderinformation, welche in der Hilfsinformation des Stromeingangsabschnittes 101 enthalten ist. Weiterhin analysiert der Hilfsinformationsanalyseabschnitt 102 die MPEG-2-Audiomehrkanal-Information (die Headerinformation) durch Benutzen des MC-Analysators 106. Dadurch erhält der MC-Analysator 106 die Hilfsinformationen, wie beispielsweise die Ausgangskanalkonfigurationsinformation, die Matrixzerlegungs-Ablaufinformation und die TC-Belegungsinformation.
  • Im Dekoderabschnitt 103 dekodiert der Bandsignalgenerator 107 auf der anderen Seite die audiokodierten Daten in Bandsignale, welche jeweils aus 32 Teilbändern pro Kanal bestehen. Dann führt der Matrixzerlegungs-Prozessor 108 einen Ablauf zur Diskriminierung des MPEG-1-Audiosignals und des MPEG-2-Mehrkanalsignals aus. Der Matrixzerlegungs-Prozessor 108 konvertiert das Signal in das Bandsignal, welches jedem Ausgangskanal entspricht, nach Durchführung des Klassifizierungsablaufes, welcher auf der Hilfsinformation basiert, wie beispielsweise der Ausgangskanalkonfigurationsinformation, der Matrixzerlegungs-Ablaufinformation und der TC-Belegungsinformation.
  • Dann führt der Denormalisierungsprozessor 109 den Klassifizierungsablauf aus, welcher auf der Ausgangskanalkonfigurationinformation und der Matrixzerlegungs-Ablaufinformation basiert, welche vom Hilfsinformationsanalysator 102 geliefert wird. Der Denormalisierungsprozessor 109 wendet die inverse Korrektur auf den Geräuschpegel jedes Bandsignals an, welches vom Matrixzerlegungs-Prozessor 108 geliefert wird, um die originalen Geräuschpegel wiederherzustellen.
  • Dann konvertiert der Bandsynthesizer 110 das Invers-Geräuschpegel-korrigierte Bandsignal jedes Kanals in PCM-Daten. Der Bandsynthesizer 110 speichert die PCM-Daten im Speicherabschnitt 104 temporär.
  • Danach wendet der Verschachteler 111 durch Auslesen der PCM-Daten aus dem Speicherabschnitt 104 gemäß dem vorgeschriebenen Format Verschachteln an und gibt die verschachtelten Daten als Audioausgangsdaten an ein externes nicht gezeigtes Gerät aus. Insbesondere generiert der Verschachteler 111 die Audioausgangsdaten durch Anwenden der Verschachtelung auf die PCM-Daten jedes Kanals, beispielsweise in der Reihenfolge des vorderen linken Kanals (Lch), des hinteren linken Kanals (LSch), des vorderen mittleren Kanals (Cch), des vorderen rechten Kanals (Rch), des hinteren rechten Kanals (RSch) und des Niederfrequenzverstärkungskanals (LFEch). In jedem Ablaufschritt des Bandsynthetisierungsablaufs bis zum Verschachtelungsablauf wird der Klassifizierungsablauf durchgeführt, basierend auf der Anzahl der Kanäle, welche bandsynthetisiert werden sollen, und auf der Ausgangskanalkonfiguration, welche durch die Hilfsinformation spezifiziert ist.
  • Bei der herkömmlichen Dekodiervorrichtung ist es ebenfalls bekannt, diese mit einem dedizierten DSP (Digitalsignalprozessor) zu versehen, welcher ein Dekodierprogramm ausführt, ein Computerprogramm, welches die Dekodierschritte (das Dekodierprogramm) definiert zum Ausführen der oben beschriebenen Dekodieroperationen in Reihenfolge.
  • Die oben beschriebene herkömmliche Dekodiervorrichtung erforderte, dass die Klassifizierungs- und Mustererkennungsoperationen, welche auf der Hilfsinformation basieren, in vielen Schritten des Dekodierablaufs ausgeführt werden, welcher im Dekodierabschnitt 103 ausgeführt wird. Um es detaillierter zu beschrieben, erforderte die herkömmliche Dekodiervorrichtung, dass der Dekodierabschnitt 103 die Hilfsinformation, welche im Speicherabschnitt 104 gespeichert ist, ausliest, und zwar zumindest bei jedem Ablaufschritt der Matrixzerlegung, der Denormalisierung, der Bandsynthetisierung und des Verschachtelns.
  • Weiterhin mussten bei der herkömmlichen Dekodiervorrichtung das MPEG-1-Audiosignal und das MPEG-2-Mehrkanalsignal diskriminiert werden, und notwendige Informationen, wie beispielsweise die Ausgangskanalkonfigurationinformation, die Matrixzerlegungs-Ablauf-information, die TC-Belegungsinformation und die Anzahl der Band zu synchronisierenden Kanäle mussten bei jedem Ablaufschritt ausgewählt werden. Im Ergebnis hatte die herkömmliche Dekodiervorrichtung das Problem, dass der Rechenaufwand groß ist und die Schaltungsanordnung bezüglich ihrer Komplexität und Größe ansteigt. Im Falle der herkömmlichen Dekodiervorrichtung, welche den dedizierten DSP benutzt, war die Programmgröße und die Größe des ROM weiterhin extrem groß, weil das Dekodierprogramm und ein ROM zum speichern des Dekodierprogramms derart konfiguriert werden mussten, Klassifizierungsabläufe bei vielen Prozessschritten zu bearbeiten.
  • KURZE ZUSAMENFASSUNG DER ERFINDUNG
  • Ziel der vorliegenden Erfindung ist es, eine Dekodiervorrichtung, ein Dekodierverfahren und ein Aufzeichnungsmedium, welches die Dekodierschritte speichert, vorzuschlagen, welche die vorgenannten Probleme in der herkömmlichen Dekodiervorrichtung und im Dekodierverfahren lösen kann.
  • Um das oben genannte Ziel zu erreichen, umfasst eine Decodiervorrichtung zum Decodieren eines Audobitstroms für ein Maximum von N Kanälen (N ist eine ganze Zahl größer 1):
    einen Stromeingangsabschnitt zum Trennen eines Eingangsbitstroms in Hilfsinformation und codierte Daten,
    einen Hilfsinformationsanalyseabschnitt, um durch Analyse der von dem Stromeingabeabschnitt gelieferten Hilfsinformation zumindest eine Konfigurationsinformation für alle Kanäle zu gewinnen,
    einen Parameter-ROM-Abschnitt, der darin eine Decodiersteuertabelle vorspeichert, die Decodiertypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle klassifiziert sind,
    einen Decodiersteuerabschnitt, um eine Decodiertypnummer aus der Decodiersteuertabelle auf Grundlage der von dem Hilfsinformationsanalyseabschnitt bereitgestellten Konfigurationsinformation für alle Kanäle auszuwählen und auf Grundlage der ausgewählten Typnummer eine Decodiersteuerung auszuführen, und
    einen Decodierabschnitt, um gemäß einem Befehl des Decodiersteuerabschnitts Audioausgangsdaten zu erzeugen.
  • Gemäß der oben beschriebenen Anordnung können Klassifizierungsabläufe bei vielen Dekodierphasen ausgelassen werden, und die Steigerung des Rechenaufwandes und die Größe der Schaltkreise können somit minimiert werden.
  • Eine Dekodiervorrichtung gemäß eines anderen Aspekts der Erfindung zum Decodieren eines Bitstroms durch Ausführen einer Bandsynthese bei bis zu einem Maximum von N Kanälen (N ist eine ganze Zahl größer 1), wobei der Decodierabschnitt umfasst:
    einen Bandsignalgenerator zum Erzeugen eines Bandsignals durch Anwenden einer inversen Quantisierung auf die codierten Daten,
    einen Bandsyntheseeinrichtung zum Erzeugen von PCM-Daten für jeden Ausgangskanal durch Anwenden der Bandsynthese auf das Bandsignal, und
    einen Verschachtelungseinrichtung zum Durchführen eines Verschachtelungsprozesses, wodurch die einer Bandsynthese unterzogenen und decodierten PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorab geschriebenen Sequenz umgeordnet werden, wodurch die Audioausgangsdaten erzeugt werden.
  • Gemäß dem oben genannten Aufbau können die Klassifizierungsabläufe bei vielen Dekodierphasen ausgelassen werden, und die Audioausgangsdaten können generiert werden, während die Vergrößerung des Rechenaufwandes und der Größe der Schaltkreise minimiert wird.
  • Eine Decodiervorrichtung gemäß eines anderen Aspektes der Erfindung zum Decodieren eines Bitstroms, der gemäß einer MPEG-1-Audiospezifizierung und einer MPEG-2-Audiospezifizierung aufgebaut ist und mittels einer Bandsynthese bei bis zu einem Maximum von N-Kanälen (N ist eine ganze Zahl größer als 1) decodierbar ist, umfasst:
    einen Stromeingangsabschnitt, um einen Eingangsdatenstrom in Hilfsinformation und codierte Audiodaten zu trennen,
    einen Hilfsinformationsanalyseabschnitt, um die von dem Stromeingangsabschnitt bereitgestellte Hilfsinformation zu analysieren und mindestens FS-Informationen, die Indikativ für eine Abtastfrequenz ist, eine Konfigurationsinformation für alle Kanäle und eine Information für eine Matrixzerlegungsprozedur zu gewinnen,
    einen Parameter-ROM-Abschnitt, der hierin eine Decodiersteuertabelle vorspeichert, die Decodiertypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation klassifiziert sind,
    einen Decodiersteuerabschnitt, um eine Decodiertypnummer aus der Decodiersteuertabelle auf Grundlage der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation auszuwählen, welche von dem Hilfsinformationsanalyseabschnitt bereitgestellt werden, und um eine Decodiersteuerung auf Grundlage der ausgewählten Typnummer durchzuführen,
    einen Decodierabschnitt, der einen Bandsignalgenerator umfasst, um ein Bandsignal durch Anwenden einer inversen Quantisierung auf die codierten Audiodaten zu erzeugen, einen Matrix zerlegungs-Prozessor um einen Matrixzerlegungs-Prozess auf das Bandsignal anzuwenden und dadurch das Bandsignal in ein Bandsignal für jeden Ausgangskanal umzuwandeln, eine Bandsyntheseeinrichtung, um PCM-Daten für jeden Ausgangskanal durch Anwenden der Bandsynthese auf das von dem Matrixzerlegungs-Prozessor gelieferte Bandsignal zu erzeugen, und eine Verschachtelungseinrichtung zum Durchführen eines Verschachtelungsprozesses, wodurch die eine Bandsynthese unterzogenen und decodierten PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorgeschriebenen Abfolge umgeordnet werden, wodurch Audioausgangsdaten erzeugt werden, wobei der Decodierabschnitt die Ausgangsdaten gemäß eines Befehls des Decodiersteuerabschnittes erzeugt, und
    einen Speicherabschnitt zum Speichern zumindest der PCM-Daten, die von der Bandsyntheseeinrichtung ausgegeben werden.
  • Gemäß der oben genannten Anordnung kann die Dekodiergeschwindigkeit erhöht werden, während die Größe des Schaltkreises gleichzeitig reduziert werden kann, weil der Klassifizierungsablauf bei dem entsprechenden Dekodierphasen gemeinschaftlich im Dekodiersteuerungsabschnitt ausgeführt werden kann.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei der Hilfsinformationsanalyseabschnitt umfasst:
    eine MPEG-1-Kopfzeilenanalyseeinrichtung zur Analyse von Kopfzeileninformation, die gemäß der MPEG-1-Audiospezifizierung definiert ist, wodurch zumindest die FS Information extrahiert wird und bestimmt wird, ob eine Frontausgangskanalkonfigurierung monaural (ein Kanal) oder stereo (zwei Kanäle) ist,
    eine MC-Kopfzeilenanalyseeeinrichtung zur Analyse von Kopfzeileninformation, die gemäß der MPEG-2-Audiospezifizierung definiert ist, wodurch zumindest die Matrixzerlegungs-Information extrahiert wird und das Vorliegen oder das Fehlen eines Front-Mittenkanals und auch eine Hintergrundkanalkonfigu rierung oder das Vorliegen oder das Fehlen von zweiten Stereokanälen bestimmt wird, und um die Konfigurierungsinformation für alle Kanäle durch Kombination des Ergebnisses der Analyse mit der Information der Frontkanalkonfigurierung, die durch die MPEG-1-Kopfzeilenanalyseeinrichtung gewonnen wurde, zu erzeugen, und
    eine Kopfzeileninformations-Kompatibilitätskorrektur-Einrichtung, um die Konfigurationsinformation für alle Kanäle und die Matrixzerlegungs-Prozedur-Information durch Bestimmung der Anzahl an Frontkanälen aus der MPEG-1-Audiospezifizierung, die in der Kopfzeileninformation definiert ist, zu erzeugen, und anzunehmen, dass der Frontmittenkanal und die Hintergrundkanäle oder zweiten Stereokanäle nicht existieren, wenn der Bitstrom, der gemäß der MPEG-1-Audiospezifizierung aufgebaut ist, decodiert wird.
  • Gemäß der oben erwähnten Anordnung kann der Dekodierprozess leicht zusammen auf den MPEG-1-Audio-Bitstrom und den MPEG-2-Audio-Bitstrom angewandt werden, und dadurch die Kosten der Dekodiervorrichtung reduziert werden.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei die Dekodiersteuertabelle umfasst:
    eine Decodiertypbefehlstabelle, die die Dekodiertypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation klassifiziert sind, und
    eine Decodiersteuerinformationsbefehlstabelle, die eine Decodiersteuerinformation wiedergibt, die aus einer Kombination mehrerer Teile einer Decodierbefehlsinformation für jede der Decodiertypnummern besteht.
  • Gemäß der oben genannten Anordnung kann die Tabellengröße der Dekodiersteuertabelle reduziert werden, um die Kosten der Dekodiervorrichtung zu reduzieren, weil die gleiche Dekodier-Typ- Nummer für den Ablauf vorbestimmt werden kann, welcher auch das gleiche Dekodierverfahren zugeordnet ist.
  • Eine Decodiervorrichtung gemäß einem weiteren Aspekt der Erfindung, wobei der Matrixzerlegungsprozessor einen Matrixzerlegungsband-Begrenzer umfasst, um die Anzahl an Bändern, bei denen eine Matrixzerlegung erfolgen muss, in dem Bandsignal auf Basis der FS-Information, die von dem Hilfsinformationsanalyseabschnitt geliefert wird, zu begrenzen.
  • Gemäß der zuvor genannten Anordnung kann die Anzahl der bezüglich ihrer Matrix zu zerlegenden Bänder reduziert werden, der Rechenaufwand, welcher für die Reproduktionsbedingungen benötigt wird und die größte rechenbetonte Hürde darstellt, kann reduziert werden, und die Dekodiergeschwindigkeit kann dadurch vergrößert werden, wenn die Sampling-Frequenz erhöht wird.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei die Decodiersteuertabelle eine Kanalanzahlinformation enthält, um die Anzahl an Ausgangskanälen anzugeben, die durch die Bandsynthese auf Grundlage der Konfigurationsinformation für alle Kanäle zu erzeugen sind, und der Decodiersteuerabschnitt eine Kanalanzahlübertragungseinheit zum Übertragen der Kanalanzahlinformation, die aus der Decodiersteuertabelle gewonnen wird, auf den Decodierabschnitt umfasst.
  • Gemäß der zuvor genannten Anordnung kann die Dekodiergeschwindigkeit erhöht werden, während gleichzeitig die Größe des Schaltkreises verringert wird, weil die Bestimmung der Anzahl der Kanäle zu den entsprechenden Dekodierphasen gemeinschaftlich durchgeführt werden kann.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei der Decodiersteuerabschnitt eine Matrixzerlegungsbefehlseinheit umfasst, die einen Befehl für den Matrixzerlegungsprozess auf Grundlage der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation gibt, die von dem Hilfsinformationsanalyseabschnitt geliefert werden, und durch Verwendung eines Werts, der aus der Decodiersteuertabelle in dem Parameter-ROM abgerufen wird.
  • Gemäß der zuvor genannten Anordnung passt der Matrix-Zerlegungsprozess zur vollen Kanalkonfigurationsinformation, und die Matrix-Zerlegungsablaufinformation kann geschaffen werden, ohne nochmals im Matrix-Zerlegungsschritt den Klassifizierungsdiskriminierungsprozess durchführen zu müssen. Dies dient der Erhöhung der Dekodiergeschwindigkeit und reduziert die Schaltkreisgröße gleichzeitig.
  • Eine Decodiervorrichtung gemäß einem weiteren Aspekt der Erfindung, wobei die Decodiersteuertabelle eine Matrixzerlegungsmusterinformation enthält, die ein Matrixzerlegungsmuster angibt,
    der Matrixzerlegungsprozessor einzelne Matrixzerlegungsblocks umfasst, die jeweils in entsprechender Beziehung zu der Matrixzerlegungsmusterinformation bereitgestellt werden, und
    das Parameter-ROM eine Matrixzerlegungsmusteradresstabelle vorspeichert, die eine Entsprechung zwischen der Matrixzerlegungsmusterinformation und den Matrixzerlegungsblocks definiert, die in dem Matrixzerlegungsprozessor enthalten sind. Gemäß der zuvor beschriebenen Anordnung kann im Matrix-Zerlegungsschritt die Summe der Produktkalkulationen für Teile bestimmt werden, wo der Matrix-Zerlegungskoeffizient 0 ist, und dadurch kann eine schnellere Kodierung erreicht werden.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei der Matrixzerlegungsprozessor einen Mehrzweckmatrixzerlegungsblock umfasst, der den Matrixzerlegungsprozess durch Änderung eines Matrixzerlegungskoeffizienten gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedur-Information durchführt,
    die Decodiersteuertabelle eine Matrixzerlegungsmusterinformation enthält, die ein Matrixzerlegungsmuster angibt, und
    das Parameter-ROM eine musterweise Matrixzerlegungskoeffiziententabelle vorspeichert, die eine Korrespondenz zwischen dem Matrixzerlegungskoeffizienten und der Matrixzerlegungsmusterinformation definiert.
  • Gemäß der zuvor beschriebenen Anordnung kann ein einzelner Mehrzweck-Matrix-Zerlegungsblock angepasst werden, um den Matrix-Zerlegungsprozess durchzuführen, um verschiedene Matrix-Zerlegungserfordernisse zu erfüllen, was dazu dient, die Schaltkreisgröße zu reduzieren.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei der Matrixzerlegungsprozessor einen Mehrzweckmatrixzerlegungsblock, der den Matrixzerlegungsprozess durch Änderung eines Matrixzerlegungskoeffizienten gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation durchführt, und mindestens einen Matrixzerlegungsblock umfasst, der mit einem vorab bestimmten Kanal korrespondiert,
    die Decodiersteuertabelle eine Matrixzerlegungsmusterinformation enthält, die ein Matrixzerlegungsmuster angibt, und
    das Parameter-ROM eine Matrixzerlegungsmusteradresstabelle, die eine Korrespondenz zwischen der Matrixzerlegungsmusterinformation, dem Mehrzweckmatrixzerlegungsblock und dem mindestens einen Matrixzerlegungsblock definiert, und eine musterweise Matrixzerlegungskoeffiziententabelle vorspeichert, die eine Korrespondenz zwischen dem Matrixzerlegungskoeffizienten und der Matrixzerlegungsmusterinformation definiert.
  • Gemäß der zuvor genannten Anordnung kann die Summe der Produktkalkulationen für Teile bestimmt werden, wo der Matrix-Zerlegungskoeffizient 0 ist, und dadurch eine schnellere Dekodierung erreicht werden, wenn der Matrix-Zerlegungsprozess für den vorbestimmten Kanal durchgeführt wird. Weiterhin können die Matrix-Zerlegungsberechnungen unter Benutzung eines einzelnen Mehrzweck-Matrix-Zerlegungsblocks durchgeführt werden, und dadurch kann die Schaltkreisgröße reduziert werden, wenn der Matrix-Zerlegungsprozess für andere als den vorbestimmten Kanal durchgeführt wird.
  • Eine Decodiervorrichtung gemäß einem weiteren Aspekt der Erfindung, wobei der Matrixzerlegungsprozessor einen Mehrzweckmatrixzerlegungsblock umfasst, der den Matrixzerlegungskoeffizienten in Fällen ändert, in denen die Anzahl an Ausgangskanälen, die durch die Bandsynthese zu erzeugen sind, zwischen 1 und M (M ist eine ganze Zahl kleiner als N) liegt, und einen Matrixzerlegungsblock enthält, der in Fällen bereitgestellt wird, in denen die Anzahl an Ausgangskanälen, die durch die Bandsynthese zu erzeugen sind, gleich oder größer als (M + 1) ist, und
    das Parameter-ROM eine musterweise Matrixzerlegungskoeffiziententabelle vorspeichert, die eine Korrespondenz zwischen dem Mehrzweckmatrixzerlegungsblock und der Matrixzerlegungsmusterinformation, die mit den 1 bis M Ausgangskanälen korrespondiert, definiert.
  • Gemäß der zuvor genannten Anordnung wird der Matrix-Zerlegungsprozess durchgeführt durch Auswählen entweder des spezifischen Matrix-Zerlegungsblocks oder des Mehrzweck-Zerlegungsblocks, abhängig von der Anzahl der durch den Bandsynthesizer zu dekodierenden Kanäle. Dies dient der Reduzierung der Schaltkreisgröße und erreicht schnellere Dekodierung.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei die Decodiersteuertabelle eine Verschachtelungsbefehlsinformation zur Angabe eines Verschachtelungsmusters auf Basis der Konfigurationsinformation für alle Kanäle enthält, und
    der Decodiersteuerabschnitt eine Verschachtelungsbefehlseinheit zur Angabe der Verschachtelungsbefehlsinformation, die aus der Decodiersteuertabelle gewonnen wird, für den Decodierabschnitt umfasst.
  • Gemäß der zuvor genannten Anordnung kann die Dekodiergeschwindigkeit erhöht werden, während gleichzeitig die Schaltkreisgröße reduziert wird, weil der Klassifizierungsablauf bei den entsprechenden Dekodierphasen gemeinsam im Dekodiersteuerabschnitt durchgeführt werden kann.
  • Eine Decodiervorrichtung gemäß einem anderen Aspekt der Erfindung, wobei die Verschachtelungsbefehlsinformation eine Information ist, die durch Verwendung einer Zahl das Verschachtelungsmuster angibt, das gemäß der Konfigurationsinformation für alle Kanäle vorab zugewiesen wird,
    das Parameter-ROM. eine Verschachtelungsmustertabelle vorspeichert, die eine Korrespondenz zwischen der Zahl des Verschachtelungsmusters und der PCM-Ortsinformation definiert, die eine codierte Wiedergabe der Startadresse der PCM-Daten ist, die in dem Speicherabschnitt gespeichert sind.
  • Gemäß der zuvor genannten Anordnung kann das gleiche Verschachtelungsmuster vorab zugewiesen werden, wenn das zu benutzende Verschachtelungsmuster das gleiche ist, auch wenn sich das Dekodierverfahren unterscheidet. Entsprechend kann die Tabellengröße der Verschachtelungsmustertabelle reduziert werden, verglichen mit der Konfiguration, in der Adressinformationen der PCM-Daten unter Benutzung einer einzelnen Tabelle dargestellt werden, und dadurch kann der Kostenaufwand der Dekodiervorrichtung reduziert werden.
  • Eine Decodiervorrichtung gemäß einem weiteren Aspekt der Erfindung, wobei der Decodierabschnitt einen Dämpfungsdatenerzeuger umfasst, der Dämpfungs-PCM-Daten in den Speicherabschnitt schreibt, wenn die Kanalnummerninformation, die von dem Decodiersteuerabschnitt geliefert wird, (N – 1) oder weniger Kanäle anzeigt.
  • Gemäß der zuvor genannten Anordnung kann, unabhängig von der Anwesenheit oder Abwesenheit eines leeren Kanals die gleiche Verschachtelung angewandt werden, wodurch es möglich wird, entsprechend dem Klassifizierungsablauf auszulassen, und die Schaltgröße zu reduzieren. Weiterhin hat es nur kleinen Effekt auf die Rechenperformance der Dekodiervorrichtung und ruft keine Vergrößerung des Rechenaufwandes hervor, weil die Dämpfungsdaten im Falle der N-Kanalkonfiguration nicht erzeugt sind, was den größten Rechenaufwand erfordert.
  • Eine Decodiervorrichtung gemäß einem weiteren Aspekt der Erfindung, wobei das Parameter-ROM eine Denormalisierungsbefehlstabelle vorspeichert, um Befehlsdaten für einen Denormalisierungsprozess gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation anzugeben, die von dem Hilfsinformationsanalyseabschnitt geliefert werden,
    der Decodiersteuerabschnitt eine Denormalisierungsbefehlseinheit umfasst, die einen Befehl für den Denormalisierungsprozess auf Grundlage der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation, welche von dem Hilfsinformationsanalyseabschnitt geliefert werden, und durch Verwendung eines Wertes angibt, der aus der Denormalisierungsbefehlstabelle in dem Parameter-ROM bezogen wird, und
    die Decodiereinheit einen Denormalisierungsprozessor umfasst, der den Denormalisierungsprozess gemäß dem Befehl von dem Decodiersteuerabschnitt ausführt.
  • Gemäß der zuvor genannten Anordnung kann der Klassifizierungsprozess im Denormalisierungsprozess ausgelassen werden, wodurch ein schnelleres Dekodieren erreicht wird, wodurch gleichzeitig die Schaltkreisgröße reduziert wird.
  • Decodiervorrichtung gemäß einem weiteren Aspekt der Erfindung, wobei die Denormalisierungsbefehlstabelle umfasst:
    eine Denormalisierungstypbefehlstabelle, die Denormalisierungstypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation klassifiziert sind, eine Denormalisierungszuordnungstabelle, die Beziehungen zwischen den Denormalisierungstypnummern und Denormalisierungskorrekturwertdatennummern für jeden Ausgangskanal zeigt, und eine Denormalisierungsnieveaukorrekturwerttabelle zum Umwandeln der Denormalisierungskorrekturwertdatennummern in Klangniveaudaten, die bei der Denormalisierung verwendet werden.
  • Gemäß der zuvor genannten Anordnung kann die gleiche Denormalisierungs-Typ-Nummer vorab zugewiesen werden, wenn der Typ der Denormalisierung der gleiche ist, auch wenn das Dekodierverfahren sich unterscheidet. Entsprechend kann die Größe der Denormalisierungsbefehlstabelle reduziert werden, verglichen mit der Konfiguration, in der Befehlsdaten zur Denormalisierung unter Benutzung einer einzelnen Tabelle dargestellt werden, und dadurch reduzieren sich die Kosten der Dekodiervorrichtung.
  • Eine Decodiervorrichtung gemäß einem weiteren Aspekt der Erfindung, umfasst des Weiteren ein Kanalbalancesetzinterface, über das eine Klangniveauinformation für jeden Ausgangskanal von außen zur Bereitstellung für den Decodierabschnitt geliefert wird, und wobei:
    der Decodierabschnitt einen Klangniveaumwandler umfasst, der die von dem Kanalbalanceeinstellinterface gelieferte Klangniveauinformation in Klangniveaudaten für jeden Ausgangskanal umsetzt, und einen klassifizierenden Klangniveauvervielfacher umfasst, der die von der Denormalisierungsbefehlseinheit gelieferten Befehlsdaten durch die Klangnieveaudaten, die von dem Klangniveauumsetzer für jeden Ausgangskanal geliefert werden, vervielfacht, wenn die Kanalnummerninformation von dem Decodiersteuerabschnitt N angibt, und
    der Verschachtelungsprozessor eine klassifizierende, verschachtelnde Klangniveaueinstelleinrichtung umfasst, die die PCM-Daten eines jeden Ausgangskanals durch die von dem Klangniveauumsetzer gelieferten Klangniveaudaten vervielfacht, wenn die Kanalanzahlinformationen des Decodiersteuerabschnitts (N – 1) oder weniger Kanäle angibt.
  • Gemäß der zuvor genannten Anordnung kann wird es möglich gemacht, die Geräuschpegeldaten jedes Ausgangskanals durch einen Denormalisierungspegel-Korrekturwert zu multiplizieren, wenn die Kanal-Nummer-Information die N-Kanalkonfiguration anzeigt, was den größten Rechenaufwand erfordert. Weiterhin kann das Kanalgleichgewicht individuell gesetzt werden, auch wenn die PCM-Daten eines Kanals in eine Vielzahl von Ausgangskanälen verschachtelt wird.
  • Ein Decodierverfahren gemäß der vorliegenden Erfindung zur Verwendung bei einer Decodiervorrichtung zum Decodieren eines Audiobitstroms für ein Maximum von N Kanälen (N ist eine ganze Zahl größer als 1) umfasst:
    einen Trennschritt zum Trennen eines Eingangsbitstroms in Hilfsinformation und codierte Daten,
    einen Hilfsinformationsanalyseschritt, um zumindest eine Konfigurationsinformation für alle Kanäle durch Analyse der in dem Trennschritt getrennten Hilfsinformation zu gewinnen,
    einen Auswahlschritt, um eine Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Basis der Konfigurationsinformation für alle Kanäle auszuwählen, die in dem Hilfsinformationsanalyseschritt gewonnen wurde, und
    einen Erzeugungsschritt, um Ausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der Typnummer zu erzeugen, die in dem Auswahlschritt ausgewählt wurde.
  • Gemäß der zuvor genannten Anordnung kann der Klassifizierungsablauf bei vielen Dekodierphasen ausgelassen werden, wodurch die Erhöhung des Rechenaufwandes und der Schaltungsgröße dadurch minimiert werden kann.
  • Decodierverfahren gemäß eines anderen Aspektes der Erfindung zur Verwendung in einer Decodiervorrichtung zum Decodieren eines Datenstroms durch Ausführen einer Bandsynthese bei bis zu einem Maximum von N Kanälen (N ist eine ganze Zahl größer als 1), wobei der Erzeugungsschritt umfasst:
    einen Bandsignalerzeugungsschritt, um ein Bandsignal durch Anwenden einer inversen Quantifizierung auf die codierten Daten zu erzeugen,
    einen Bandsyntheseschritt zur Erzeugung von PCM-Daten für jeden Ausgangskanal durch Anwenden einer Bandsynthese auf das Bandsignal, das in dem Bandsignalerzeugungsschritt erzeugt wurde, und
    einen Verschachtelungsschritt zum Durchführen eines Verschachtelungsprozesses, wodurch die PCM-Daten, die für jeden Ausgangskanal in dem Bandsyntheseschritt gewonnen wurden, abtastungsweise in einer vorgeschriebenen Abfolge umgeordnet werden.
  • Gemäß der zuvor genannten Auslegung können die Klassifizierungsabläufe bei vielen Dekodierphasen ausgelassen werden, und die Audio-Ausgangsdaten können generiert werden, während die Erhöhung des Rechenaufwandes und die Schaltungsgröße minimiert wird.
  • Ein Decodierverfahren gemäß einem weiteren Aspekt der Erfindung zur Verwendung in einer Decodiervorrichtung zum Decodieren eines Bitstroms, der gemäß einer MPEG-1-Audiospezifizierung und einer MPEG-2-Audiospezifizierung aufgebaut ist und durch eine Bandsynthese für ein Maximum von N-Kanälen (N ist eine ganze Zahl größer als 1) decodierbar ist, umfasst:
    einen Trennschritt zum Trennen eines Eingangsbitstroms in Hilfsinformation und codierte Audiodaten,
    einen Hilfsinformationsanalyseschritt zur Analyse der Hilfsinformation, die in dem Trennschritt abgetrennt wurde, und zum Gewinnen von zumindest FS-Information, die indikativ ist für eine Abtastfrequenz, von Konfigurationsinformation für alle Kanäle und von Matrixzerlegungsprozedurinformation,
    einen Auswahlschritt zum Auswählen einer Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Basis der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation, welche in dem Hilfsinformationsanalyseschritt gewonnen wurden, und
    einen Erzeugungsschritt zur Erzeugung von Audioausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der Typnummer, die in dem Auswahlschritt ausgewählt wurde.
  • Gemäß der zuvor genannten Anordnung kann die Dekodiergeschwindigkeit erhöht werden, während gleichzeitig die Schaltungsgröße reduziert wird, weil die Klassifizierungsabläufe bei den entsprechenden Dekodierphasen gemeinschaftlich ausgeführt werden können.
  • Ein Decodierverfahren gemäß einem weiteren Aspekt der Erfindung, wobei der Erzeugungsschritt umfasst:
    einen Bandsignalerzeugungsschritt zur Erzeugung eines Bandsignals durch Anwendung einer inversen Quantifizierung auf die codierten Audiodaten,
    einen Matrixzerlegungsschritt zur Anwendung eines Matrixzerlegungsprozesses auf das Bandsignal, das in dem Bandsignalerzeugungsschritt erzeugt wurde, wodurch das Bandsignal in ein Bandsignal für jeden Ausgangskanal umgewandelt wird,
    einen Bandsyntheseschritt zur Erzeugung von PCM-Daten für jeden Ausgangskanal durch Anwendung der Bandsynthese auf das Bandsignal, das für jeden Ausgangskanal in dem Matrixzerlegungsschritt erzeugt wurde, und
    einen Verschachtelungsschritt zur Durchführung eines Verschachtelungsprozesses, wodurch die PCM-Daten, die für jeden Ausgangskanal in dem Bandsyntheseschritt erzeugt wurden, Abtastung für Abtastung in einer vorab festgelegten Abfolge umgeordnet werden.
  • Gemäß der zuvor genannten Auslegung kann die Dekodiergeschwindigkeit erhöht werden, während gleichzeitig die Schaltungsgröße reduziert wird, weil die Klassifizierungsabläufe bei den entsprechenden Dekodierphasen gemeinschaftlich ausgeführt werden können.
  • Ein Aufzeichnungsmedium mit einem darauf aufgezeichneten Computerprogrammcode, der zur Durchführung von Decodierschritten ausgelegt ist, um einen Audiobitstrom für ein Maximum an N Kanälen (N ist eine ganze Zahl größer als 1) zu decodieren, wobei die Decodierschritte folgende Schritte umfassen:
    Trennen des Bitstroms in Hilfsinformation und codierte Daten, wenn der Bitstrom eingegeben wird,
    Anfordern zumindest von Konfigurationsinformation für alle Kanäle durch Analyse der abgetrennten Hilfsinformation,
    Auswählen einer Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Basis der angeforderten Konfigurationsinformation für alle Kanäle, und
    Erzeugen von Ausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der ausgewählten Typnummer.
  • Gemäß der zuvor genannten Anordnung können die Klassifizierungsabläufe bei vielen Dekodierphasen ausgelassen werden, und die Erhöhung des Rechenaufwandes und der Schaltungsgröße kann dadurch minimiert werden.
  • Ein Aufzeichnungsmedium mit darauf aufgezeichneten Decodierschritten gemäß einem anderen Aspekt der Erfindung zum Decodieren eines Bitstroms durch eine Bandsynthese für bis zu einem Maximum von N Kanälen (N ist eine ganze Zahl größer 1), wobei die Decodierschritte eine zusätzliche Funktion bereitstellen, durch die, wenn die Ausgangsdaten erzeugt werden, ein Bandsignal durch Anwenden einer inversen Quantifizierung auf die codierten Daten erzeugt wird, PCM-Daten für jeden Ausgangskanal durch Anwenden einer Bandsynthese auf das Bandsignal erzeugt werden, und ein Verschachtelungsprozess durchgeführt wird, wodurch die PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorab festgelegten Abfolge umgeordnet werden.
  • Gemäß der zuvor genannten Auslegung können die Klassifizierungsabläufe bei vielen Dekodierphasen ausgelassen werden, und die Audio-Ausgangsdaten können generiert werden, während die Erhöhung des Rechenaufwandes und der Schaltungsgröße mi nimiert wird.
  • Ein Aufzeichnungsmedium mit einem darauf aufgezeichneten Computerprogrammcode, der ausgelegt ist gemäß einem anderen Aspekt der Erfindung, Decodierschritte durchzuführen, um einen Bitstrom zu decodieren, der gemäß einer MPEG-1-Audiospezifizierung und einer MPEG-2-Audiospezifizierung aufgebaut ist und durch eine Bandsynthese für ein Maximum von N-Kanälen (N ist eine ganze Zahl größer als 1) decodierbar ist, wobei die Decodierschritte folgende Schritte umfassen:
    Trennen des Bitstroms in Hilfsinformation und codierte Audiodaten, wenn der Bitstrom eingegeben wird,
    Anfordern zumindest von FS-Information, die indikativ für eine Abtastfrequenz ist, von Konfigurationsinformation für alle Kanäle und von Matrixzerlegungsprozedurinformation durch Analyse der abgetrennten Hilfsinformation,
    Auswählen einer Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Grundlage der angeforderten Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation, und
    Erzeugen von Audioausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der ausgewählten Typnummer.
  • Gemäß der zuvor genannten Anordnung kann die Dekodiergeschwindigkeit erhöht werden, während gleichzeitig die Schaltungsgröße reduziert wird, weil die Klassifizierungsabläufe bei den entsprechenden Dekodierphasen gemeinschaftlich ausgeführt werden können.
  • Ein Aufzeichnungsmedium mit darauf aufgezeichneten Decodierschritten gemäß einem anderen Aspekt der Erfindung, wobei die Decodierschritte eine zusätzliche Funktion aufweisen, durch die, wenn die Audioausgangsdaten erzeugt werden, ein Bandsignal durch Anwendung einer inversen Quantifizierung auf co dierte Audiodaten erzeugt wird, das Bandsignal einer Matrixzerlegung unterzogen wird und hierdurch in ein Bandsignal für jeden Ausgangskanal umgesetzt wird, PCM-Daten für jeden Ausgangskanal durch Anwenden der Bandsynthese auf das Bandsignal für jeden Ausgangskanal erzeugt werden und ein Verschachtelungsprozess durchgeführt wird, wodurch die PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorab festgelegten Abfolge umgeordnet werden.
  • Gemäß der zuvor genannten Anordnung kann die Dekodiergeschwindigkeit erhöht werden, während gleichzeitig die Schaltungsgröße reduziert wird, weil die Klassifizierungsabläufe bei den entsprechenden Dekodierphasen gemeinschaftlich ausgeführt werden können.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNG
  • 1 ist ein Blockdiagramm, welches eine Gesamtanordnung einer Dekodiervorrichtung zeigt gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 ist ein Erklärungsdiagramm, welches eine Tabellenkonstruktion im Parameter-ROM, wie in 1 gezeigt, zeigt.
  • 3 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Dekodier-Typ-Befehlstabelle, wie in 2 gezeigt, zeigt.
  • 4 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Dekodiersteuerungsinformationsbefehlstabelle, wie in 2 gezeigt, zeigt.
  • 5 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur einer Matrix-Zerlegungsmusteradressentabelle, wie in 2 gezeigt, zeigt.
  • 6 ist ein Blockdiagramm, welches eine detaillierte Konfiguration des Matrix-Zerlegungsprozessers, wie in 1 gezeigt, zeigt.
  • 7 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Denormalisierungs-Typ-Befehlstabelle in 2 zeigt.
  • 8 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Denormalisierungsbelegungstabelle, wie in 2 gezeigt, zeigt.
  • 9 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Denormalisierungspegel-Korrekturwerttabelle, wie in 2 gezeigt, zeigt.
  • 10 ist ein Diagramm, welches eine detaillierte Struktur des PCM-Daten-Schreibbereiches, wie in 1 gezeigt, zeigt.
  • 11 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur einer Überlagerungsmustertabelle, wie in 2 gezeigt, zeigt.
  • 12 ist ein Flussdiagramm, welches einen Basisablauf der Dekodiervorrichtung, wie in 1 gezeigt, zeigt.
  • 13 ist ein Flussdiagramm, welches einen detaillierten Ablauf in Schritt S3, wie in 12 gezeigt, zeigt.
  • 14 ist ein Flussdiagramm, welches einen detaillierten Ablauf in Schritt S4, wie in 12 gezeigt, zeigt.
  • 16 ist ein Flussdiagramm, welches einen detaillierten Ablauf in Schritt S14, wie in 12 gezeigt, zeigt.
  • 17 ist ein Erklärungsdiagramm, welches einen Tabellenaufbau in einem Parameter-ROM in einer Dekodiervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 18 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der musterweisen Matrix-Zerlegungskoeffizientabelle, wie in 17 gezeigt, zeigt.
  • 19 ist ein Blockdiagramm, welches eine detaillierte Konfiguration des Matrix-Zerlegungsprozessors in der Dekodiervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 20 ist ein Flussdiagramm, welches einen Betrieb des Matrixzerlegungs-Prozessors, wie in 19 gezeigt, zeigt.
  • 21 ist ein Erklärungsdiagramm, welches einen Tabellenaufbau in einem Parameter-ROM in einer Dekodiervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • 22 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Matrixzerlegungs-Musteradresstabelle, wie in 21 gezeigt, zeigt.
  • 23 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der musterweisen Matrix-Zerlegungskoeffizientabelle, wie in 21 gezeigt, zeigt.
  • 24 ist ein Blockdiagramm, welches eine detaillierte Konfiguration des Matrix-Zerlegungsprozessors in der Dekodiervorrichtung gemäß der dritten Ausführungsform der vorliegenden zeigt.
  • 25 ist ein Flussdiagramm, welches einen Betrieb des Matrix-Zerlegungsprozessors, wie in 24 gezeigt, zeigt.
  • 26 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S58, wie in 25 gezeigt, zeigt.
  • 27 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S59 oder Schritt S60, wie in 25 gezeigt, zeigt.
  • 28 ist ein Blockdiagramm, welches eine Konfiguration einer herkömmlichen Dekodiervorrichtung zeigt.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Nun folgend werden bevorzugte Ausführungsformen einer Dekodiervorrichtung und eines Dekodierverfahrens gemäß der vorliegenden Erfindung mit Bezug auf die beiliegenden Zeichnungen beschrieben. Die Dekodiervorrichtung, welche in jeder der ersten bis dritten Ausführungsformen nachfolgend beschrieben wird, ist ausgebildet, geeignet zu sein, Layer 2 der MPEG-1-Audiospezifikation (ISO/IEC 11172-3: 1993) und Layer 2-Mehrkanal der MPEG-2-Audiospezifikation (ISO/IEC 13818-3: 1996) zu unterstützen. Die Dekodiervorrichtung jeder Ausführungsform ist geeignet zur Dekodierung von Mehrkanalkodierten Signalen von 5.1-Kanalklang, nämlich, Teilband(Bandteilung)-kodierte Signale von fünf Kanälen und ein kodiertes Signal von einem Niederfrequenzverstärkungskanal (im folgenden auch als LFEch bezeichnet), in Audio-Ausgangsdaten. Das LFEch-kodierte Signal ist ein Kanal, der keine Bandsynthese erfordert, wie in der MPEG-2-Audiospezifikation beschrieben. In der Dekodiervorrichtung jeder Ausführungsform dekodiert ein Verschachteler das LFEch-kodierte Signal in Audio-Ausgangsdaten und führt die Verschachtelung durch.
  • Zur Vereinfachung der Erklärung handelt die Funktionsbeschreibung jeder Ausführungsform hauptsächlich von dem Fall, in dem das Eingangssignal das MPEG-2-Audio-Layer 2-Mehrkanalkodierte Signal ist, wobei die Sampling-Frequenz 48 kHz ist und die Matrix-Zerlegungsprozedurinformation "2" ist. Weiterhin handelt die erste Ausführungsform von dem Fall, dass das Signal in Vier-Kanal-Audio-Ausgangsdaten dekodiert ist, während die zweite und dritte Ausführungsform jeweils von dem Fall handelt, dass das Signal in Fünf-Kanal-Audio-Ausgangsdaten dekodiert ist. In der ersten Ausführungsform sind die Ausgangskanäle insbesondere vier Kanäle, bestehend aus einem vorderen linken Kanal (im folgenden auch Lch genannt), ein vorderer rechter Kanal (im folgenden auch Rch genannt), ein vorderer mittlerer Kanal (im folgenden auch Cch genannt) und ein monophoner Surround-Kanal (im folgenden auch Sch genannt). In der zweiten und dritten Ausführungsform bestehen die fünf Kanäle aus Lch, Rch, Cch, einem hinteren linken Kanal (im folgenden auch LSch genannt) und einem hinteren rechten Kanal (im folgenden auch RSch genannt).
  • « Ausführungsform 1 »
  • [Konfiguration einer Dekodiervorrichtung]
  • 1 ist ein Blockdiagramm, welches eine Gesamtkonfiguration einer Dekodiervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 1 gezeigt, umfasst die Dekodiervorrichtung der vorliegenden Erfindung einen Stromeingangsabschnitt 1, einen Hilfsinformationsanalyseabschnitt 2, einen Dekodiersteuerungsabschnitt 3, einen Dekodierabschnitt 4, einen Parameter-ROM 5, einen Speicherabschnitt 6 und ein Kanalgleichgewichtseinstell-Interface 7.
  • Der Stromeingangsabschnitt 1 empfängt einen extern zugeleiteten Bitstrom des MPEG-1-audiokodierten Signals (im folgenden als ein "MPEG-1-Signal" bezeichnet) oder des MPEG-2-Audio-Mehrkanal-kodierten Signals (im folgenden als ein "MPEG-2-Mehrkanalsignal" bezeichnet). Der Stromeingangsabschnitt 1 separiert den Eingangs-Bitstrom in Hilfsinformation, welche Header-Information enthält, und audiokodierte Daten. Der Stromeingangsabschnitt 1 liefert die Hilfsinformation und die audiokodierten Daten an den Hilfsinformationsanalyseabschnitt 2 und entsprechend an den Kodierabschnitt 3.
  • Der Hilfsinformationsanalyseabschnitt 2 umfasst einen MPEG-1-Headeranalysator 2a, einen MC-Headeranalysator 2b und einen Header-Informationskompatibilitätskorrektur 2c. Der Hilfsinformationsanalyseabschnitt 2 analysiert die Hilfsinformation, welche vom Stromeingangsabschnitt 1 eingegeben wurde, und liefert das Ergebnis der Analyse an den Dekodiersteuerungsabschnitt 3 und den Speicherabschnitt 6.
  • Der MPEG-1-Headeranalysator 2a analysiert Header-Information in der Hilfsinformation, welche durch den MPEG-1-Audiostandard definiert sind. Insbesondere extrahiert der MPEG-1-Headeranalysator 2a Information, welche eine Sampling-Frequenz anzeigt, und prüft die vordere Ausgangskanalkonfiguration, um zu bestimmen, ob es monaural (ein Kanal) oder stereo (zwei Kanäle) ist.
  • Der MC-Headeranalysator 2b analysiert einen MPEG-2-Audio-Erweitungsteil der Hilfsinformation, nämlich die Mehrkanal-Konfigurationsinformation, welche Header-Information enthält und durch die MPEG-2-Audiospezifikation definiert ist. Insbesondere prüft der MC-Headeranalysator 2b das Vorhandensein oder Nichtvorhandensein des vorderen mittleren Kanals und auch der hinteren Kanalkonfiguration, oder das Vorhandensein oder Nichtvorhandensein des zweiten Stereokanals. Der MC-Headeranalysator 2b erzeugt volle Kanalkonfigurationsinformation durch Kombinieren des Ergebnisses der Analyse mit der vorderen mittleren Kanalinformation, welche durch den MPEG-1-Headeranalysator 2a erhalten wird. Weiterhin extrahiert der MC-Headeranalysator 2b die Matrix-Zerlegungsprozedurinformation, welche den Typ (Inhalt) des im folgenden genannten Mat rix-Zerlegungs- und Denormalisierungsprozesses anzeigt, und TC (Übertragungskanal)-Belegungsinformation, welche ein Matrix-Zerlegungsmuster anzeigt, welches für jedes Band (Signal) im Matrix-Zerlegungsprozess spezifiziert ist.
  • Wenn ein Bitstrom des MPEG-1-Signals dekodiert wird, das kein MPEG-2-Mehrkanal enthält, bestimmt der Header-Informationskompatibilitätskorrektur 2c die Anzahl der vorderen Kanäle nur von der Header-Information des MPEG-1-Signals. Weiterhin generiert es die volle Kanalkonfigurationsinformation und Matrix-Zerlegungsprozedurinformation durch Voraussetzen; dass der vordere mittlere Kanal und die hinteren Kanäle oder der zweite Stereokanal nicht existent ist. Mit der Einrichtung des Header-Informationskompatibilitätskorrekturs 2c kann das Durchführen des Diskriminierens des MPEG-1-Signals und MPEG-2-Mehrkanalsignals bei jedem der folgenden Prozessphasen ausgelassen werden.
  • Der Dekodierungssteuerabschnitt 3 umfasst eine Matrix-Zerlegungsbefehlseinheit 3a, eine Denormalisierungsbefehlseinheit 3b, eine Kanalnummer-Benachrichtungseinheit 3c und eine Verschachtelungsbefehlseinheit 3d. Der Dekodiersteuerabschnitt 3 steuert den Dekodierprozess, welcher im Dekodierabschnitt 4 ausgeführt wird, basierend auf den Ergebnissen der Hilfsinformationsanalyse, welches vom Hilfsinformationsanalysator 2 zugeleitet wird, und auf der Information, welche im Parameter-ROM 5 vorgespeichert ist. Der Dekodiersteuerabschnitt 3 liest insbesondere vom Parameter-ROM 5 die Dekodiersteuerungsinformation und den Denormalisierungspegelkorrektionswert für das Bandsignal von jedem Kanal, wie durch die oben genannte volle Kanalkonfigurationsinformation und die Matrix-Zerlegungsprozedurinformation spezifiziert, unter Benutzung der vollen Kanalkonfigurationinformation und der Matrix-Zerlegungsprozedurinformation, welche durch den Hilfs informationsanalysator 2 erhalten wird. Der Dekodiersteuerungsabschnitt 3 liefert die spezifizierte Dekodiersteuerungsinformation und den Denormalisierungspegelkorrektionswert als Befehle an den Dekodierabschnitt 4. Die Dekodiersteuerungsinformation besteht aus drei Arten von Dekodierbefehlsinformation: Kanalnummerinformation, Matrix-Zerlegungsmusterinformation und Überlagerungsbefehlinformation. Die Dekodiersteuerungsinformation ist in eine von Dekodier-Typ-Nummern 0 bis 15 klassifiziert, basierend auf der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsprozedurinformation, und wird im Parameter-ROM 5 vorgespeichert. Vergleichbar wird der Denormalisierungspegelkorrektionswert in einen von Denormalisierungs-Typ-Nummern 0 bis 5 klassifiziert, basierend auf der vollen Kanalkonfigurationinformation und der Matrix-Zerlegungsprozedurinformation, und wird im Parameter-ROM 5 vorgespeichert (Details werden später beschrieben).
  • Die Matrix-Zerlegungsbefehlseinheit 3a gibt einen Befehl zum Matrix-Zerlegen aus durch Senden der Matrix-Zerlegungsmusterinformation an den Dekodierabschnitt 4.
  • Die Denormalisierungsbefehlseinheit 3b gibt einen Befehl zur Denormalisierung durch Senden des Denormalisierungspegelkorrektionswertes für das Bandsignal jedes Kanals an den Dekodierabschnitt 4 aus.
  • Die Kanalnummer-Benachrichtigungseinheit 3c sendet die Kanalnummer-Information an den Dekodierabschnitt 4.
  • Die Verschachtelungsbefehlseinheit 3d gibt einen Befehl für einen Verschachtelungsablauf aus, und zwar durch Senden der Verschachtelungsbefehlsinformation an den Dekodierabschnitt 4.
  • Der Dekodierabschnitt 4 umfasst einen Bandsignalgenerator 4a, einen Matrix-Zerlegungsprozessor 4b, einen Denormalisierungsprozessor 4c, einen Bandsynthesizer 4d, einen Verschachteler 4e, einen Geräuschpegelkonverter 4f, einen Klassifizierungsgeräuschpegelzerteiler 4g und einen Dämpfungsdatenerzeuger 4h. Der Dekodierabschnitt 4 dekodiert die audiokodierten Daten, welche vom Stromeingangsabschnitt 1 eingegeben wurden, basierend auf den Befehlen vom Dekodiersteuerungsabschnitt 3, und gibt die dekodierten Daten als Audio-Ausgangsdaten an ein externes Gerät (nicht gezeigt) aus.
  • Der Bandsignalgenerator 4a extrahiert quantisierte Daten aus jedem Kanal aus den audiokodierten Daten, welche vom Stromeingangsabschnitt 1 eingegeben wurden, und führt eine inverse Quantisierung durch, um Bandsignale zu generieren, welche jeweils aus 32 Teilbändern pro Kanal bestehen. Jedes Bandsignal besteht aus Frequenzbändern, welche in aufsteigender Reihenfolge bezüglich ihrer Frequenz angeordnet sind, Band 0 als niedrigstes Frequenzband, gefolgt von Band 1, Band 2, Band 3, ..., Band 31, in dieser Reihenfolge.
  • Der Matrix-Zerlegungsprozessor 4b wendet die Matrix-Zerlegung auf die Bandsignale jedes Kanals an, nachdem ein Klassifizierungsprozess durchgeführt wurde, basierend auf der Hilfsinformation, wie beispielsweise der vollen Kanalkonfigurationsinformation, der Matrix-Zerlegungsablaufinformation und der TC-Belegungsinformation, welche vom Hilfsinformationsanalyseabschnitt 2 zugeführt wurde. Dadurch werden die Bandsignale vom Bandsignalgenerator 4a in Bandsignale für die entsprechenden Ausgangskanäle konvertiert, beispielsweise die Bandsignale von Fünf-Kanal-Klangfeldpositionen, bestehend aus den vorderen rechten/linken Kanälen (Lch/Rch), dem mittleren Ka nal (Cch) und den hinteren linken/rechten Kanälen (LSch/RSch).
  • Der Matrix-Zerlegungsprozessor 4b der vorliegenden Ausführungsform, wie später beschrieben wird, ist ausgebildet, um den oben beschriebenen Klassifizierungsablauf durchzuführen, und umfasst sieben Matrix-Zerlegungsblöcke 12a bis 12g ( 6), welche jeweils durch die Matrix-Zerlegungsmuster-information von 1 bis 7 spezifiziert sind. Jeder der Matrix-Zerlegungsblöcke 12a bis 12g umfasst eine Vielzahl von Dekodiermatrixeinheiten, jede spezifiziert für jedes Bandsignal durch die TC-Belegungsinformation.
  • Der Denormalisierungsprozessor 4c wendet die inverse Korrektur auf jedes Bandsignal an, welches durch den Matrix-Zerlegungsprozessor 4b konvertiert ist, und stellt dadurch den originalen Ausgangspegel für jeden Ausgangskanal wieder her.
  • Der Bandsynthesizer 4d generiert PCM-Daten für jeden Ausgangskanal durch Anwenden von Bandsynthesefilterung auf das Bandsignal jedes Kanals, und leitete die PCM-Daten dem Speicherabschnitt 6 zu. Der Bandsynthesizer 4d der vorliegenden Erfindung ist ausgebildet, um Bandsynthese nur für existierende Kanäle durchzuführen, in der Reihenfolge von Lch, Rch, Cch und Sch oder Lch, Rch, Cch, LSch und RSch.
  • Der Verschachteler 4e generiert Audio-Ausgangsdaten durch Ausführung des Überlagerungsablaufes, und ordnet dadurch die dekodierten PCM-Daten jedes Ausgangskanals in einer vorgeschriebenen Reihenfolge um, und bindet darin einen Klassifizierungsverschachteler-Geräuschpegel-Justierer 4i ein. Der Verschachteler 4e der vorliegenden Erfindung ist ausgebildet, um den Überlagerungsablauf in der Reihenfolge Lch, LSch, Cch, Rch, RSch und LFEch auszuführen, unabhängig von der Kanalkonfiguration des Eingangs-Bitstroms. Weiterhin ist der Verschachteler 4e ausgebildet, um den Überlagerungsablauf auf die PCM-Daten jedes Ausgangskanals auf einer musterweisen Basis anzuwenden. Wenn die Ausgangskanäle Sch anstatt von LSch und RSch umfassen, werden die PCM-Daten des Sch anstatt der PCM-Daten von LSch und RSch auf einer musterweisen Basis überlagert.
  • Der Geräuschpegelkonverter 4f konvertiert die vom Kanalgleichgewichtseinstell-Interface 7 zugeleitete Geräuschpegelinformation in aktuelle Geräuschpegeldaten.
  • In dem Fall, dass die von der Kanalnummer-Benachrichtigungseinheit 3c zugeleitete Kanalnummerinformation 5 Kanäle anzeigt, multipliziert der Klassifizierungsgeräuschpegelverteiler 4g den Denormalisierungspegelkorrektionswert, welcher für jeden Ausgangskanal von der Denormalisierungsbefehlseinheit 3b geliefert wird, mit den Geräuschpegeldaten, welche vom Geräuschpegelkonverter 4f geliefert werden. Der Klassifizierungsgeräuschpegelverteiler 4g liefert das Ergebnis der Multiplikation als ein Denormalisierungspegelkorrektionswert an den Denormalisierungsprozessor 4c. Dadurch führt der Denormalisierungsprozessor 4c im Falle, dass die Kanalnummer-Information fünf Kanäle anzeigt, den Prozess aus, indem er den Denormalisierungspegelkorrektionswert benutzt, welcher vom Klassifizierungsgeräuschpegelverteiler 4g geliefert wurde.
  • In dem Fall, dass die Kanalnummerinformation, welche von der Kanalnummer-Benachrichtigungseinheit 3c geliefert wird, vier oder weniger Kanäle anzeigt, schreibt der Dämpfungsdatenerzeuger 4h Dämpfungs-PCM-Daten (im folgenden als "Dämpfungsdaten" bezeichnet) auf den Speicherabschnitt 6. Der Dämpfungs datenerzeuger 4h der vorliegenden Erfindung ist ausgebildet, die Dämpfungsdaten auf einen anderen Bereich im Speicherabschnitt 6 zu schreiben, wenn die Kanalnummerinformation einen oder drei Kanäle anzeigt, als wenn sie zwei oder vier Kanäle anzeigt.
  • In dem Fall, dass die Kanalnummerinformation, welche von der Kanalnummer-Benachrichtigungseinheit 3c geliefert wird, vier oder weniger Kanäle anzeigt, multipliziert der Klassifizierungsüberlagerungsgeräuschpegeljustierer 4i die PCM-Daten mit den Geräuschpegeldaten, welche im Überlagerungsablauf für jeden Ausgangskanal vom Geräuschpegelkonverter 4f geliefert werden.
  • Der Parameter-ROM 5 ist ein Speichergerät, in welchem verschiedene Parameter, die im Dekodierungsablauf benutzt werden, vorgespeichert werden.
  • Der Speicherabschnitt 6 ist ein Speicher, der geeignet ist, Rechenergebnisse von dem Hilfsinformationsanalyseabschnitt 2 zu speichern, sowie vom Dekodiersteuerabschnitt 3 und dem Dekodierabschnitt 4, und umfasst darin einen PCM-Daten-Schreibbereich 6a, in welchem die bandsynthetisierten PCM-Daten jedes Kanals gespeichert werden, bis der Überlagerungsablauf beendet ist.
  • Das Kanalgleichgewichtseinstell-Interface 7 liefert die Geräuschpegelinformation für jeden Ausgangskanal an den Dekodierabschnitt 4, wobei sie von einem nicht gezeigten Eingabegerät extern eingegeben wird. Dies ermöglicht den Klang durch Dekodieren der Daten in Audio-Ausgangsdaten zu reproduzieren, wobei die Audio-Ausgangsdaten einen Geräuschpegel haben, den der Benutzer wünscht.
  • [Tabellenaufbau im Parameter-ROM]
  • 2 ist ein Erklärungsdiagramm, welches einen Tabellenaufbau im Parameter-ROM, wie in 1 gezeigt, zeigt.
  • Wie in 2 gezeigt, umfasst der Parameter-ROM 5 eine Dekodiersteuertabelle 8, eine Matrix-Zerlegungsmusteradresstabelle 9, eine Denormalisierungsbefehlstabelle 10 und eine Überlagerungsmustertabelle 11.
  • Die Dekodiersteuerungstabelle 8 umfasst eine Dekodier-Typ-Befehlstabelle 8a und eine Dekodiersteuerinformationsbefehlstabelle 8b. Die Dekodiersteuertabelle 8 ist eine Tabelle zum Erhalten der Dekodiersteuerinformation, welche für den Dekodierablauf notwendig ist, entsprechend der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsablaufinformation, welche vom Hilfsinformationsanalyseabschnitt 2 geliefert werden.
  • Die Denormalisierungsbefehlstabelle 10 umfasst eine Denormalisierungs-Typ-Befehlstabelle 10a, eine Denormalisierungsbelegungstabelle 10b und eine Denormalisierungspegelkorrektionswerttabelle 10c. Die Denormalisierungsbefehlstabelle 10 ist eine Tabelle zum Erhalten der Denormalisierungspegelkorrekturwerte, welche im Denormalisierungsablauf benutzt werden, gemäß der vollen Kanalkonfigurationsinformation und der Matrixzerlegungs-Ablaufinformation, welche vom Hilfsinformationsanalyseabschnitt 2 geliefert werden.
  • [Aufbau der Dekodiersteuertabelle]
  • 3 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Dekodier-Typ-Befehlstabelle, wie in 2 gezeigt, zeigt, und 4 ist ein Erklärungsdiagramm, wel ches eine detaillierte Datenstruktur der Dekodiersteuerinformationsbefehlstabelle, wie in 2 gezeigt, zeigt.
  • Wie in 3 gezeigt, stellt die Dekodier-Typ-Befehlstabelle 8a Dekodier-Typ-Nummern dar, welche gemäß der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsablaufinformation klassifiziert sind. Durch die Dekodier-Typ-Befehlstabelle 8a ist eine der Typ-Nummern 0 bis 15 spezifiziert, basierend auf der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsablaufinformation, welches vom Hilfsinformationsanalyseabschnitt 2 geliefert werden.
  • Wie in 4 gezeigt, stellt die Dekodiersteuerinformationsbefehlstabelle 8b die Dekodiersteuerinformation dar, bestehend aus den drei Arten der Dekodiersteuerinformation, nämlich der Kanalnummerinformation, der Matrix-Zerlegungsmusterinformation und der Überlagerungsbefehlsinformation für jede Dekodier-Typ-Nummer. Durch die Dekodiersteuerinformationsbefehlstabelle 8b werden die Kanalnummerinformation (1 bis 5ch), die Matrixmusterinformation (0 bis 7) und die Überlagerungsbefehlsinformation (0 bis 7) gemäß der Typ-Nummer spezifiziert.
  • Die Kanalnummerinformation ist die Dekodierbefehlsinformation, welche die Kanalnummer mit Ausnahme von LFEch anzeigt, d.h., die Nummer der durch die Bandsyntheseabläufe zu generierenden Ausgangskanäle. Die Matrix-Zerlegungsmusterinformation wird benutzt, um die Matrix-Zerlegungsblöcke 12a bis 12g (6) im Matrix-Zerlegungsprozessor 4b zu bestimmen, und wird durch die volle Kanalkonfigurationsinformation und die Matrix-Zerlegungsablaufinformation spezifiziert. Die aktuelle Matrix-Zerlegungsmusterinformation ist weiterhin gemäß der TC-Belegungsinformation (0 bis 7) für jedes Band (Signal) klassifiziert. Falls der Matrix-Zerlegungsablauf nicht benö tigt wird, wird die Matrix-Zerlegungsmusterinformation durch 0 angezeigt. Die Überlagerungsbefehlsinformation zeigt die Nummer jedes Überlagerungsmusters an, die zuvor klassifiziert und zugeordnet wurde, gemäß der vollen Kanalkonfigurationsinformation (die Dekodier-Typ-Nummer).
  • [Detaillierte Konfiguration des Matrix-Zerlegungsprozessors]
  • 5 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der in 2 gezeigten Matrix-Zerlegungsmusteradresstabelle zeigt, und 6 ist ei Blockdiagramm, welches eine detaillierte Konfiguration des Matrix-Zerlegungsprozessors aus 1 zeigt.
  • Wie in 5 gezeigt, ist die Matrix-Zerlegungsmusteradresstabelle 9 eine Tabelle, welche die Korrespondenz zwischen der Matrix-Zerlegungsmusterinformation und des Matrix-Zerlegungsblocks definiert. In der Matrix-Zerlegungsmusteradresstabelle 9 ist die Adresse jedes Matrix-Zerlegungsblocks 12a bis 12g (6) in Matrix-Zerlegungsprozessor 4b (6) gemäß der Matrix-Zerlegungsmusterinformation spezifiziert. Wie in 6 gezeigt, umfasst der Matrix-Zerlegungsprozessor 4b die Matrix-Zerlegungsblöcke 12a, 12b, 12c, 12d, 12e, 12f und 12g, und einen Matrix-Zerlegungsbandbegrenzer 13.
  • Der Matrix-Zerlegungsblock 12a ist der Block, der den Matrix-Zerlegungsablauf durchführt, wenn die Matrix-Zerlegungsmusterinformation 1 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 2/1 ist (der erste bis dritte Kanal entspricht Lch, Rch und Sch entsprechend), und in dem Fall, dass die Matrix-Zerlegungsablaufinformation eines aus 0 bis 2 ist, führt der Matrix-Zerlegungsblock 12a den Matrix-Zerlegungsablauf durch.
  • Der Matrix-Zerlegungsblock 12a umfasst Dekodiermatrixeinheiten 12a0, 12a1 und 12a2, welche mit den TC-Belegungsinformationen 0 bzw. 2 (in den Zeichnungen mit TC allocation information bezeichnet) verbunden sind.
  • Der Matrix-Zerlegungsblock 12b ist der Block, der den Matrix-Zerlegungsablauf in dem Fall durchführt, dass die Matrix-Zerlegungsmusterinformation 2 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 2/2 ist (der erste bis vierte Kanal entspricht Lch, Rch, LSch bzw. RSch), und in dem Fall, dass die Matrix-Zerlegungsablaufinformation eine aus 0 bis 2 ist, führt der Matrix-Zerlegungsblock 12b den Matrixzerlegungsablauf durch. Der Matrix-Zerlegungsblock 12b umfasst Dekodiermatrixeinheiten 12b0, 12b1, 12b2 und 12b3, welche entsprechend mit den TC-Belegungsinformationen 0 bis 3 verbunden sind.
  • Der Matrix-Zerlegungsblock 12c ist der Block, der den Matrix-Zerlegungsablauf in dem Fall durchführt, was die Matrix-Zerlegungsmusterinformation 3 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 3/0 ist (die ersten bis dritten Kanäle entsprechen Lch, Rch bzw. Cch) oder 3/0 + 2/0 (die ersten bis dritten Kanäle entsprechen Lch, Rch bzw. Cch, und die vierten bis fünften Kanäle entsprechen den zweiten Kanälen (L2ch und R2ch)), und in dem Fall, dass die Matrix-Zerlegungsprozedurinformation eine aus 0 bis 2 ist, führt der Matrix-Zerlegungsblock 12c den Matrix-Zerlegungsablauf durch. Der Matrix-Zerlegungsblock 12c umfasst die Dekodiermatrixeinheiten 12c0, 12c1 bzw. 12c2, welche mit der TC-Belegungsinformation 0 bis 2 entsprechend verbunden sind.
  • Der Matrix-Zerlegungsblock 12d ist der Block, der den Matrix-Zerlegungsablauf in dem Fall durchführt, dass die Matrix- Zerlegungsmusterinformation 4 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 3/1 ist (die ersten bis vierten Kanäle entsprechen Lch, Rch, Cch bzw. Sch), und in dem Fall, dass die Matrix-Zerlegungsablaufinformation entweder 0 oder 1 ist, führt der Matrix-Zerlegungsblock 12d den Matrix-Zerlegungsablauf durch. Der Matrix-Zerlegungsblock 12d umfasst Dekodiermatrixeinheiten 12d0, 12d1, 12d2, 12d3 und 12d4, welche entsprechend mit der TC-Belegungsinformation 0 bis 4 verbunden sind.
  • Der Matrix-Zerlegungsblock 12e ist der Block, der den Matrix-Zerlegungsablauf in dem Fall durchführt, dass die Matrix-Zerlegungsmusterinformation 5 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 3/1 ist (der erste bis vierte Kanal entspricht Lch, Rch, Cch bzw. Sch), und in dem Fall, dass die Matrix-Zerlegungsablaufinformation 2 ist, führt der Matrix-Zerlegungsblock 12e den Matrix-Zerlegungsablauf durch. Der Matrix-Zerlegungsblock 12e umfasst Dekodiermatrixeinheiten 12e0, 12e1, 12e2, 12e3, 12e4 und 12e5, welche mit der TC-Belegungsinformation 0 bis 5 entsprechend verbunden sind.
  • Der Matrix-Zerlegungsblock 12f ist der Block, der den Matrix-Zerlegungsablauf in dem Fall durchführt, dass die Matrix-Zerlegungsmusterinformation 6 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 3/2 ist (der erste bis fünfte Kanal entspricht Lch, Rch, Cch, LSch bzw. RSch), und in dem Fall, dass die Matrix-Zerlegungsablaufinformation entweder 0 oder 1 ist, führt der Matrix-Zerlegungsblock 12f den Matrix-Zerlegungsablauf durch. Der Matrix-Zerlegungsblock 12f umfasst Dekodiermatrixeinheiten 12f0, 12f1, 12f2, 12f3, 12f4, 12f5, 12f6 und 12f7, welche mit der TC-Belegungsinformation 0 bis 7 entsprechend verbunden sind.
  • Der Matrix-Zerlegungsblock 12g ist der Block, der den Matrix-Zerlegungsablauf in dem Fall durchführt, dass die Matrix-Zerlegungsmusterinformation 7 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 3/2 ist (der erste bis fünfte Kanal entspricht Lch, Rch, Cch, LSch bzw. RSch), und in dem Fall, dass die Matrix-Zerlegungsablaufinformation 2 ist, führt der Matrix-Zerlegungsblock 12g den Matrix-Zerlegungsablauf durch. Der Matrix-Zerlegungsblock 12g umfasst Dekodiermatrixeinheiten 12g0, 12g1, 12g2, 12g3, 12g4, 12g5, 12g6 und 12g7, welche jeweils mit der TC-Belegungsinformation 0 bis 7 verbunden sind.
  • Der Matrix-Belegungsbandbegrenzer 13 begrenzt die Bandanzahl in dem zu zerlegenden Bandsignal, basierend auf der Fs-Information, welche die Sampling-Frequenz anzeigt. Insbesondere, wenn die Fs-Information (Sampling-Frequenz) des Eingangs-Bitstroms 48 kHz ist, wendet der Matrix-Zerlegungsbandbegrenzer 13 der vorliegenden Ausführungsform den Matrix-Zerlegungsablauf nur auf die 27 Teilbandsignale (Band 0 bis Band 26) aus den 32 Teilbandsignalen (Band 0 bis Band 31) an, die von dem Bandsignalgenerator 4a generiert sind (1).
  • [Aufbau der Denormalisierungsbefehlstabelle]
  • 7 ist ein Erklärungsdiagramm, welches einen detaillierten Aufbau der Denormalisierungs-Typ-Befehlstabelle aus 2 zeigt. 8 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Denormalisierungsbelegungstabelle aus 2 zeigt, und 9 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Denormalisierungspegelkorrekturwerttabelle aus 2 zeigt.
  • Wie in 7 gezeigt, zeigt die Denormalisierungs-Typ-Befehlstabelle 10a die Denormalisierungs-Typ-Nummern, welche gemäß der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsprozedurinformation klassifiziert sind. Durch die Denormalisierungs-Typ-Befehlstabelle 10a ist eine der Typ-Nummern 0 bis 5 basierend auf der vollen Kanalinformation und der Matrix-Zerlegungsprozedurinformation spezifiziert, welche vom Hilfsinformationsanalyseabschnitt 2 geliefert werden.
  • Wie in 8 gezeigt, zeigt die Denormalisierungsbelegungstabelle 10b die Beziehung zwischen der Denormalisierungs-Typ-Nummer und der Denormalisierungskorrektionswert-Datennummer, welche dem Bandsignal jedes Ausgangskanals zuzuordnen ist. Durch die Denormalisierungsbelegungstabelle 10b wird eine der Denormalisierungskorrekturwert-Datennummern 0 bis 5 durch die Denormalisierungs-Typ-Nummer spezifiziert.
  • Wie in 9 gezeigt, ist die Denormalisierungspegelkorrekturwerttabelle 10c eine Tabelle, welche benutzt wird, um die Denormalisierungskorrekturwert-Datennummern in die Denormalisierungspegelkorrekturwerte (Geräuschpegeldaten) zu konvertieren, welche im aktuellen Denormalisierungsablauf benutzt wird.
  • Durch Benutzung der oben genannten Denormalisierungsbefehlstabelle 10, falls die volle Kanalkonfigurationsinformation 3/2 ist (der erste bis fünfte Kanal entspricht Lch, Rch, Cch, LSch bzw. RSch), und in dem Fall, dass die Matrix-Zerlegungsprozedurinformation 2 ist, erhält beispielsweise der Dekodiersteuerabschnitt 3 (1) die Denormalisierungs-Typ-Nummer 2 von der Denormalisierungs-Typ-Befehlstabelle 10a. Danach akquiriert der Dekodiersteuerabschnitt 3 von der Denormalisierungsbelegungstabelle 10b die Denormalisie rungskorrekturwert-Datennummern 1, 1, 2, 2 bzw. 2, welche jeweils den Bandsignalen des ersten bis fünften Kanals zugeordnet sind. Weiterhin erhält der Dekodiersteuerabschnitt 3 von der Denormalisierungspegelkorrekturwerttabelle 10c die Denormalisierungspegelkorrekturwerte von 1 + 2, 1 + 2, 2 + 2, 2 + 2, bzw. 2 + 2, für die Bandsignale des ersten bis fünften Kanals.
  • [Struktur des PCM-Datenschreibbereiches]
  • 10 ist ein Diagramm, welches eine detaillierte Struktur des PCM-Datenschreibbereiches aus 1 zeigt.
  • Wie in Teil (a) aus 10 gezeigt, umfasst der PCM-Datenschreibbereich 6a acht gleiche Bereiche 0 bis 7, welche jeweils geeignet sind, die PCM-Daten zu speichern, welche das Ergebnis der Bandsynthese für einen Kanal repräsentieren. Wie zuvor beschrieben, erzeugt der Dämpfungsdatenerzeuger 4a (1) die Dämpfungsdaten; wenn die Anzahl der Ausgangskanäle nach den Bandsynthesen vier oder weniger ist. Der Dämpfungsdatenerzeuger 4h schreibt die Dämpfungsdaten in den Bereich 7, wenn die Kanalanzahlinformation einen oder drei Kanäle anzeigt, und in den Bereich 3, wenn sie zwei oder vier Kanäle anzeigt.
  • Insbesondere, wie in Teil (b) aus 10 gezeigt, werden, wenn die Anzahl der Ausgangskanäle 1 ist, die PCM-Daten des ersten Kanals in den Bereich 0 geschrieben, und die Dämpfungsdaten werden in den Bereich 7 geschrieben, nachdem die Bandsynthese abgeschlossen ist.
  • Wie in Teil (c) aus 10 gezeigt, werden, wenn die Anzahl der Ausgangskanäle 2 ist, die PCM-Daten des ersten und zwei ten Kanals in den Bereich 0 bzw. 4 geschrieben, und die Dämpfungsdaten werden in den Bereich 3 geschrieben, nachdem die Bandsynthese abgeschlossen ist.
  • Wie in Teil (d) aus 10 gezeigt, werden, wenn die Anzahl der Ausgangskanäle 3 ist, die PCM-Daten des ersten, zweiten und dritten Kanals in den Bereich 5, Bereich 4 bzw. Bereich 0 geschrieben, und die Dämpfungsdaten werden in den Bereich 7 geschrieben, nachdem die Bandsynthese abgeschlossen ist.
  • Wie in Teil (e) aus 10 gezeigt, werden, wenn die Anzahl der Ausgangskanäle 4 ist, die PCM-Daten des ersten, zweiten, dritten und vierten Kanals in den Bereich 1, Bereich 2, Bereich 0 bzw. Bereich 4 geschrieben, und die Dämpfungsdaten werden in den Bereich 3 geschrieben, nachdem die Bandsynthese abgeschlossen ist.
  • Wie in Teil (f) aus 10 gezeigt, werden, wenn die Anzahl der Ausgangskanäle 5 ist, die PCM-Daten des ersten, zweiten, dritten, vierten bzw. fünften Kanals in den Bereich 5, Bereich 6, Bereich 7, Bereich 4 bzw. Bereich 0 geschrieben. In diesem Fall erzeugt der Dämpfungsdatenerzeuger 4h keine Dämpfungsdaten, so dass keine Dämpfungsdaten in den PCM-Datenschreibbereich 6a geschrieben werden.
  • [Struktur der Verschachtelungsmustertabelle]
  • 11 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Verschachtelungsmustertabelle aus 2 zeigt.
  • Wie in 11 gezeigt, ist die Verschachtelungsmustertabelle 11 eine Tabelle, welche die Korrespondenz zwischen der Verschachtelungsmusternummer, welche als Verschachtelungsbe fehlsinformation vorab bestimmt ist, wie in der Dekodiersteuerinformationsbefehlstabelle 8b gezeigt (3), und der Anordnung der PCM-Daten der jeweiligen Kanäle definiert, welche in einer vorbestimmten Reihenfolge geordnet sind (Lch, LSch, Cch, Rch und RSch) für den Überlagerungsablauf. In jedem der Bereiche 0 bis 7 wird in der Überlagerungsmustertabelle 11 eine PCM-Lokalisierungsinformation geschrieben, welche eine kodierte Wiedergabe der Startadresse des Bereiches ist, d.h., die Startadresse der in diesem Bereich gespeicherten PCM-Daten. In dem Fall beispielsweise, dass die volle Kanalkonfigurationsinformation 2/1 ist (der erste bis dritte Kanal entspricht Lch, Rch bzw. Sch), wird ein Wert von 3 als die Verschachtelungsbefehlsinformation von der Dekodiersteuerinformationsbefehlstabelle 8b aus 4 erhalten, unabhängig vom Wert der Matrix-Zerlegungsprozedurinformation. Entsprechend wird die Verschachtelungsmusternummer 3 spezifiziert, und bezüglich der Verschachtelungsmustertabelle 11 aus 11 werden die in den Bereichen 5, 0, 7, 4 und 0 gespeicherten PCM-Daten im PCM-Datenschreibbereich 6a als die Ausgangsdaten für die Ausgangskanäle Lch, LSch, Cch, Rch bzw. RSch zugeordnet. Im aktuellen Bandsynthesebetrieb des Bandsynthesizers 4d ist der erste Kanal Lch, der zweite Kanal ist Rch und der dritte Kanal ist Sch, und wenn für die Drei-Kanalkodierung aus Teil (d) von 10 gegen den PCM-Datenschreibbereich 6a verglichen wird, kann gesehen werden, dass der aktuelle Überlagerungsablauf in der Reihenfolge von Lch, Sch, Dämpfungsdaten, Rch und Sch durchgeführt wird.
  • [Betrieb der Dekodiervorrichtung]
  • Der Betrieb der Dekodiervorrichtung der vorliegenden Ausführungsform wird nun folgend beschrieben, mit Bezug zu den 12 bis 16.
  • 12 ist ein Flussdiagramm, welches einen Grundbetrieb der Dekodiervorrichtung aus 1 zeigt. 13 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S3 aus 12 zeigt, und 14 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S4 aus 12 zeigt. 15 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S6 aus 12 zeigt, und 16 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S14 aus 12 zeigt.
  • In 12 trennt der Stromeingangsabschnitt 1 den Eingangs-Bitstrom in die Hilfsinformation und die audiokodierten Daten (Schritt S2), wenn ein Bitstrom des MPEG-2-Mehrkanalsignals in den Stromeingangsabschnitt 1 (1) (Schritt S1) eingegeben wird. Der Stromeingangsabschnitt 1 liefert die Hilfsinformation dann an den Hilfsinformationsanalyseabschnitt 2 (1) und die audiokodierten Daten an den Dekodierabschnitt 4 (1).
  • Dann analysiert der Hilfsinformationsanalyseabschnitt 2 die Hilfsinformation, welche vom Stromeingangsabschnitt 1 eingegeben wird (Schritt S3), und liefert das Ergebnis der Analyse an den Dekodiersteuerungsabschnitt 3 (1) und den Speicherabschnitt 6 (1).
  • Um es im Detail zu beschreiben, wie in 13 gezeigt, analysiert der MPEG-1-Header-Analysator 2a (1) erstens die MPEG-1-Audio-Header-Information (Schritt S17), wenn der Hilfsinformationsanalyseabschnitt 2 die Hilfsinformation vom Stromeingangsabschnitt 1 (Schritt S16) eingibt. Insbesondere testet der MPEG-1-Header-Analysator 2a, ob die Fs-Information (Sampling-Frequenz) 48 kHz ist, und ob die Ausgangsfrontkanalkonfiguration monaural (ein Kanal) oder stereo (zwei Kanäle) ist.
  • Dann testet der MC-Header-Analysator 2b (1), ob die MC-Header-Information enthalten ist oder nicht (Schritt S18); wenn die MC-Header-Information enthalten ist, analysiert der MC-Header-Analysator 2b die Information (Schritt S19). Insbesondere extrahiert der MC-Header-Analysator 2b die Matrix-Zerlegungsprozedurinformation und die TC-Belegungsinformation. Weiterhin testet der MC-Header-Analysator 2b das Vorhandensein oder Nichtvorhandensein des vorderen mittleren Kanals, und weiterhin der Surround-Kanalkonfiguration, nämlich, der hinteren Kanalkonfiguration oder das Vorhandensein oder Nichtvorhandensein des zweiten Stereokanals. Der MC-Header-Analysator 2b generiert die volle Kanalkonfigurationsinformation durch Kombinieren des Ergebnisses der Analyse mit der vorderen Kanalkonfigurationsinformation, welche vom MPEG-1-Header-Analysator 2a (Schritt S21) erhalten wird.
  • Andererseits führt der Header-Informationskompatibilitätskorrektur 2c (1) den Ablauf für die Header-Informationskompatibilität (Schritt S20) durch, wenn es keine MC-Header-Information gibt. Insbesondere bestimmt der Header-Informationskompatibilitätskorrektur 2c die Anzahl der Frontkanäle aus dem Analyseergebnis, welches vom MPEG-1-Header-Analysator 2a erhalten wird. Weiterhin generiert der Header-Informationskompatibilitätskorrektur 2c die volle Kanalkonfigurationsinformation und die Matrix-Zerlegungsprozedurinformation durch Vermuten, dass der vordere mittlere Kanal und die hinteren Kanäle oder die zweiten Stereokanäle nicht existieren.
  • In der Dekodiervorrichtung der vorliegenden Ausführungsform wird bestimmt, durch den oben beschriebenen Betrieb des Hilfsinformationsanalyseabschnitt 2, dass die Matrix-Zerlegungsprozedurinformation "2" ist, und dass die volle Ka nalkonfigurationsinformation "3/1" ist, und TC(1) ist TC(31) als die TC-Belegungsinformation für jedes Band erhalten wird. Jede der TC(0) bis TC(31) wird einem der TC-Belegungsinformationswerte 0 bis 5 zugeordnet; um die Erklärung konkreter auszuführen, nimmt die vorliegende Ausführungsform an, dass TC(0) = 3 und TC(1) = 5 ist.
  • Zurückkommend auf 12 akquiriert der Dekodiersteuerungsabschnitt 3 die Dekodiersteuerinformation durch Absuchen des Parameter-ROM 5 (1), basierend auf der Matrix-Zerlegungsprozedurinformation "2" und der vollen Kanalkonfigurationsinformation "3/1", welche als Analyseergebnis vom Hilfsinformationsanalyseabschnitt 2 (Schritt S4) geliefert wird.
  • Um es im Detail zu beschreiben, wie in 14 gezeigt, erhält der Dekodiersteuerabschnitt 3 die Dekodier-Typ-Nummer "10" von der Dekodier-Typ-Befehlstabelle 8a (3), basierend auf der Matrix-Zerlegungsablaufinformation "2" und der vollen Kanalkonfigurationsinformation "3/1" (Schritt S22). Danach akquiriert der Dekodiersteuerabschnitt 3 die Kanal-Nummer-Information "4ch", die Matrix-Zerlegungsmusterinformation "5" und die Überlagerungsbefehlsinformation "6" von der Dekodiersteuerungsinformationsbefehlstabelle 8b (4), basierend auf der erhaltenen Dekodier-Typ-Nummer "10"(Schritt S23). Die akquirierte Kanal-Nummer-Information "4ch", die Matrix-Zerlegungsmusterinformation "5" und die Verschachtelungsbefehlsinformation "6" werden als Befehle an den Dekodierabschnitt 4 von der Kanal-Nummer-Benachrichtigungseinheit 3c (1), die Matrix-Zerlegungsbefehlseinheit 3a bzw. die Verschachtelungsbefehlseinheit 3d (1) berichtet.
  • Dann erhält der Dekodiersteuerbereich 3 die Denormalisierungs-Typ-Nummer "2" von der Denormalisierungs-Typ-Befehls tabelle 10a (7), basierend auf der vollen Kanal-Konfigurationsinformation "3/1" und der Matrix-Zerlegungsprozedurinformation "2" (Schritt S24). Danach akquiriert der Dekodiersteuerabschnitt 3 die Denormalisierungskorrekturwert-Datennummern für die entsprechenden Ausgangskanäle von der Denormalisierungsbelegungstabelle 10b (8), basierend auf der erhaltenen Denormalisierungs-Typ-Nummer "2" (Schritt S25). Insbesondere wird der Korrekturwert "1" den Bandsignalen des ersten und zweiten Kanals zugeordnet, und der Korrekturwert "2" den Bandsignalen des dritten und fünften Kanals.
  • Dann akquiriert der Dekodiersteuerabschnitt 3 die Denormalisierungspegelkorrekturwerte von der Denormalisierungspegelkorrekturwerttabelle 10c (9), basierend auf den erhaltenen Denormalisierungskorrekturwert-Datennummern (Schritt S26). Insbesondere werden als die Denormalisierungspegelkorrekturwerte "1 + √2" an die Bandsignale des ersten und zweiten Kanals gegeben, und "2 + √2 " an die Bandsignale des dritten und fünften Kanals. Die Denormalisierungspegelkorrekturwerte werden als Befehle an den Dekodierabschnitt 4 von der Denormalisierungsbefehlstabelle 3b (1) berichtet.
  • Andererseits generiert im Dekodierabschnitt 4, wie in 12 gezeigt, der Bandsignalgenerator 4a (1) die Bandsignale für vier Kanäle, wenn die audiokodierten Daten vom Stromeingangsabschnitt 1 eingegeben werden, d.h., L0 (erster Kanal), R0 (zweiter Kanal), T2 (dritter Kanal) und T3 (vierter Kanal), von den eingegebenen audiokodierten Daten (Schritt S5). Hier sind die Bandsignale L0, R0, T2 und T3 jeweils aus 32 Teilbändern zusammengesetzt, d.h., L0(0) bis L0(31), R0(0) bis R0(31), T2(0) bis T2(31) bzw. T3(0) bis T3(31), die Teilbänder in jedem Bandsignal sind in aufsteigender Reihenfolge bezüglich ihrer Frequenz angeordnet. Weiterhin sind die Bits Band 0 bis Band 26 in jedem Kanal zugeordnet (L0(0) bis L0(26), R0(0) bis R0(26), T2(0) bis T2(26) und T3(0) bis T3(26)), da der Eingangs-Bitstrom das MPEG-2-Audio-Layer-2-Multikanalsignal mit einer Sampling-Frequenz von 48 kHz ist, während Band 27 bis Band 31 in jedem Kanal (L0(27) bis L0(31), R0(27) bis R0(31), T2(27) bis T2(31) und T3(27) bis T3(31)) immer gedämpft sind.
  • Dann wendet der Matrix-Zerlegungsprozessor 4b (1) den Matrix-Zerlegungsablauf auf die Bandsignale L0, R0, T2 und T3 auf einer bandweisen Basis (Schritt S6) an. Durch Durchführen des Matrix-Zerlegungsablaufes werden die im Bitstrom enthaltenen Vier-Kanal-Bandsignale L0, R0, T2 und T3 in Bandsignale für die entsprechenden Ausgangskanäle konvertiert, Lw (erster Kanal), Rw (zweiter Kanal), Cw (dritter Kanal) und Sw (vierter Kanal). Diese Bandsignale Lw, Rw, Cw und Sw enthalten jeweils 32 Teilbänder, d.h., Lw(0) bis Lw(31), Rw(0) bis Rw(31), Cw(0) bis Cw(31) bzw. Sw(0) bis Sw(31).
  • Der Betrieb des Matrix-Zerlegungsablaufes wird detaillierter mit Bezug auf 15 beschrieben.
  • Wie in 15 gezeigt, sucht der Matrix-Zerlegungsprozessor 4b den Parameter-ROM 5 ab, basierend auf der Matrix-Zerlegungsmusterinformation 5, welche von der Matrix-Zerlegungsbefehlseinheit 3a geliefert wird. Der Matrix-Zerlegungsprozessor 4b selektiert von der Matrix-Musteradresstabelle 9 (5) den Block, der die Matrix-Zerlegung durchführt, nämlich den Matrix-Zerlegungsblock 12e (6), welcher mit der "3/1-Matrix-Zerlegungsablaufinformation: 2" (Schritt S27) verbunden ist.
  • Dann testet der Matrix-Zerlegungsbegrenzer 13 (6), ob die Fs-Information (Sampling-Frequenz) 48 kHz ist oder nicht (Schritt S28). In dem Fall, dass die Fs-Information 48 kHz ist, begrenzt der Matrix-Bandbegrenzer 13 die Matrix zu zerlegenden Bänder auf Band 0 bis Band 26 (maximale Matrix-Zerlegungsbandanzahl TCMAX = 27) (Schritt S29). In dem Fall, dass die Fs-Information nicht 48 kHz ist, verhängt der Matrix-Zerlegungsbandbegrenzer 13 keine Begrenzung bezüglich der Anzahl der Bänder und setzt daher TCMAX auf 32 (Schritt S30).
  • In der vorliegenden Ausführungsform begrenzt der Matrix-Zerlegungsbandbegrenzer 13 die Matrix-Zerlegungsbänder auf Band 0 bis Band 26, weil der Betrieb durch Behandeln des Falles beschrieben wird, wo das MPEG-2-Mehrkanalsignal mit der Sampling-Frequenz von 48 kHz eingegeben wird.
  • Dann kehrt im Matrix-Zerlegungsprozessor 4b der Ablauf zum ausgewählten Matrix-Zerlegungsblock 12e (Schritt S31) zurück, und ein TC-Anzahlwert zum Zählen der Anzahl der Bandsignale wird auf 0 gesetzt, um den Matrix-Zerlegungsablauf in der Reihenfolge durchzuführen, welche mit dem Bandsignal von Band 0 (Schritt S32) startet. Danach wird im Matrix-Zerlegungsblock 12e eine Dekodiermatrixeinheit gewählt, und zwar gemäß dem TC-Belegungsinformationswert, welcher für Band 0 spezifiziert ist (Schritt S33). Dann zerlegt der Matrix-Zerlegungsblock 12e die Matrix von Band 0 unter Benutzung der ausgewählten Dekodiermatrixeinheit (Schritt S34).
  • Dann erhöht der Matrix-Zerlegungsblock 12e den TC-Zählerwert um 1 (Schritt S35) und testet, ob der TC-Zählerwert TCMAX erreicht hat (Schritt S36). Wenn der TC-Zählerwert TCMAX erreicht hat, wird der Matrix-Zerlegungsablauf beendet; andererseits, wenn der TC-Zählerwert noch nicht TCMAX erreicht hat, kehrt der Ablauf zu Schritt S33 zurück.
  • Um es genauer zu beschreiben, wählt der Matrix-Zerlegungsblock 12e die Dekodiematrixeinheit 12e3 in Schritt S33 aus, da der "TC(0) = 3" mit der TC-Belegungsinformation für Band 0 verbunden ist, wie zuvor beschrieben. Die Dekodiermatrixeinheit 12e3 matrixzerlegt die Bandsignale L0(0), R0(0), T2(0) und T3(0) für die entsprechenden Kanäle und berechnet dadurch die Bandsignale Lw(0), Rw(0), Cw(0) und Sw(0) für die entsprechenden Ausgangskanäle.
  • Weiterhin wählt der Matrixzerlegungsblock 12e die Dekodiermatrixeinheit 12e5 in Schritt S33 aus, da die "TC(1) = 5" mit der TC-Belegungsinformation für Band 1 verbunden ist. Die Dekodiermatrixeinheit 12e matrix-zerlegt die Bandsignale L0(1), R0(1), T2(1) und T3(1) für die entsprechenden Kanäle und berechnet dadurch die Bandsignale Lw(1), Rw(1), Cw(1) und Sw(1) für die entsprechenden Ausgangskanäle. Der Matrix-Zerlegungsablauf, welcher auf die erhaltenen Denormalisierungskorrekturwert-Datennummern basiert, wird auch auf Band 2 bis Band 26 in gleicher Weise angewandt.
  • Andererseits wird der Matrix-Zerlegungsablauf nicht auf Band 27 bis Band 31 angewandt, weil die Matrix zu zerlegenden Bänder durch den Matrix-Zerlegungsbandbegrenzer 13 auf Band 0 bis Band 26 in Schritt S29 begrenzt wurden; dazu werden im Bandsignal jedes Ausgangskanals Band 27 bis Band 31 gedämpft. Im MPEG-1-Signal sowie im MPEG-2-Mehrkanalsignal werden keine Bits mit Band 27 bis Band 31 verbunden. Dadurch verschlechtert sich die Klangqualität nicht, auch wenn der Matrix-Zerlegungsablauf nicht auf Band 27 bis Band 31 angewandt wird, vielmehr kann der Rechenaufwand reduziert werden, um entsprechend schnelleren Matrix-Zerlegungsablauf zu erreichen.
  • Nachdem der Matrix-Zerlegungsablauf fertiggestellt wurde, wie in 12 gezeigt, konvertiert dann im Dekodierabschnitt 4 der Geräuschpegelkonverter 4f (1) die Geräuschpegelinformation für jeden Ausgangskanal, welche über das Kanalgleichgewichtseinstell-Interface 7 (1) eingegeben wird, in Geräuschpegeldaten (Schritt S7).
  • Danach testet der Klassifizierungsgeräuschpegelverteiler 4g (1), ob die Kanal-Nummer-Information, welche von der Kanal-Nummer-Benachrichtigungseinheit 3c berichtet wird, fünf Kanäle anzeigt (Schritt S8). Wenn die Kanalanzahlinformation fünf Kanäle anzeigt, multipliziert der Klassifizierungsgeräuschpegelverteiler 4g die Geräuschpegeldaten, welche vom Geräuschpegelkonverter 4f geliefert werden, mit dem Denormalisierungspegelkorrekturwert, welcher von der Denormalisierungsbefehlseinheit 3b geliefert wird, für jeden Ausgangskanal (Schritt S9). Andererseits, wenn die Kanal-Nummer-Information weniger als fünf Kanäle anzeigt, multipliziert der Klassifizierungsgeräuschpegelverteiler 4g die Geräuschpegeldaten nicht mit dem Denormalisierungspegelkorrekturwert.
  • Dann führt der Denormalisierungsprozessor 4c (1) die inverse Korrektur der Geräuschpegel durch durch Anwenden des Denormalisierungsablaufes auf die Bandsignale Lw, Rw, Cw und Sw für die entsprechenden Ausgangskanäle (Schritt S10).
  • In der Betriebsbeschreibung der vorliegenden Ausführungsform ist die Kanal-Nummer-Information, die an den Dekodierungsabschnitt 4 von der Kanal-Nummer-Benachrichtigungseinheit 3c berichtet wird, "4ch", wie zuvor berichtet. Dazu multipliziert in Schritt S9 der Klassifizierungsgeräuschpegelverteiler 4g die Geräuschpegeldaten, welche vom Geräuschkonverter 4f geliefert werden, nicht mit dem Denormalisierungspegelkorrekturwert, welcher von der Denormalisierungsbefehlseinheit 3b für jeden Ausgangskanal geliefert wird. Weiterhin führt in Schritt S10 der Denormalisierungsprozessor 4c die inverse Korrektur der Geräuschpegel durch, und zwar durch Benutzung des Denormalisierungspegelkorrekturwertes, welcher von der Denormalisierungsbefehlseinheit 3b für jeden Ausgangskanal geliefert wird.
  • Dann führt der Bandsynthesizer 4d (1) die Bandsynthese auf dem Bandsignal jedes Ausgangskanals (Schritt S11) durch. Dadurch werden die PCM-Daten für den jeweiligen Ausgangskanal generiert, und die generierten PCM-Daten werden in den PCM-Datenschreibbereich 6a (1) im Speicherabschnitt 6 ( 1) geschrieben.
  • Dann testet der Dämpfungsdatenerzeuger 4h (1), ob die Kanal-Nummer-Information, welche von der Kanal-Nummer-Benachrichtungseinheit 3c berichtet wird, fünf Kanäle anzeigt (Schritt S12). Wenn die Kanal-Nummer-Information weniger als fünf Kanäle anzeigt, erzeugt der Dämpfungsdatenerzeuger 4h die Dämpfungsdaten (Schritt S13) und schreibt sie in den gewünschten Bereich im PCM-Datenschreibbereich 6a. Andererseits erzeugt der Dämpfungsdatenerzeuger 4h keine Dämpfungsdaten, wenn die Kanal-Nummer-Information fünf Kanäle anzeigt.
  • In der Betriebsbeschreibung der vorliegenden Erfindung werden die PCM-Daten für den dritten Kanal, ersten Kanal, zweiten Kanal und vierten Kanal in den Bereich 0, Bereich 1, Bereich 2 bzw. Bereich 4, wie in Teil (e) von 10 beschrieben, weil die Kanal-Nummer-Information "4ch" oder "4k" ist. Dann schreibt nach Vervollständigung der Bandsynthese der Dämpfungsdatenerzeuger 4h die Dämpfungsdaten in den Bereich 7. In der Bandsynthese in Schritt S11 führt der Bandsynthesizer 4d die Bandsynthese in der Reihenfolge Lw, Rw, Cw und Sw durch, d.h., in der Reihenfolge des ersten Kanals, zweiten Kanals, dritten Kanals und vierten Kanals.
  • Dann wendet der Verschachteler 4e (1) den Verschachtelungsablauf auf die bandsynthetisierten und dekodierten PCM-Daten jedes Kanals (Schritt S14) an. Dadurch werden die Audioausgangsdaten generiert und an das externe nicht gezeigte Gerät (Schritt S15) ausgegeben.
  • Der Betrieb, des Verschachtelungsablaufs wird in weiteren Details mit Bezug auf 16 beschrieben.
  • Wie in 16 gezeigt, kennzeichnet der Verschachteler 4d den PCM-Datenschreibbereich 6a für die entsprechenden PCM-Daten durch Referenzieren der Verschachtelungsmustertabelle 11 (11), basierend auf der Verschachtelungsbefehlsinformation aus der Verschachtelungsbefehlseinheit 3d (Schritt S37).
  • Dann testet der Verschachteler 4e, ob die Kanal-Nummer-Information, welche von der Kanal-Nummer-Benachrichtigungseinheit 3c berichtet wird, fünf Kanäle anazeigt (Schritt S38). Wenn die Kanal-Nummer-Information fünf Kanäle anzeigt, führt der Verschachteler 4e den Verschachtelungsablauf mit dem Klassifizierungsverschachtelungs-Geräuschpegeljustierer 4i (1) durch und multipliziert die PCM-Daten nicht mit den Geräuschpegeldaten, welche vom Geräuschpegelkonverter 4f (Schritt S39) geliefert werden. Andererseits führt der Verschachteler 4e den Verschachtelungsablauf mit dem Klassifizierungsverschachtelungs-Geräuschpegeljustierer 4i durch, wenn die Kanal-Nummer-Information weniger als fünf Kanäle anzeigt, und multipliziert die PCM-Daten mit den Geräuschpegeldaten, welche vom Geräuschpegelkonverter 4f (Schritt S40) geliefert werden. Im Schritt S39 oder S40 führt der Verschachteler 4e den Verschachtelungsprozess in der Reihenfolge Lch, LSch, Cch, Rch, RSch und LFEch durch, unabhängig von der Kanalkonfiguration des eingegebenen Bitstroms, wie oben beschrieben.
  • In der Betriebsbeschreibung der vorliegenden Erfindung kann der Verschachteler 4e die Verschachtelungsfolge von der Verschachtelungsmustertabelle 11 erhalten, ohne den komplizierten Klassifizierungsablauf in dieser Prozessphase durchführen zu müssen, da der Verschachteler 4e die Verschachtelungsbefehlsinformation "6" von der Verschachtelungsbefehlseinheit 3d bereits erhalten hat. Das heißt, wie aus der Verschachtelungsmustertabelle 11 aus 11 gesehen werden kann, dass die zu verschachtelnden PCM-Daten die Daten sind, welche im Bereich 1, Bereich 4, Bereich 0 und Bereich 2 gespeichert sind, gefolgt von den LFE-Daten in der Reihenfolge, in welcher der Verschachtelungsablauf ausgeführt wird.
  • Bei der vorliegenden Ausführungsform wird keine spezifische Definition über Abwesenheit oder Anwesenheit von LFEch gegeben, aber die PCM-Daten für LFEch sind 0 (gedämpft), wenn LFEch nicht existiert. Wenn LFEch existiert, werden seine PCM-Daten in Folge geschrieben.
  • Weiterhin hat der Verschachteler 4e in der Phase der Kanal-Nummer-Bestimmung in Schritt S38 bereits die Kanal-Nummer-Information "4ch" oder "4k" von der Kanal-Nummer-Benachrichtigungseinheit 3c erhalten. Als ein Ergebnis werden die Geräuschpegeldaten für jeden Ausgangskanal, welche von dem Geräuschpegelkonverter 4f geliefert werden, mit den entsprechenden PCM-Daten durch den Klassifizierungsverschachtelungs-Geräuschpegeljustierer 4i multipliziert.
  • Weiterhin ist auch die Reihenfolge der PCM-Daten jedes Ausgangskanals, welche im PCM-Datenschreibbereich 6a aufgenommen sind, die gleiche wie die Zeitfolge-Reihenfolge in jedem Ausgangskanal. Daher kann die Reihenfolge der zuzuordnenden PCM-Daten innerhalb jedes Bereichs für den Verschachtelungsablauf leicht bestimmt werden, wenn erst einmal die Startadresse (PCM-Lokalisierungsinformation) der PCM-Daten im PCM-Datenschreibbereich 6a bestimmt ist.
  • Für die Einfachheit der Erklärung wird in der Dekodiervorrichtung der vorliegenden Erfindung angenommen, dass die PCM-Daten oder Dämpfungsdaten, welche in jedem der Bereiche 0 bis 7 im PCM-Datenschreibbereich 6a gespeichert sind, aus N Mustern bestehen. Danach werden die PCM-Daten zugeordnet und in der gleichen Zeitreihenfolge in jedem Bereich gespeichert. Das heißt, die PCM-Daten 0(1) bis PCM-Daten 0(N) werden im Bereich 0 gespeichert, die PCM-Daten 1(1) bis PCM-Daten 1(N) werden im Bereich 1 gespeichert und die PCM-Daten 2(1) bis PCM-Daten 2(N) werden im Bereich 2 gespeichert. Gleichermaßen werden die PCM-Daten 3(1) bis PCM-Daten 3(N) im Bereich 3 gespeichert, die PCM-Daten 4(1) bis PCM-Daten 4(N) werden im Bereich 4 gespeichert und die PCM-Daten 5(1) bis PCM-Daten 5(N) werden im Bereich 5 gespeichert. Die PCM-Daten 6(1) bis PCM-Daten 6(N) werden im Bereich 6 gespeichert und die PCM-Daten 7(1) bis PCM-Daten 7(N) werden im Bereich 7 gespeichert.
  • Im Verschachtelungsprozess im Schritt S40 werden die PCM-Daten 1(1) im Bereich 1 als der erste Verschachtelungsablauf zugeordnet. Die PCM-Daten 1(1) werden mit den Geräuschpegeldaten für Lch (erster Kanal) multipliziert, welche vom Geräuschpegelkonverter 4f geliefert werden, und werden dann oben in der Folge angeordnet. Danach werden die PCM-Daten 4(1) im Bereich 4, die PCM-Daten 0(1) im Bereich, die PCM-Daten 2(1) im Bereich 2 und die PCM-Daten 4(1) im Bereich 4, in dieser Reihenfolge, zugeordnet, und mit den entsprechenden Geräuschpegeldaten multipliziert, welche vom Geräuschpegelkonverter 4f geliefert werden. Die multiplizierten PCM-Daten werden dann in der genannten Reihenfolge angeordnet, gefolgt von den PCM-Daten von LFEch.
  • Die verbleibenden PCM-Daten für die entsprechenden Kanäle und LFEch werden bis hoch zu den N-ten PCM-Daten in der gleichen Weise verarbeitet. Die durch den Verschachteler 4e derart generierte verschachtelten Daten werden als die Audioausgangsdaten ausgegeben.
  • Wie oben beschrieben, analysiert der Hilfsinformationsanalyseabschnitt 2 in der Dekodiervorrichtung der vorliegenden Ausführungsform die Hilfsinformation, welche in dem Eingangs-Bitstrom enthalten ist, und extrahiert die volle Kanalkonfigurationsinformation und die Matrix-Zerlegungsablaufinformation. Dann akquiriert der Dekodiersteuerabschnitt 3 die Dekodiersteuerinformation, welche im Parameter-ROM 5 gespeichert ist, gemäß der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsablaufinformation, welche vom Hilfsinformationsanalyseabschnitt 2 geliefert wird. Dies ermöglicht den Klassifizierungsabläufen in den entsprechenden Dekodierphasen, gemeinsam durch den Dekodiersteuerabschnitt 3 ausgeführt zu werden. Als ein Ergebnis kann der Dekodierablauf im Dekodierabschnitt 4 in der Dekodiervorrichtung der vorliegenden Erfindung mit schnellerer Geschwindigkeit ausgeführt werden und zur selben Zeit kann die Schaltkreiskonfiguration bezüglich ihrer Größe reduziert werden.
  • Weiterhin wird es bei der Dekodiervorrichtung der vorliegenden Ausführungsform durch Bereitstellung des Header-Informationskompatibilitätskorrektors 2c im Hilfsinformati onsanalyseabschnitt 2 möglich, den Betrieb zum Diskriminierung zwischen dem MPEG-1-Signal und MPEG-2-Mehrkanalsignal bei jeder folgenden Dekodierphase auszulassen. Weiterhin ist es nicht erforderlich, separate Dekodierschaltkreise für das MPEG-1-Signal und MPEG-2-Mehrkanalsignal entsprechend bereitzustellen. Dadurch kann eine Kostenreduktion der Dekodiervorrichtung und eine Erhöhung ihrer Verarbeitungsgeschwindigkeit leicht erreicht werden.
  • Die Dekodiersteuertabelle 8 gemäß der vorliegenden Ausführungsform besteht aus zwei Tabellen, der Dekodier-Typ-Befehlstabelle 8a und der Dekodiersteuerinformationsbefehlstabelle 8b. Daher ist es durch Benutzen der zwei Tabellen möglich, die Tabellengröße, verglichen mit der Konfiguration, in der die Dekodierbefehlsinformation unter Benutzung einer einzelnen Tabelle dargestellt ist, zu reduzieren. Das heißt, in der Dekodiersteuertabelle 8 der vorliegenden Erfindung kann die gleiche Dekodier-Typ-Nummer zugeordnet werden, für den Fall, dass das Dekodier(Dekodiermatrix)verfahren, welches benutzt werden soll, das gleiche ist, auch wenn nicht die volle Kanalkonfigurationsinformation oder die Matrix-Zerlegungsablaufinformation unterscheidet. Darüber hinaus würde in der Konfiguration, in der nur eine Tabelle benutzt wird, die Dekodierbefehlsinformation in 48 Typen klassifiziert werden müssen, entsprechend dem Dekodier-Typ (12 Typen der vollen Kanalkonfigurationsinformation × 4 Typen der Matrix-Zerlegungsablauf-information). Andererseits ist in der vorliegenden Ausführungsform in dem Falle, dass das Dekodierverfahren das gleiche ist, die gleiche Typ-Nummer zugeordnet wie in der Dekodier-Typ-Befehlstabelle 8a gezeigt. Dem gemäß kann die Dekodierbefehlsinformation in 16 Typen von 0 bis 15 klassifiziert werden, wie in der Dekodiersteuerinformationsbefehlstabelle 8b gezeigt. Da die Tabellengröße der Dekodiersteuertabelle 8 wie gerade beschrieben reduziert ist, er reicht die vorliegende Ausführungsform eine Kostenreduktion der Dekodiervorrichtung.
  • Weiterhin ist in der Dekodiervorrichtung der vorliegenden Ausführungsform der Matrix-Zerlegungsprozessor 4b mit dem Matrix-Zerlegungsbandbegrenzer 13 ausgestattet. Dazu können die Band-zu-zerlegenden Bänder bezüglich ihrer Anzahl begrenzt werden, wenn die Sampling-Frequenz der Audioausgangsdaten die höchste ist, d.h., 48 kHz. Als ein Ergebnis kann die Rechenkapazität, welche bei Reproduktionsbedingungen erforderlich ist, die die größte Rechenbelastung darstellen, reduziert werden, um schnellere Dekodierung zu erreichen.
  • Bei der Dekodiervorrichtung gemäß der vorliegenden Ausführungsform ist der Matrix-Zerlegungsprozessor 4b mit den Matrix-Zerlegungsblocks 12a bis 12e ausgestattet, welche den entsprechenden Typen der Matrix-Zerlegungsmusterinformation entsprechend. Weiterhin umfassen jede der Matrix-Zerlegungsblocks 12a bis 12d die Dekodiermatrixeinheiten, welche den entsprechenden Typen der TC-Belegungsinformation entsprechen. Dies erlaubt die Summe von Produktoperationen im Matrix-Zerlegungsablauf auszulassen, wenn der Matrix-Zerlegungskoeffizient 0 ist, und die Matrix-Zerlegung kann mit schnellerer Geschwindigkeit durchgeführt werden, indem entsprechend der Rechenaufwand reduziert wird.
  • Weiterhin ist die in der vorliegenden Ausführungsform benutzte Verschachtelungsbefehlsinformation (4) die Muster-Nummer-Information, welche jedes Verschachtelungsmuster durch eine Nummer kennzeichnet, nicht die Adressinformation, die die Adresse der PCM-Daten jedes zu verschachtelnden Ausgangskanals direkt kennzeichnet. Die Adresse der zu verschachtelnden PCM-Daten kann durch Akquirieren der Startadresse (PCM-Lokalisierungsinformation) der PCM-Daten von der Verschachte lungsmustertabelle 11 erhalten werden, und durch Berechnen (Zuordnen) der Adressen aller zu verschachtelnden PCM-Daten zusammen. Durch die oben genannte Tabellenanordnung kann die gleiche Verschachtelungsmuster-Nummer zugeordnet werden, in dem Fall, dass das Verschachtelungsmuster das gleiche ist, auch wenn das Dekodierverfahren abweicht. Dadurch wird es möglich, in der Verschachtelungsmustertabelle 11 der vorliegenden Ausführungsform die Größe des Parameter-ROM zu reduzieren, verglichen mit der Konfiguration, in der die Adressinformation der PCM-Daten nur unter Nutzung einer Tabelle dargestellt ist.
  • Bei der, Dekodiervorrichtung gemäß der vorliegenden Ausführungsform ist der Dämpfungsdatenerzeuger 4h im Dekodierabschnitt 4 vorgesehen. Mit dieser Anordnung erzeugt der Dämpfungsdatenerzeuger 4h die Dämpfungsdaten für leere Kanäle und schreibt die Dämpfungsdaten in den PCM-Datenschreibbereich 6a, in Fällen, in denen die Ausgangskanäle nach der Bandsynthese leere Kanäle umfassen, welche nicht dekodiert werden (z.B. Cch, LSch und RSch, wenn die volle Kanalkonfigurationsinformation "2/0" ist). Als ein Ergebnis kann in der Dekodiervorrichtung der vorliegenden Ausführungsform der gleiche Verschachtelungsablauf angewandt werden, unabhängig von der Abwesenheit oder Anwesenheit leerer Kanäle, und der Klassifizierungsablauf für den Teil kann ausgelassen werden, wodurch es möglich gemacht wird, die Schaltkreisgröße zu reduzieren. Weiterhin erzeugt der Dämpfungsdatenerzeuger 4h der vorliegenden Ausführungsform die Dämpfungsdaten nur, wenn die Anzahl der Kanäle außer LFEch vier ist, und erzeugt keine Dämpfungsdaten in dem Falle von fünf Kanälen. Dem gemäß hat es in der Dekodiervorrichtung der vorliegenden Ausführungsform nur kleine Auswirkung auf die Rechenperformance der Dekodiervorrichtung, und zieht keine Erhöhung des Rechenaufwandes nach sich, weil keine Dämpfungsdaten erzeugt werden in dem Falle der Fünf-Kanal-Konfiguration, welche den größten Rechenaufwand erfordert.
  • Weiterhin umfasst die Denormalisierungsbefehlstabelle 10 der vorliegenden Ausführungsform die Denormalisierungs-Typ-Befehlstabelle 10a, die Denormalisierungsbelegungstabelle 10b und die Denormalisierungspegelkorrekturwerttabelle 10c. Mit dieser Anordnung kann die gleiche Denormalisierungs-Typ-Nummer zugeordnet werden, auch in dem Fall, dass die Denormalisierungspegelkorrekturwerte für die entsprechenden Ausgangskanäle die gleichen sind, auch wenn sich das Dekodierverfahren unterscheidet. Dadurch ist es in dieser Ausführungsform möglich, die Größe des Parameter-ROM zu reduzieren, verglichen mit der Anordnung, in der der Denormalisierungspegelkorrekturwert direkt spezifiziert ist.
  • Weiterhin werden in der Denormalisierungsbefehlstabelle 10 der vorliegenden Ausführungsform die Denormalisierungspegelkorrekturwerte durch Nutzung von gemeinsamen Werten dargestellt. Das heißt, die Denormalisierungsbefehlstabelle 10b stellt die Denormalisierungspegelkorrekturwerte durch gemeinsame Werte der "Korrekturwerte 0 bis 5" dar. Wenn die Denormalisierungspegelkorrekturwerte unter Nutzung der vollen Kanalkonfigurationsinformation und der Dematrix-Ablaufinformation direkt zu spezifizieren wären, würde die Denormalisierungsbefehlstabelle ein Parameter-ROM der Größe erfordern, welche ungefähr 30 bis 40 Mal größer ist als die der vorliegenden Ausführungsform. Wenn die Denormalisierungspegelkorrekturwerte in der Denormalisierungsbelegungstabelle direkt dargestellt werden würden, und zwar ohne gemeinsame Werte zu benutzen, würde es weiterhin ein Parameter-ROM der Größe erfordern, welche fünfmal größer ist als die der vorliegenden Ausführungsform. Der Denormalisierungspegelkorrekturwert sind die Daten, die direkt mit dem Bandsignal multipliziert wer den, und gemäß der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsablaufinformation korrekt zugeordnet werden müssen, um Klangqualitätsverlust zu vermeiden.
  • Weiterhin umfasst die Dekodiervorrichtung der vorliegenden Ausführungsform das Kanalgleichgewichtseinstell-Interface 7 und den Geräuschpegelkonverter 4f, um die extern gesetzten Geräuschpegelinformationen in Daten zu konvertieren, die die aktuellen Geräuschpegel für jeden Ausgangskanal repräsentieren. In der Dekodiervorrichtung der vorliegenden Ausführungsform multipliziert der Klassifizierungsüberlagerungs-Geräuschpegeljustierer 41 die PCM-Daten jedes Ausgangskanals mit den Geräuschpegeldaten des Verschachtelungsprozesses, wenn die Kanal-Nummer-Information "4ch" oder weniger Kanäle anzeigt. Andererseits multipliziert der Klassifizierungsgeräuschpegelverteiler 4g die Geräuschdaten mit dem Denormalisierungspegelkorrekturwert, welcher durch die Denormalisierungsbefehlseinheit 3d angezeigt wird, die Kanal-Nummer-Information "5ch" anzeigt. Wenn die Kanal-Nummer-Information "5ch" anzeigt, dann sind die PCM-Daten jedes Ausgangskanals und die PCM-Daten, die dem Verschachtelungsprozess unterliegen, in einer 1:1-Beziehung. Daher stellt die Multiplikation mit dem Denormalisierungspegelkorrekturwert kein Problem dar. Im Falle von "4ch" oder weniger Kanäle, wenn der Surround-Kanal ein monophoner Surround ist (nur Sch), ist dennoch beispielsweise Sch zu LSch und RSch im Verschachtelungsprozess zugeordnet. Dies lässt keine Wahl, außer mit den Geräuschpegeldaten im Verschachtelungsprozess zu multiplizieren. Wenn mit den Geräuschpegeldaten im Verschachtelungsprozess multipliziert wird, dann wird dennoch der Rechenaufwand größer, als wenn mit dem Denormalisierungspegelkorrekturwert multipliziert wird, weil der Multiplikant die PCM-Daten sind.
  • Dennoch wird es kleine Auswirkung auf die Rechenperformance der Dekodiervorrichtung haben, weil die Dekodiervorrichtung der vorliegenden Ausführungsform die Konfiguration verwendet, in der die Multiplikation mit dem Denormalisierungspegelkorrekturwert nur in dem Falle von "Sch" durchgeführt wird, was den größten Rechenaufwand erfordert.
  • « Ausführungsform 2 »
  • [Konfiguration des Parameter-ROM]
  • 17 ist ein Erklärungsdiagramm, welches einen Tabellenaufbau im Parameter-ROM in einer Dekodiervorrichtung zeigt gemäß der zweiten Ausführungsform der vorliegenden Erfindung, und 18 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der musterweisen Matrix-Zerlegungskoeffizienttabelle aus 17 zeigt. In der vorliegenden Ausführungsform enthält das Parameter-ROM in der Dekodiervorrichtung darin die musterweise Matrix-Zerlegungskoeffizienttabelle, in welcher die Matrix-Zerlegungskoeffizienten, welche im Matrix-Zerlegungsprozess benutzt werden sollen, bezogen auf die Matrix-Zerlegungsmusterinformation und die TC-Belegungsinformation gespeichert sind. Weiterhin ist ein (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock zum Durchführen des Matrix-Zerlegungsprozesses unter Benutzung der Matrix-Zerlegungskoeffizienten im Matrix-Zerlegungsprozessor vorgesehen. Ansonsten ist die Konfiguration die gleiche, wie die der ersten Ausführungsform, und die Erklärungen der gleichen Teile, wie die zuvor beschriebenen, werden nun nicht mehr wiederholt werden.
  • Wie in 17 gezeigt, umfasst das Parameter-ROM 15 die Dekodiersteuertabelle 8, eine musterweise Matrix-Zerlegungskoeffiziententabelle 16, die Denormalisierungsbefehlstabelle 10 und die Verschachtelungsmustertabelle 11. Die Dekodiersteuertabelle 8, die Denormalisierungsbefehlstabelle 10 und die Verschachtelungsmustertabelle 11 haben alle die gleiche Datenstruktur wie die der entsprechenden Tabelle, die in der ersten Ausführungsform gezeigt ist.
  • Wie in der 18 gezeigt, stellt die musterweise Matrix-Zerlegungskoeffiziententabelle 16 die Matrix-Zerlegungskoeffizienten gemäß der Matrix-Zerlegungsmusterinformation und der TC-Belegungsinformation klassifiziert dar, welche für jedes Band spezifiziert werden. In der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 werden 25 Matrix-Zerlegungskoeffizienten (n00 bis n04, n10 bis n14, n20 bis n24, n30 bis n34 und n40 bis n44) für jede Kombination der Matrix-Zerlegungsmusterinformation und der TC-Belegungsinformation dargestellt. Weiterhin sind in der musterweisen Matrix-Zerlegungskoeffiziententabelle 16, wie in 18 gezeigt, die Matrix-Zerlegungskoeffizientendaten in der Reihenfolge der Matrix-Zerlegungsmusterinformation angeordnet. Weiterhin sind in der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 die Matrix-Zerlegungskoeffizientendaten für jede Matrix-Zerlegungsmusterinformation in der Reihenfolge der TC-Belegungsinformation angeordnet.
  • Um die Erklärung in der folgenden Beschreibung zu vereinfachen, wird in der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 jede Gruppe der 25 Koeffizienten, welche gemäß der TC-Belegungsinformation klassifiziert sind, als ein Datensatz genommen, und ihre Datengröße wird durch "S" notiert. Für jeden der Matrix-Zerlegungsmusterinformationswerte 1 bis 7 ist die Adresse des oben platzierten Matrix-Zerlegungskoeffizienten (im folgenden die Startadresse genannt) durch PADR1, PADR2, PADR3, PADR4, PADR5, PRDR6 oder entsprechend PADR7 bezeichnet. Für jeden Matrix-Zerlegungs musterinformationswert sind die Matrix-Zerlegungskoeffizienten in der Reihenfolge der TC-Belegungsinformation angeordnet. Zum Beispiel zeigt PADRS die Adresse des Matrix-Zerlegungskoeffizienten n00 an, wenn die Matrix-Zerlegungsmusterinformation "5" ist, und wenn die TC-Belegungsinformation "0" ist. Daher kann der Matrix-Zerlegungskoeffizient durch Hinzufügen eines Differenzwertes (TCADR) zu der Startadresse (PADR) der spezifizierten Matrix-Zerlegungsmusterinformation zugeordnet werden, wenn tatsächlich ein Matrix-Zerlegungskoeffizient aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 extrahiert wird. Der Differenzwert (TCADR) wird durch Multiplizieren der spezifizierten TC-Belegungsinformation mit "S" erhalten. Beispielsweise ist die TC-Belegungsinformation "2", wenn die Matrix-Zerlegungsmusterinformation "5" ist, und die Adresse des zu findenden Matrix-Zerlegungskoeffizienten ist "ADR", dann kann "ADR" aus der unten genannten Gleichung (1) berechnet werden. ADR = PADR5 + TCADR (= 2·S) (1)
  • [Konfiguration des Matrix-Zerlegungsprozessors]
  • 19 ist ein Blockdiagramm, welches eine detaillierte Konfiguration des Matrix-Zerlegungsprozessors in der Dekodiervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 19 gezeigt, umfasst der Matrix-Zerlegungsprozessor 14b der vorliegenden Ausführungsform den (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 und den Matrix-Zerlegungsbandbegrenzer 13.
  • Der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 ist durch die Kombination der sieben Matrix-Zerlegungsblöcke 12a bis 12g konstruiert, wobei jeder eine Vielzahl von Dekodiermatrixeinheiten in der ersten Ausführungsform in einem gemeinsamen Block hat. Der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 führt den Matrix-Zerlegungsprozess unter Benutzung der Matrix-Zerlegungskoeffizienten durch, welche aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 empfangen werden. Insbesondere, wie in 19 gezeigt, multipliziert der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 die Bandsignaldaten jedes der ersten bis fünften Kanäle mit den Matrix-Zerlegungskoeffizienten (n00 bis n04, n10 bis n14, n20 bis n24, n30 bis n34 und n40 bis n49), welche aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 empfangen werden. Der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 berechnet die Matrix-Zerlegungsbandsignale jedes der ersten bis fünften Kanäle. Wenn der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 benutzt wird, werden Summenprodukt-Operationen notwendig, auch wenn der Matrix-Zerlegungskoeffizient 0 ist, und der Rechenaufwand erhöht sich, verglichen mit der Konfiguration der ersten Ausführungsform. Im (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 werden dennoch die Matrix-Zerlegungskoeffizienten gemäß der spezifizierten Matrix-Zerlegungsmusterinformation und der TC-Belegungsinformation variiert. Dies erlaubt die geteilte Nutzung des (5 × 5)-Mehrzweck-Matrix-Zerlegungsblockes 17, wodurch eine drastische Reduktion des Rechenaufwandes erreicht wird, verglichen mit der Konfiguration der ersten Ausführungsform, in welcher die Matrix-Zerlegungsblocks individuell vorgesehen sind.
  • Der Matrix-Zerlegungsbandbegrenzer 13 ist identisch zu dem, der in der ersten Ausführungsform benutzt wird. Das heißt, wenn die Fs-Information aus dem Eingangs-Bitstrom, nämlich die Sampling-Frequenz 48 kHz ist, begrenzt der Matrix-Zerlegungsbandbegrenzer 13 die Matrix-Zerlegungsbänder auf Band 0 bis Band 26 im Bandsignal jedes Kanals.
  • [Betrieb der Dekodiervorrichtung]
  • Der Betrieb der Dekodiervorrichtung der vorliegenden Ausführungsform wird nun detailliert beschrieben.
  • In der Dekodiervorrichtung der vorliegenden Ausführungsform separiert der Stromeingangsabschnitt 1 den angegebenen Bitstrom in die Hilfsinformation und audiokodierten Daten, wie zuvor in den Schritten S1 und S2 in 12 gezeigt, wenn der Bitstrom des MPEG-2-Mehrkanalsignals an den Stromeingangsabschnitt 1 (1) eingegeben wird. Dann liefert der Stromeingangsabschnitt 1 die Hilfsinformation an den Hilfsinformationsanalyseabschnitt 2 (1) und die audiokodierten Daten an den Dekodierabschnitt 4 (1). Danach analysiert der Hilfsinformationsanalyseabschnitt 2, wie zuvor in Schritt S3 in 12 gezeigt, die Hilfsinformation, welche vom Stromeingangsabschnitt 1 eingegeben wird, und liefert das Ergebnis der Analyse an den Dekodiersteuerabschnitt 3 (1) und den Speicherabschnitt 6 (1). Um es konkreter zu erklären, wird in der Dekodiervorrichtung der vorliegenden Ausführungsform angenommen, dass die Fs-Information "48 kHz", die Kanal-Nummer-Information "5ch", die volle Kanalkonfigurationsinformation "3/2 (der erste bis fünfte Kanal entspricht Lch, Rch, Cch, LSch bzw. RSch)" und die Matrix-Zerlegungsablaufinformation "2" als das Ergebnis der Analyse durch den Hilfsinformationsanalyseabschnitt 2 erhalten wurden. Weiterhin wird angenommen, dass TC(0) = 3 und TC(1) = 5 beispielsweise als die TC-Belegungsinformationswerte für Band 0 und Band 1 entsprechend zugewiesen wurden, wie in der ersten Ausführungsform.
  • Dann akquiriert, wie zuvor in Schritt S4 in 12 gezeigt, der Dekodiersteuerabschnitt 3 (1) die Dekodiersteuerinformation durch Absuchen des Parameter-ROM 15, basierend auf der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsprozedurinformation, welche vom Hilfsinformationsanalyseabschnitt 2 geliefert wurde. Insbesondere selektiert der Dekodiersteuerabschnitt 3 die Dekodier-Typ-Nummer "13" aus der Dekodier-Typ-Befehlstabelle 8a, welche in 3 gezeigt ist, gemäß der vollen Kanalkonfigurationsinformation "3/2" und der Matrix-Zerlegungsprozedurinformation "2". Weiterhin erhält der Dekodiersteuerabschnitt 3 die Kanal-Nummer-Information "5ch", die Matrix-Zerlegungsmusterinformation "7" und die Verschachtelungsbefehlsinformation "7" von der Dekodiersteuerinformationsbefehlstabelle 8b, welche in 4 gezeigt ist. Die erhaltene Kanal-Nummer-Information "5ch", die Matrix-Zerlegungsmusterinformation "7" und die Verschachtelungsbefehlsinformation "7" werden als Befehle an den Dekodierabschnitt 4 von der Kanal-Nummer-Benachrichtigungseinheit 3c (1) gesendet, sowie an die Matrix-Zerlegungsbefehlseinheit 3a bzw. die Verschachtelungsbefehlseinheit 3d ( 1).
  • Dann erhält der Dekodiersteuerabschnitt 3 die Denormalisierungs-Typ-Nummer "2" von der Denormalisierungsbefehlstabelle 10a, welche in 7 gezeigt ist, gemäß der vollen Kanalkonfigurationsinformation "3/2" und der Matrix-Zerlegungsprozedurinformation "2". Danach akquiriert der Dekodiersteuerbereich 3 die Denormalisierungskorrekturwert-Datennummern aus den entsprechenden Ausgangskanälen von der Denormalisierungsbelegungstabelle 10b, welche in 8 gezeigt ist, basierend auf der derart erhaltenen Denormalisierungs-Typ-Nummer "2". Insbesondere ist der "Korrekturwert 1" den Bandsignalen des ersten und zweiten Kanals zugeordnet, und der "Koreekturwert 2" ist den Bandsignalen des dritten und fünften Kanals zugeordnet.
  • Dann akquiriert der Dekodiersteuerabschnitt 3 die Denormalisierungspegelkorrekturwerte aus der Denormalisierungspegelkorrekturwerttabelle 10c (9), basierend auf den erhaltenen Denormalisierungskorrekturwert-Datennummern (Schritt S26). Insbesondere werden als die Denormalisierungspegel-Korrektur-werte "1 + √2" an die Bandsignale des ersten und zweiten Kanals, und "2 + √2" an die Bandsignale des dritten und fünften Kanals gegeben. Diese Denormalisierungspegelkorrekturwerte werden als Befehle von der Denormalisierungsbefehlseinheit 3b (1) an den Dekodierabschnitt 4 berichtet.
  • Andererseits generiert, wie zuvor in Schritt S5 in 12 gezeigt, in dem Dekodierabschnitt 4, wenn die audiokodierten Daten vom Stromeingangsabschnitt 1 eingegeben werden, zuerst der Bandsignalgenerator 4a (1) die Bandsignale für fünf Kanäle, nämlich L0 (erster Kanal), R0 (zweiter Kanal), T2 (dritter Kanal), T3 (vierter Kanal) und T4 (fünfter Kanal), aus den eingegebenen audiokodierten Daten. Hier sind die Bandsignale L0, R0, T2, T3 und T4 jeweils aus 32 Teilbändern zusammengesetzt, d.h., L0(0) bis L0(31), R0(0) bis R0(31), T2(0) bis T2(31), T3(0) bis T0(31) und T4(0) bzw. T4(31), die Teilbänder in jedem Bandsignal sind bezüglich ihrer Frequenz in aufsteigender Reihenfolge angeordnet. Weiterhin ist der eingegebene Bitstrom das MPEG-2-Audio-Layer-2-Mehrkanalsignal mit der Sampling-Frequenz von 48 kHz. Daher werden Bits dem Band 0 bis Band 26 in jedem Kanal zugeordnet (L0(0) bis L0(26), R0(0) bis R0(26), T2(0) bis T2(26), T3(0) bis T0(26) und T4(0) bzw. T4(26)), während Band 27 bis Band 31 in jedem Kanal (L0(27) bis L0(31), R0(27) bis R0(31), T2(27) bis T2(31), T3(27) bis T0(31) und T4(27) bzw. T4(31)) immer gedämpft sind.
  • Dann wendet der Matrix-Zerlegungsprozessor 14b (19) den Matrix-Zerlegungsprozess auf die Bandsignale L0, R0, T2, T3 und T4 auf einer bandweisen Basis, wie zuvor in Schritt S6 in 12 beschrieben, an. Durch Anwenden des Matrix-Zerlegungsprozesses werden die Fünf-Kanal-Bandsignale L0, R0, T2, T3 und T4, welche im Bitstrom enthalten sind, in Bandsignale für die entsprechenden Ausgangskanäle konvertiert, Lw (erster Kanal), Rw (zweiter Kanal), Cw (dritter Kanal), LSw (vierter Kanal) und Rsw (fünfter Kanal). Diese Bandsignale Lw, Rw, Cw, LSw und Rsw enthalten jeweils 32 Teilbänder, d.h., Lw(0) bis Lw(31), Rw(0) bis Rw(31), Cw(0) bis Cw(31), LSw(0) bis LSw(31) bzw. RSw(0) bis RSw(31).
  • Der Betrieb des Matrix-Zerlegungsablaufes wird mit Bezug auf 20 detaillierter beschrieben.
  • 20 ist ein Flussdiagramm, welches einen Betrieb des Matrix-Zerlegungsprozessors aus 19 zeigt.
  • Wie in 20 gezeigt, durchsucht der Matrix-Zerlegungsprozessor 14b das Parameter-ROM 15, basierend auf der Matrix-Zerlegungsmusterinformation, welche von der Matrix-Zerlegungsbefehlseinheit 3a geliefert wird. Der Matrix-Zerlegungsprozessor 14b erhält die Startadresse "ADR7" der spezifizierten Matrix-Zerlegungsmusterinformation in der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 (18). Der Matrix-Zerlegungsprozessor 14b setzt die erhaltene Startadresse "ADR7" in den (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 (19) (Schritt S41).
  • Dann testet der Matrix-Zerlegungsbandbegrenzer 13 (19), ob die Fs-Information (Sampling-Frequenz) 48 kHz ist oder nicht (Schritt S42). Wenn die Fs-Information 48 kHz ist, limitiert der Matrix-Zerlegungsbandbegrenzer 13 die Matrix- Zerlegungsbänder von Band 0 bis Band 26 (maximale Matrix-Zerlegungsbandanzahl TCMAX = 27) (Schritt S43). Wenn die Fs-Information nicht 48 kHz ist, dann verhängt der Matrix-Zerlegungsbandbegrenzer 13 keine Begrenzung bezüglich der Anzahl der Bänder und setzt dazu TCMAX auf 32 (Schritt S44).
  • Bei der vorliegenden Ausführungsform begrenzt der Matrix-Zerlegungsbandbegrenzer 13 die Matrix-Zerlegungsbänder von Band 0 bis Band 26, weil der Betrieb durch Behandlung des Falles, wo das MPEG-2-Mehrkanalsignal eingegeben wird, beschrieben wird.
  • Dann kehrt der Matrix-Zerlegungsprozessor 14b zum (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 zurück (Schritt S45) und der TC-Zählerwert zum Zählen der Nummer der Bandsignale wird auf 0 gesetzt, um den Matrix-Zerlegungsprozess in Folge auszuführen, startend mit dem Bandsignal des Bands 0 (Schritt S46). Danach berechnet der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 den Differenzwert "TCADR" von der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 durch Benutzen des Wertes der TC-Belegungsinformation, welche für Band 0 spezifiziert ist (Schritt S47).
  • Dann berechnet der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 die Adresse "ADR" aus dem Matrix-Zerlegungskoeffizienten, welcher aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 (Schritt S48) geladen wird. Danach lädt der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 den Matrix-Zerlegungskoeffizienten aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 durch Benutzen der berechneten Adresse "ADR" (Schritt S49).
  • Der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 wendet die Matrix-Zerlegung auf Band 0 durch Benutzen des geladenen Matrix-Zerlegungskoeffizienten an (Schritt S50).
  • Der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 erhöht den TC-Zählerwert um 1 (Schritt S51) und testet, ob der TC-Zählerwert TCMAX erreicht hat (Schritt S52). Wenn der TC-Zählerwert TCMAX erreicht hat, dann ist der Matrix-Zerlegungsprozess beendet; wenn der TC-Zählerwert TCMAX nicht erreicht hat, dann kehrt der Prozess zu Schritt S47 zurück.
  • Um es spezifischer zu beschreiben, wird "TC(0) = 3" zu der TC-Belegungsinformation für Band 0 zugeordnet, wie zuvor beschrieben. Entsprechend ist die Adresse "ADR" jedes Matrix-Zerlegungskoeffizienten, den der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 von der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 im Schritt S48 lädt, als "PADR7 + 3·S" gegeben. Der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 führt die Matrix-Zerlegung in Schritt S50 durch Benutzen der geladenen Matrix-Zerlegungskoeffizienten und der Bandsignale L0(0), R0(0), T2(0), T3(0) und T4(0) für die entsprechenden Kanäle aus, und berechnet dadurch Lw(0), Rw(0), Cw(0), LSw(0) und RSw(0).
  • Gleichermaßen ist "TC(1) = 5" zu der TC-Belegungsinformation für Band 1 zugeordnet. Dem entsprechend ist die Adresse "ADR" jedes Matrix-Zerlegungskoeffizienten, den der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 16 im Schritt S48 lädt, durch "PADR7 + 5·S" gegeben. Der (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock 17 führt den Matrix-Zerlegungsprozess in Schritt S50 durch Benutzen der geladenen Matrix-Zerlegungskoeffizienten und des Bandsignals L0(1), R0(1), T2(1), T3(1) und T4(1) für die entsprechenden Kanäle aus. Da durch werden die Bandsignale Lw(1), Rw(1), Cw(1), LSw(1) und RSw(1) für die entsprechenden Ausgangskanäle berechnet. Ebenso wird der Matrix-Zerlegungsprozess auch auf Band 2 bis Band 26 angewandt.
  • Da der Matrix-Zerlegungsbandbegrenzer 13 die Matrix-Zerlegungsbänder von Band 0 bis Band 26 in Schritt S43 begrenzt hat, wird der Matrix-Zerlegungsprozess nicht auf Band 27 bis Band 31 angewandt, und Band 27 bis Band 31 werden in den Bandsignalen der entsprechenden Ausgangskanäle gedämpft. In dem MPEG-1-Signal und MPEG-2-Mehrkanalsignal werden keine Bis zu Band 27 bis Band 31 zugeordnet. Im Ergebnis verschlechtert sich die Klangqualität nicht, auch wenn der Matrix-Zerlegungsprozess nicht auf Band 27 bis Band 31 angewandt wird; vielmehr kann der Rechenaufwand reduziert werden, um einen entsprechend schnelleren Matrix-Zerlegungsprozess zu erreichen.
  • Dann konvertiert, wie zuvor in Schritt S7 in 12 gezeigt, im Dekodierabschnitt 4, nachdem der Matrix-Zerlegungsprozess abgeschlossen wurde, der Geräuschpegelkonverter 4f (1) die Geräuschpegelinformation für jeden Ausgangskanal, welche vom Kanalgleichgewichtseinstell-Interface (1) eingegeben wird, in Geräuschpegeldaten.
  • Danach testet, wie zuvor in Schritt S8 in 12 gezeigt, der Klassifizierungsgeräuschpegelverteiler 4g (1), ob die von der Kanal-Nummer-Benachrichtigungseinheit 3c berichtet Kanal-Nummer-Information fünf Kanäle anzeigt. In dem Fall, dass die Kanal-Nummer-Information fünf Kanäle anzeigt, wie zuvor in Schritt S9 in 12 gezeigt, multipliziert der Klassifizierungsgeräuschpegelverteiler 4g die Geräuschpegeldaten, welche vom Geräuschpegelkonverter 4f geliefert werden, mit dem Denormalisierungspegelkorrekturwert, welcher von der Denormalisierungsbefehlseinheit 3b für jeden Ausgangskanal geliefert wird. Andererseits multipliziert, wie zuvor in Schritt S10 in 12 gezeigt, der Klassifizierungsgeräuschpegelverteiler 4g die Geräuschpegeldaten nicht mit dem Denormalisierungspegelkorrektorwert, in dem Fall, dass die Kanal-Nummer-Information weniger als fünf Kanäle anzeigt.
  • Dann führt der Denormalisierungsprozessor 4c (1) die inverse Korrektur der Geräuschpegel durch Anwendung der Denormalisierung auf die Bandsignale Lw, Rw, Cw, LSw und RSw für die entsprechenden Ausgangskanäle, wie zuvor in Schritt S10 in 12 gezeigt, durch.
  • In der Betriebsbeschreibung der vorliegenden Ausführungsform ist die von der Kanal-Nummer-Benachrichtigungseinheit 3c an den Dekodierabschnitt 4 berichtete Kanal-Nummer-Information "5ch", wie zuvor beschrieben. Dazu multipliziert in Schritt S9 der Klassifizierungsgeräuschpegelverteiler 4g die Geräuschpegeldaten, welche von dem Geräuschpegelkonverter 4f geliefert werden, mit dem Denormalisierungspegelkorrekturwert, welcher von der Denormalisierungsbefehlseinheit 3b für jeden Ausgangskanal geliefert wird. Der Klassifizierungsgeräuschpegelverteiler 4g liefert das Ergebnis als den Denormalisierungspegelkorrekturwert an den Denormalisierungsprozessor 4c.
  • Dann führt der Denormalisierungsprozess 4c die Denormalisierung für die inverse Korrektur der Geräuschpegel durch Benutzen des Denormalisierungspegelkorrekturwerts durch, welcher vom Klassifizierungsgeräuschpegelverteiler 4g für jeden Ausgangskanal geliefert wird.
  • Dann führt der Bandsynthesizer 4d (1) die Bandsynthese auf dem Bandsignal jedes Ausgangskanals, wie zuvor in Schritt S11 in 12 beschrieben, durch. Dadurch werden die entsprechenden PCM-Daten für die Ausgangskanäle generiert, und die generierten PCM-Daten werden in den PCM-Datenschreibbereich 6a (1) im Speicherabschnitt 6 ( 1) beschrieben.
  • Dann bestimmt der Dämpfungsdatenerzeuger 4h (1), wie zuvor in Schritt S12 in 12 gezeigt, ob die von der Kanal-Nummer-Benachrichtigungseinheit 3c berichtete Kanal-Nummer-Information fünf Kanäle anzeigt. In dem Fall, dass die Kanal-Nummer-Information weniger als fünf Kanäle anzeigt, erzeugt der Dämpfungsdatenerzeuger 4h die Dämpfungsdaten (Schritt S13 in 12) und schreibt die Dämpfungsdaten in den gewünschten Bereich im PCM-Datenschreibbereich 6a. Andererseits erzeugt der Dämpfungsdatenerzeuger 4h keine Dämpfungsdaten, falls die Kanal-Nummer-Information fünf Kanäle anzeigt.
  • In der Betriebsbeschreibung der vorliegenden Ausführungsform werden, weil die Kanal-Nummer-Information "5ch" ist, die PCM-Daten für den fünften Kanal, vierten Kanal, ersten Kanal, zweiten Kanal und dritten Kanal in den Bereich 0, Bereich 4, Bereich 5, Bereich 6 bzw. Bereich 7 geschrieben, wie in Teil (f) von 10 gezeigt. In der Bandsynthese in Schritt S11 führt der Bandsynthesizer 4d die Bandsynthese in der Reihenfolge Lw, Rw, Cw, LSw und RSw durch, d.h., in der Reihenfolge des ersten Kanals, zweiten Kanals, dritten Kanals, vierten Kanals und fünften Kanals.
  • Dann wendet der Verschachteler 4e (1) den Verschachtelungsablauf auf die Bandsynthese und auf die dekodierten PCM-Daten jedes Ausgangskanals, wie zuvor in Schritt S14 in 12 gezeigt, an. Dabei werden die Audioausgangsdaten generiert und an das externe nicht gezeigte Gerät ausgegeben (Schritt S15, gezeigt in 12).
  • Dann kennzeichnet der Verschachteler 4e, wie zuvor in Schritt S37 in 16 gezeigt, den PCM-Datenschreibbereich für die entsprechenden PCM-Daten durch Referenzieren der Verschachtelungsmustertabelle 11 (11), basierend auf der Verschachtelungsbefehlsinformation von der Verschachtelungsbefehleinheit 3d.
  • Dann testet der Verschachteler 4e, ob die Kanal-Nummer-Information, welche von der Kanal-Nummer-Benachrichtigungseinheit 3c berichtet wird, fünf Kanäle anzeigt (Schritt S38 in 16). Falls die Kanal-Nummer-Information fünf Kanäle anzeigt, führt der Verschachteler 4e den Verschachtelungsprozess mit dem Klassifizierungsverschachteler-Geräuschpegeljustierer 4i (1) durch und multipliziert die PCM-Daten nicht mit den Geräuschpegeldaten, welche vom Geräuschpegelkonverter 4f (Schritt S39 in 16) geliefert werden. Andererseits führt der Verschachteler 4e, falls die Kanal-Nummer-Information weniger als fünf Kanäle anzeigt, den Verschachtelungsablauf mit dem Klassifizierungsverschachtelungs-Geräuschpegeljustierer 4i durch und multipliziert die PCM-Daten mit den Geräuschpegeldaten, welche vom Geräuschpegelkonverter 4f (Schritt S40 in 16) geliefert werden.
  • In der Betriebsbeschreibung der vorliegenden Ausführungsform hat der Verschachteler 4e bereits die Verschachtelungsbefehlsinformation "7" von der Verschachtelungsbefehlseinheit 3d erhalten. Daher kann der Verschachteler 4e die Verschachtelungsfolge von der Verschachtelungsmustertabelle 11 erhalten, ohne den komplizierten Klassifizierungsprozess in dieser Prozessphase ausführen zu müssen. Das heißt, die zu verschachtelnden PCM-Daten sind, wie aus der in 11 gezeigten Verschachtelungsmustertabelle 11 gesehen werden kann, die in Bereich 5, Bereich 4, Bereich 7, Bereich 6 und Bereich 0 gespeicherten Daten, gefolgt von den LFE-Daten, in der Reihenfolge, in welcher der Verschachtelungsprozess ausgeführt wird.
  • In der vorliegenden Ausführungsform sind die PCM-Daten, die in der ersten Ausführungsform, wo keine spezifische Definition über die Anwesenheit oder Abwesenheit von LFEch gegeben ist, für LFEch 0 (gedämpft), wenn LFEch nicht existent ist. Wenn der LFEch existiert, werden seine PCM-Daten in Folge geschrieben.
  • Weiterhin hat der Verschachteler 4e in der Phase der Kanal-Nummer-Bestimmung in Schritt S38 die Kanal-Nummer-Information "5ch" von der Kanal-Nummer-Benachrichtigungseinheit 3c bereits erhalten. Dem entsprechend werden die Geräuschpegeldaten für jeden Ausgangskanal, welche vom Geräuschpegelkonverter 4f geliefert werden, nicht mit den PCM-Daten durch den Klassifizierungsverschachtelungs-Geräuschpegeljustierer 4i multipliziert.
  • Auch ist die Reihenfolge der PCM-Daten jedes Ausgangskanals, welche im PCM-Datenschreibbereich 6a aufgenommen sind, die gleiche wie die Zeitreihenfolge in jedem Ausgangskanal. Daher kann die Reihenfolge der PCM-Daten, welche innerhalb jedes Bereiches für die Verschachtelung zugeordnet werden soll, leicht bestimmt werden, wenn erst einmal die Startadresse der PCM-Daten, welche vom Bandsynthesizer 4d geliefert werden, bestimmt ist.
  • In der Dekodiervorrichtung der vorliegenden Ausführungsform, wie in der ersten Ausführungsform, wird angenommen, dass PCM-Daten oder Dämpfungsdaten, die in jedem der Bereiche 0 bis 7 im PCM-Datenschreibbereich 6a gespeichert sind, aus N Mustern bestehen. Danach werden die PCM-Daten zugeordnet und in der gleichen Zeitfolge in jedem Bereich gespeichert. Das heißt, die PCM-Daten 0(1) bis PCM-Daten 0(N) werden im Bereich 0 gespeichert, die PCM-Daten 1(1) bis PCM-Daten 1(N) werden im Bereich 1 gespeichert und die PCM-Daten 2(1) bis PCM-Daten 2(N) werden im Bereich 2 gespeichert. Genauso werden die PCM-Daten 3(1) bis PCM-Daten 3(N) im Bereich 3 gespeichert und die PCM-Daten 4(1) bis PCM-Daten 4(N) werden im Bereich 4 gespeichert, und die PCM-Daten 5(1) bis PCM-Daten 5(N) werden im Bereich 5 gespeichert. Die PCM-Daten 6(1) bis PCM-Daten 6(N) werden im Bereich 6 gespeichert und die PCM-Daten 7(1) bis PCM-Daten 7(N) werden im Bereich 7 gespeichert.
  • Im Verschachtelungsprozess in Schritt S40 werden die PCM-Daten 5(1) im Bereich 5 als die erste Verschachtelungsoperation zugeordnet. Die PCM-Daten 5(1) werden mit den Geräuschpegeldaten für Lch (erster Kanal) multipliziert, welche vom Geräuschpegelkonverter 4f geliefert werden, und dann oben in der Folge angeordnet. Danach werden die PCM-Daten 4(1) im Bereich 4, die PCM-Daten 7(1) im Bereich 7, die PCM-Daten 6(1) im Bereich 6 und die PCM-Daten 0(1) im Bereich 0, in dieser Reihenfolge, zugeordnet. Die zugeordneten PCM-Daten werden mit den entsprechenden Geräuschpegeldaten multipliziert, welche vom Geräuschpegelkonverter 4f geliefert wurden, und werden dann in der beschriebenen Reihenfolge angeordnet, gefolgt von den PCM-Daten des LFEch. Die verbleibenden PCM-Daten für die entsprechenden Kanäle und LFEch werden in gleicher Weise bis hoch zu den N-ten PCM-Daten verarbeitet. Die durch den Verschachteler 4e derart generierten verschachtelten Daten werden als die Audioausgangsdaten ausgegeben.
  • Wie oben beschrieben, enthält das Parameter-ROM 15 in der Dekodiervorrichtung der vorliegenden Ausführungsform darin die musterweise Matrix-Zerlegungskoeffiziententabelle 16, in wel cher die Matrix-Zerlegungskoeffizienten, welche im Matrix-Zerlegungsablauf benutzt werden, bezüglich der Matrix-Musterinformation und der TC-Belegungsinformation gespeichert sind. Weiterhin umfasst der Matrix-Zerlegungsprozess 14b den (5 × 5)-Mehrzweck-Matrix-Zerlegungsblock zum Ausführen des Matrix-Zerlegungsprozesses unter Benutzung der Matrix-Zerlegugnskoeffizienten. In dieser Anordnung kann die Dekodiervorrichtung der vorliegenden Ausführungsform die Konfiguration des Matrix-Zerlegungsprozessors vereinfachen und seine Schaltkreisgröße drastisch reduzieren, verglichen mit der Konfiguration der ersten Ausführungsform.
  • « Ausführungsform 3 »
  • [Konfiguration des Parameter-ROM]
  • 21 ist ein Erklärungsdiagramm, welches eine Tabellenkonfiguration in einem Parameter-ROM in einer Dekodiervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt. 22 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der Matrix-Zerlegungsmusteradresstabelle aus 21 zeigt, und 23 ist ein Erklärungsdiagramm, welches eine detaillierte Datenstruktur der musterweisen Matrix-Zerlegungskoeffiziententabelle aus 21 zeigt. In der vorliegenden Ausführungsform enthält der Parameter-ROM in der Dekodiervorrichtung, zusätzlich zur Matrix-Zerlegungsmusteradresstabelle, die musterweise Matrix-Zerlegungskoeffiziententabelle, in welcher die Matrix- Zerlegungskoeffizienten, welche im Matrix-Zerlegungsprozess für die gewünschten Kanäle benutzt werden sollen, bezüglich der Matrix-Zerlegungsmusterinformation und der TC-Belegungsinformation gespeichert sind. Weiterhin ist zusätzlich zu den individuell vorgesehenen Matrix-Zerlegungsblocks ein Mehrzweck-Matrix-Zerlegungsblock zum Durchführen des Matrix-Zerlegungsprozesses unter Benutzung der Matrix-Zerlegungskoeffizienten im Matrix-Zerlegungsprozessor vorgesehen. Andererseits ist die Konfiguration die gleiche wie die der ersten Ausführungsform, und die Erklärung der gleichen Teile, wie die zuvor beschriebenen, wird nun nicht wiederholt werden.
  • Wie in 21 gezeigt, umfasst der Parameter-ROM 18 die Dekodiersteuertabelle 8, eine Matrix-Zerlegungsmusteradresstabelle 19, eine musterweise Matrix-Zerlegungskoeffiziententabelle 20, die Denormalisierungsbefehlstabelle 10 und die Verschachtelungsmustertabelle 1. Die Dekodiersteuertabelle 8, die Denormalisierungsbefehlstabelle 10 und die Verschachtelungsmustertabelle 11 haben alle die gleiche Datenstruktur wie jene der in der ersten Ausführungsform gezeigten entsprechenden Tabelle.
  • Wie in 22 gezeigt, unterscheidet sich die Matrix-Zerlegungsmusteradresstabelle 19 von der entsprechenden Tabelle in der ersten Ausführungsform dadurch, dass ein im folgenden beschriebener (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 (24) spezifiziert ist, wenn die Matrix-Zerlegungsmusterinformation eine von 1 bis 5 ist. Wenn die Matrix-Zerlegungsmusterinformation 6 oder 7 ist, dann spezifiziert die Matrix-Zerlegungsmusteradresstabelle 19 den individuellen Matrix-Zerlegungsblock 12f bzw. 12g (24), welcher mit der vollen Kanalkonfigurationsinformation "3/2" verbunden ist. Auf diese Weise wird der individuelle Matrix- Zerlegungsblock 12f oder 12g ausgewählt, um den Matrix-Zerlegungsprozess nur auszuführen, wenn die Kanalkonfiguration (3/2) ist, was den größten Rechenaufwand erfordert. Weil die Matrix-Zerlegungsblocks 12f und 12g den Matrix-Zerlegungsprozess durch Auslassen von Summenproduktberechnungen für Teile durchführen, in denen der Matrix-Zerlegungskoeffizient 0 ist, kann der Rechenaufwand entsprechend reduziert werden. Auf diese Weise kann der für den Matrix-Zerlegungsprozess erforderliche Rechenaufwand für die Kanalkonfiguration, die den größten Rechenaufwand erfordert, reduziert werden.
  • Wie in 23 gezeigt, zeigt die musterweise Matrix-Zerlegungskoeffiziententabelle 20 die Matrix-Zerlegungskoeffizienten für jeden TC-Belegungsinformationswert jedes Bandes, wenn die Matrix-Zerlegungsmusterinformation 1 bis 5 ist. In der musterweisen Matrix-Zerlegungskoeffiziententabelle 20 sind sechszehn Matrix-Zerlegungskoeffizienten (n00 bis n03, n10 bis n13, n20 bis n23 und n30 bis n33) für jede Kombination der Matrix-Zerlegungsmusterinformation und der TC-Belegungsinformation dargestellt. Weiterhin sind die Matrix-Zerlegungskoeffizientendaten in der musterweisen Matrix-Zerlegungskoeffiziententabelle 20, wie in 23 gezeigt, in der Reihenfolge der Matrix-Zerlegungsmusterinformation angeordnet, und die Matrix-Zerlegungskoeffizientendaten für jede Matrix-Zerlegungsmusterinformation sind in der Reihenfolge der TC-Belegungsinformation angeordnet.
  • Um die Erklärungen in der folgenden Beschreibung zu vereinfachen, wird jede Gruppe der sechszehn Koeffizienten, welche gemäß der TC-Belegungsinformation angeordnet ist, in der musterweisen Matrix-Zerlegungskoeffiziententabelle 20 als ein Datensatz genommen, und ihre Datengröße ist durch "S'" notiert. Für jeden der Matrix-Zerlegungsmusterinformationswerte 1 bis 5 ist die oben angeordnete Adresse des Matrix-Zerlegungskoeffizienten (im folgenden Startadresse genannt) mit PADR1', PADR2', PADR3', PADR4' oder PADR5' entsprechend bezeichnet. Für jede Matrix-Zerlegungsmusterinformation sind die Matrix-Zerlegungskoeffizienten in der Reihenfolge der TC-Belegungsinformation angeordnet. Zum Beispiel zeigt PADR5' die Adresse des Matrix-Zerlegungskoeffizienten n00 an, wenn die Matrix-Zerlegungsmusterinformation 5 ist, und wenn die TC-Belegungsinformation "0" ist. Wenn ein Matrix-Zerlegungskoeffizient aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 20 extrahiert wird, kann der Matrix-Zerlegungskoeffizient durch Hinzufügen eines Differenzwertes (TCADR') zur Startadresse (PADR') der spezifizierten Matrix-Zerlegungsmusterinformation zugeordnet werden. Dann wird ein Differenzwert (TCADR') durch Multiplizieren der TC-Belegungsinformation mit "S'" erhalten. Beispielsweise kann "ADR'" durch die folgend genannte Gleichung (2) berechnet werden, wenn die Matrix-Zerlegungsmusterinformation "5" ist, die TC-Belegungsinformation "2" ist und die Adresse des Matrix-Zerlegungskoeffizienten, die gefunden werden soll, "ADR'" ist. ADR' = PADR5' + TCADR' (= 2·S') (2)
  • [Konfiguration des Matrix-Zerlegungsprozessors]
  • 24 ist ein Blockdiagramm, welches eine detaillierte Konfiguration des Matrix-Zerlegungsprozessors in der Dekodiervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 24 gezeigt, umfasst der Matrix-Zerlegungsprozessor 24b der vorliegenden Ausführungsform den (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27, die Matrix- Zerlegungsblöcke 12f und 12g und den Matrix-Zerlegungsbandbegrenzer 13.
  • Der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 ist durch Kombination von fünf Matrix-Zerlegungsblocks 12a bis 12e konstruiert, welche jeweils eine Vielzahl von Dekodiermatrixeinheiten in der ersten Ausführungsform in einem gemeinsamen Block haben. Der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 führt den Matrix-Zerlegungsprozess unter Benutzung der Matrix-Zerlegungskoeffizienten durch, welche von der musterweisen Matrix-Zerlegungskoeffiziententabelle 20 erhalten werden. Insbesondere multipliziert, wie in 24 gezeigt, der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 die Bandsignaldaten des ersten bis fünften Kanals mit den Matrix-Zerlegungskoeffizienten (n00 bis n03, n10 bis n13, n20 bis n23 und n30 bis n33), welche von der musterweisen Matrix-Zerlegungskoeffiziententabelle 20 erhalten werden. Der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 berechnet die Matrix-Zerlegungsbandsignale des ersten bis vierten Kanals ch'.
  • Die Matrix-Zerlegungsblöcke 12f und 12g sind identisch mit den entsprechenden Blöcken, welche in der ersten Ausführungsform gezeigt sind, und sind mit der Matrix-Zerlegungsmusterinformation 6 und 7 entsprechend verbunden.
  • Insbesondere führt der Matrix-Zerlegungsprozessblock 12f den Matrix-Zerlegungsprozess durch, falls die Matrix-Zerlegungsmusterinformation 6 ist. Das heißt, in dem Fall, dass die volle Kanalkonfigurationsinformation 3/2 ist (der erste bis fünfte Kanal entspricht Lch, Rch, Cch, LSch und RSch), und falls die Matrix-Zerlegungsprozedurinformation entweder 0 oder 1 ist, führt der Matrix-Zerlegungsprozessblock 12f den Matrix-Zerlegungsprozess durch. Der Matrix-Zerlegungsblock 12f umfasst Dekodiermatrix einheiten 12f0, 12f1, 12f2, 12f3, 12f4, 12f5, 12f6 und 12f7, welche mit der TC-Belegungsinformation 0 bis 7 entsprechend verbunden sind.
  • Der Matrix-Zerlegungsblock 12g führt den Matrix-Zerlegungsprozess durch, falls die Matrix-Zerlegungsmusterinformation 7 ist. Das heißt, falls die volle Kanalkonfigurationsinformation 3/2 ist (der erste bis fünfte Kanal entspricht Lch, Rch, Cch, LSch und RSch), und falls die Matrix-Zerlegungsprozedurinformation 2 ist, führt der Matrix-Zerlegungsblock 12g den Matrix-Zerlegungsprozess durch. Der Matrix-Zerlegungsblock 12g umfasst Dekodiermatrixeinheiten 12g0, 12g1, 12g2, 12g3, 12g4, 12g5, 12g6 und 12g7, welche mit der TC-Belegungsinformation 0 bis 7 entsprechend verbunden sind.
  • Der Matrix-Zerlegungsbandbegrenzer 13 ist identisch mit demjenigen, der in der ersten Ausführungsform benutzt ist, und begrenzt die Matrix-Zerlegungsbänder von Band 0 bis Band 26 im Bandsignal jedes Kanals, wenn die Fs-Information des Eingangs-Bitstroms, d.h., die Sampling-Frequenz 48 kHz ist.
  • Wie oben beschrieben, führt der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 in dem Matrix-Zerlegungsblock 24b der vorliegenden Ausführungsform, wenn die Nummer der Ausgangskanäle vier oder weniger ist, den Matrix-Zerlegungsprozess durch, und zwar unter Benutzung der Matrix-Zerlegungskoeffizienten, welche von der musterweisen Matrix-Zerlegungskoeffiziententabelle 20 empfangen werden. Weiterhin wird der individuelle Matrix-Zerlegungsblock 12f oder 12g in dem Matrix-Zerlegungsprozessor 24b der vorliegenden Ausführungsform, wenn die Nummer der Ausgangskanäle fünf ist, dazu ausgewählt, den Matrix-Zerlegungsprozess gemäß der Matrix-Zerlegungsprozedurinformation auszuführen. Bei dieser Anordnung kann der Matrix-Zerlegungsprozessor 24b der vorliegenden Ausführungsform die Schaltkreisgröße reduzieren, verglichen mit der ersten Ausführungsform, und kann den Rechenaufwand, verglichen mit der zweiten Ausführungsform, reduzieren.
  • [Betrieb der Dekodiervorrichtung]
  • Der Betrieb der Dekodiervorrichtung der vorliegenden Ausführungsform wird nun im Detail beschrieben.
  • In der Dekodiervorrichtung der vorliegenden Ausführungsform teilt der Stromeingangsabschnitt 1, wie zuvor in Schritt S1 und S2 in 12 gezeigt, wenn der Bitstrom des MPEG-2-Mehrkanalsignals an den Stromeingangsabschnitt 1 (1) eingegeben wird, den Eingangs-Bitstrom in die Hilfsinformation und audiokodierten Daten. Dann liefert der Stromeingangsabschnitt 1 die Hilfsinformation an den Hilfsinformationsanalyseabschnitt 2 (1) und die audiokodierten Daten and Dekodierabschnitt 4 (1). Danach analysiert der Hilfsinformationsanalyseabschnitt 2, wie zuvor in Schritt S3 in 12 gezeigt, die Hilfsinformation, welche von dem Stromeingangsabschnitt 1 eingegeben wird, und liefert das Ergebnis der Analyse an den Dekodiersteuerabschnitt 3 (1) und den Speicherabschnitt 6 (1). Um die Erklärung konkreter zu machen, wird in der Dekodiervorrichtung der vorliegenden Ausführungsform angenommen, dass die Fs-Information 48 Khz und die Kanal-Nummer-Information "5ch" als das Analyseergebnis vom Hilfsinformationsanalyseabschnitt 2 erhalten wurden. Weiterhin wird angenommen, dass die volle Kanalkonfigurationsinformation "3/2 (der erste bis fünfte Kanal entspricht Lch, Rch, Cch, LSch bzw. Rch)" und die Matrix-Zerlegungsprozedurinformation "2" als Analyseergebnis von dem Hilfsinformationsanalyseabschnitt 2 erhalten wurden. Weiterhin wird angenommen, dass TC(0) = 3 und TC(1) = 5 beispielsweise als TC-Belegungsinformationswerte für Band 0 und Band 1 zugeordnet wurden, wie in der ersten Ausführungsform.
  • Dann akquiriert, wie zuvor in Schritt S4 in 12 gezeigt, der Dekodiersteuerabschnitt 3 (1) die Dekodiersteuerinformation durch Absuchen des Parameter-ROM 18, basierend auf der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsprozedurinformation, welche vom Hilfsinformationsanalyseabschnitt 2 geliefert wurden. Insbesondere selektiert der Dekodiersteuerabschnitt 3 die Dekodier-Typ-Nummer "13" aus der Dekodier-Typ-Befehlstabelle 8a, welche in 3 gezeigt ist, gemäß der vollen Kanalkonfigurationsinformation "3/2" und der Matrix-Zerlegungsprozedurinformation "2". Weiterhin erhält der Dekodiersteuerabschnitt 3 die Kanal-Nummer-Information "5ch", die Matrix-Zerlegungsmusterinformation "7" und die Verschachtelungsbefehlsinformation "7" von der Dekodiersteuerinformationsbefehlstabelle 8b, welche in 4 gezeigt ist. Die derart erhaltene Kanal-Nummer-Information "5ch", die Matrix-Zerlegungsmusterinformation "7" und die Verschachtelungsbefehlsinformation "7" werden als Befehle von der Kanal-Nummer-Benachrichtigungseinheit 3c (1) an den Dekodierabschnitt 4 gesendet, an die Matrix-Zerlegungsbefehlseinheit 3a und entsprechend an die Verschachtelungsbefehlseinheit 3d (1).
  • Dann sucht der Dekodiersteuerabschnitt 3 das Parameter-ROM ab und empfängt die Denormalisierungspegelkorrekturwerte für die entsprechenden Ausgangskanäle von der Denormalisierungsbefehlstabelle 10 (21), basierend auf der vollen Kanalkonfigurationsinformation und der Matrix-Zerlegungsprozedurinformation. Das Verfahren des Empfangens der Denormalisierungskorrekturwerte und das Verfahren des Gebens der Befehle an den Dekodierabschnitt 4 sind exakt die gleichen wie jene, welche in der zweite Ausführungsform beschrieben sind, und daher wird die Beschreibung davon nicht wiederholt.
  • Andererseits generiert zuerst der Bandsignalgenerator 4a (1) in den Dekodierabschnitt 4, wie zuvor in Schritt S5 in 12 gezeigt, wenn die audiokodierten Daten vom Stromeingangsabschnitt 1 eingegeben werden, die Bandsignale für fünf Kanäle, d.h., L0 (erster Kanal), R0 (zweiter Kanal), T2 (dritter Kanal), T3 (vierter Kanal) und T4 (fünfter Kanal), aus den eingegebenen audiokodierten Daten. Hier sind die Bandsignale L0, R0, T2, T3 und T4 jeweils aus 32 Teilbändern zusammengesetzt. Die Teilbänder in den entsprechenden Bandsignalen, d.h., L0(0) bis L0(31), R0(0) bis R0(31), T2(0) bis T2(31), T3(0) bis T3(31) und T4(0) bis T4(31), werden in bezüglich ihrer Frequenz aufsteigender Reihenfolge angeordnet. Weiterhin ist der Eingangs-Bitstrom das MPEG-2-Audio-Layer-2-Mehrkanalsignal mit der Sampling-Frequenz von 48 kHz. Dazu werden Bits dem Band 0 bis Band 26 in jedem Kanal zugeordnet (L0(0) bis L0(26), R0(0) bis R0(26), T2(0) bis T2(26), T3(0) bis T3(26) und T4(0) bis T4(26), während Band 27 bis Band 31 in jedem Kanal (L0(27) bis L0(31), R0(27) bis R0(31), T2(27) bis T2(31), T3(27) bis T3(31) und T4(27) bis T4(31) immer gedämpft sind.
  • Dann wendet der Matrix-Zerlegungsprozessor 24b (24), wie zuvor in Schritt S6 in 12 gezeigt, den Matrix-Zerlegungsprozess auf die Bandsignale L0, R0, T2, T3 und T4 auf einer bandweisen Basis an. Durch Durchführen des Matrix-Zerlegungsprozesses werden die fünf Kanalbandsignale L0, R0, T2, T3 und T4, welche im Bitstrom enthalten sind, in Bandsignale für die entsprechenden Ausgangskanäle konvertiert, Lw (erster Kanal), Rw (zweiter Kanal), Cw (dritter Kanal), LSw (vierter Kanal) und RSw (fünfter Kanal). Diese Bandsignale Lw, Rw, Cw, LSw und RSw enthalten jeweils 32 Teilbänder, d.h., (Lw(0) bis Lw(31), Rw(0) bis Rw(31), Cw(0) bis Cw(31), LSw(0) bis LSw(31) bzw. RSw(0) bis RSw(31).
  • Der Ablauf des Matrix-Zerlegungsprozesses wird unter Bezugnahme auf 25 bis 27 detaillierter beschrieben.
  • 25 ist ein Flussdiagramm, welches einen Betrieb des Matrix-Zerlegungsprozessors aus 24 zeigt. 26 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S58 aus 25 zeigt, und 27 ist ein Flussdiagramm, welches einen detaillierten Betrieb in Schritt S59 oder S60 aus 25 zeigt.
  • Wie in 25 gezeigt, durchsucht der Matrix-Zerlegungsprozessor 24b das Parameter-ROM 18, basierend auf der Matrix-Zerlegungsmusterinformation "7", welche von der Matrix-Zerlegungsbefehlseinheit 3a geliefert wird. Der Matrix-Zerlegungsprozessor 24b selektiert aus der Matrix-Zerlegungsmusteradresstabelle 19 (22) den Block, der vom Matrix-Zerlegungsprozess verarbeitet werden soll. Konkret selektiert der Matrix-Zerlegungsprozessor 24b den Matrix-Zerlegungsblock 12g (24), welcher mit der "3/2"-Matrix-Zerlegungsprozedurinformation verbunden ist: "2" (Schritt S53).
  • Dann testet der Matrix-Zerlegungsbandbegrenzer 13 (24), ob die Fs-Information (Sampling-Frequenz) 48 kHz ist oder nicht (Schritt S54). Falls die Fs-Information 48 kHz ist, begrenzt der Matrix-Zerlegungsbandbegrenzer 13 die Matrix-Zerlegungsbänder von Band 0 bis Band 26 (maximale Matrix-Zerlegungsbandanzahl TCMAX = 27 (Schritt S55). Falls die Fs-Information nicht 48 kHz ist, verhängt der Matrix-Zerlegungsbandbegrenzer 13 keine Begrenzung bezüglich der Anzahl der Bänder und setzt dazu TCMRX auf 32 (Schritt S56).
  • Bei der vorliegenden Ausführungsform begrenzt der Matrix-Zerlegungsbandbegrenzer 13 die Matrix-Zerlegungsbänder von Band 0 bis Band 26, weil der Betrieb durch den Fall gekennzeichnet ist, wo das MPEG-2-Mehrkanalsignal eingegeben wird.
  • Dann testet der Matrix-Zerlegungsprozessor 24b, ob die Matrix-Zerlegungsmusterinformation, welche von der Matrix-Zerlegungsbefehlseinheit 3a geliefert wird, "6" ist oder nicht (Schritt S57). Falls die Matrix-Zerlegungsmusterinformation weniger als 6 ist, führt der Matrix-Zerlegungsprozessor 24b den Matrix-Zerlegungsprozess unter Benutzung des (4 × 4)-Mehrzweck-Matrix-Zerlegungsblocks 27 (24) (Schritt S58) durch. Falls die Matrix-Zerlegungsmusterinformation "6" ist, führt der Matrix-Zerlegungsprozessor 24b den Matrix-Zerlegungsprozess unter Benutzung des Matrix-Zerlegungsblocks 12f (13) durch, welcher mit der "3/2-Matrix-Zerlegungsprozedurinformation: 0 bis 1" verbunden ist (Schritt S59). Andererseits führt der Matrix-Zerlegungsprozessor 24b, falls die Matrix-Zerlegungsmusterinformation größer als 6 ist (d.h., 7), den Matrix-Zerlegungsprozess unter Benutzung des Matrix-Zerlegungsblocks 12g (24) durch, welcher mit der "3/2-Matrix-Zerlegungsprozedurinformation: 2" verbunden ist (Schritt S60).
  • Nun wird unter Bezugnahme auf 26 der Ablauf des Matrix-Zerlegungsprozesses detaillierter beschrieben, welcher in dem (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 durchgeführt wird.
  • Wenn der Matrix-Zerlegungsprozessor 24b im obigen Schritt S57 entschieden hat, dass die Matrix-Zerlegungsmusterinformation, welche von der Matrix-Zerlegungsbefehlseinheit 3a geliefert wird, weniger als 6 ist, setzt der (4 × 4)-Mehrzweck-Matrix- Zerlegungsblock 27, wie in 26 gezeigt, den TC-Zählerwert zum Zählen der Bandsignale auf 0, um den Matrix-Zerlegungsprozess in Folge, startend mit dem Bandsignal von Band 0, durchzuführen (Schritt S61). Danach berechnet der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 den Differenzwert "TCADR'" aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 20, und zwar durch Benutzen des Werts der TC-Belegungsinformation, welcher für Band 0 spezifiziert ist (Schritt S62).
  • Dann berechnet der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 die Adresse "ADR'" des Matrix-Zerlegungskoeffizienten, welcher aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 20 (Schritt S63) geladen werden soll. Danach lädt der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 den Matrix-Zerlegungskoeffizienten aus der musterweisen Matrix-Zerlegungskoeffiziententabelle 27, und zwar durch Benutzen der Adresse "ADR'" (Schritt S64).
  • Der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 wendet den Matrix-Zerlegungsprozess auf Band 0 an, unter Benutzung des geladenen Matrix-Zerlegungskoeffizienten (Schritt S65).
  • Dann erhöht der (4 × 4)-Mehrzweck-Matrix-Zerlegungsblock 27 den TC-Zähler um 1 (Schritt S66) und testet, ob der TC-Zählerwert TCMAX erreicht hat (Schritt S67). Wenn der TC-Zählerwert TCMAX erreicht hat, wird der Matrix-Zerlegungsprozess beendet; wenn der TC-Zählerwert TCMAX noch nicht erreicht hat, kehrt der Prozess zu Schritt S62 zurück. Gleichermaßen wird der Matrix-Zerlegungsprozess auf Band 1 bis Band 26 angewendet.
  • Unter Bezugnahme auf 27 wird nun der Ablauf des Matrix-Zerlegungsprozesses detaillierter beschrieben, welcher in den indivuellen Matrix-Zerlegungsblocks 12f und 12g durchgeführt wird. Der Matrix-Zerlegungsprozess ist exakt der gleiche zwischen den Matrix-Zerlegungsblocks 12f und 12g; die folgenden Beschreibungen zeigen den Ablauf, wenn die Matrix-Zerlegungsmusterinformation "7" ist.
  • Wenn der Matrix-Zerlegungsprozessor 24b im obigen Schritt S57 entschieden hat, dass die Matrix-Zerlegungsmusterinformation, welche von der Matrix-Zerlegungsbefehlseinheit 3a geliefert wird, "7" ist, wird der TC-Zählerwert wie in 27 gezeigt zum Zählen der Nummer der Bandsignale auf 0 gesetzt, um den Matrix-Zerlegungsprozess in Folge, startend mit dem Bandsignal von Band 0 (Schritt S68), durchzuführen. Danach wird im Matrix-Zerlegungsblock 12g die geeignete Dekodiermatrixeinheit gemäß dem Wert der TC-Belegungsinformation ausgewählt, die für Band 0 spezifiziert ist (Schritt S69). Der Matrix-Zerlegungsblock 12g Matrix-zerlegt Band 0 unter Benutzung der selektierten Dekodiermatrixzerlegungseinheit (Schritt S70).
  • Dann erhöht der Matrix-Zerlegungsblock 12g den TC-Zählerwert um 1 (Schritt S71) und testet, ob der TC-Zählerwert TCMAX erreicht hat (Schritt S72). Wenn der TC-Zählerwert TCMAX erreicht hat, wird der Matrix-Zerlegungsprozess beendet; wenn der TC-Zählerwert TCMAX noch nicht erreicht hat, kehrt der Prozess zu Schritt S69 zurück.
  • Um es genauer zu beschreiben, selektiert der Matrix-Zerlegungsblock 12g die Dekodiermatrixeinheit 12g3 (24) in Schritt S69, weil "TC(0) = 3" der TC-Belegungsinformation für Band 0 zugeordnet ist. Die Dekodiermatrixeinheit 12g3 Matrix-zerlegt die Bandsignale L0(0), R0(0), T2(0), T3(0) und T4(0) für die entsprechenden Kanäle und berechnet dadurch die Bandsignale Lw(0), Rw(0), Cw(0), LSw(0) und RSw(0) für die entsprechenden Ausgangskanäle.
  • Weiterhin selektiert der Matrix-Zerlegungsblock 12g die Dekodiermatrixeinheit 12g5 in Schritt S69, weil "TC(1) = 5" der TC-Belegungsinformation für Band 1 zugeordnet ist. Die Dekodiermatrixeinheit 12g5 Matrix-zerlegt die Bandsignale L0(1), R0(1), T2(1), T3(1) und T4(1) für die entsprechenden Ausgangskanäle und berechnet dadurch die Bandsignale Lw(1), Rw(1), Cw(1), LSw(1) und RSw(1) für die entsprechenden Ausgangskanäle. Der Matrix-Zerlegungsprozess wird auch auf Band 2 bis Band 26 in gleicher Weise angewandt.
  • Der folgende Denormalisierungsprozess, die Bandsynthese und der Verschachtelungsprozess werden in exakt der gleichen Weise wie hinsichtlich der zweiten Ausführungsform beschrieben durchgeführt, und die Beschreibung davon wird hier nicht wiederholt.
  • Wie oben beschrieben, führt der Matrix-Zerlegungsprozessor 24b in der Dekodiervorrichtung der vorliegenden Ausführungsform den Matrix-Zerlegungsprozess unter Benutzung des individuellen Matrix-Zerlegungsblocks 12f oder 12g nur durch, wenn die volle Kanalkonfigurationsinformation "3/2" ist, und wenn die Matrix-Zerlegungsprozedurinformation eine von 0 bis 2 ist. Wenn die Nummer der Kanäle vier oder weniger ist, führt der Matrix-Zerlegungsprozessor 24b den Matrix-Zerlegungsprozess unter Benutzung des (4 × 4)-Mehrzweck-Matrix-Zerlegungsblocks 27 durch. Weil der Matrix-Zerlegungsblock für die Benutzung geteilt wird, kann die Dekodiervorrichtung der vorliegenden Erfindung die Schaltkreisgröße entsprechend reduzieren, verglichen mit der ersten Ausführungsform. Weiterhin kann nur in dem Falle der Fünf-Kanal-Konfiguration, welche den größten Rechenaufwand erfordert, die Summenproduktkalkulation für Bereiche, in denen der Matrix-Zerlegungskoeffizient 0 ist, ausgelassen werden. Dadurch kann in dieser Ausführungsform der Rechenaufwand, verglichen mit der zweiten Ausführungsform, reduziert werden.
  • Der Betrieb jeder Ausführungsform wurde beschrieben für den Fall, dass das Eingangssignal das MPEG-2-Audio-Layer-2-Mehrkanal-kodierte Signal ist, in welchem die Sampling-Frequenz 48 kHz ist, und die Matrix-Zerlegungsprozedurinformation "2" ist. Weiterhin ist das Eingangssignal in der ersten Ausführungsform in ein Vier-Kanal-Audioausgangssignal dekodiert, und das Eingangssignal ist in der zweiten und dritten Ausführungsform in ein Fünf-Kanal-Audioausgangssignal dekodiert. Dennoch ist das Eingangssignal nicht auf diese bestimmten Signal-Typen beschränkt, und jedes andere Signal kann solange benutzt werden, wie das Eingangssignal durch ein Teilbandkodierverfahren kodiert ist, in welchem das originale Audiosignal in Bänder geteilt ist, und jedes Bandsignal kodiert ist (d.h., ein Verfahren, welches mit dem MPEG-1-Audiokodierverfahren oder MPEG-2-Audio-Mehrkanal-Kodierverfahren korrespondiert, welche in ISO/IEC 11172-3: 1993 oder 13818-3: 1996 Spezifikationen spezifiziert sind).
  • Weil die Dekodierabläufe in der Dekodiervorrichtung in einer der ersten bis dritten Ausführungsformen in einem Computerprogramm implementiert werden können, ist es auch möglich, das Dekodierverfahren der vorliegenden Erfindung auf einem Aufzeichnungsmedium, welches in einem Computer oder einem DSP (Digital Signal Processor) ausführbar ist, vorzusehen. Das hier erwähnte Aufzeichnungsmedium bezieht sich auf eine CD-ROM, DVD (Digital Versatile Disk), magneto-optical Disk, entfernbare Festplatte oder dergleichen. Wenn das Dekodierverfahren in jeder Ausführungsform als ein Computerprogramm implementiert ist, kann die Programmgröße und die (Parameter) ROM-Größe, verglichen mit dem Stand der Technik, reduziert werden.

Claims (26)

  1. Decodiervorrichtung zum Decodieren eines Audobitstroms für ein Maximum von N Kanälen (N ist eine ganze Zahl größer 1), umfassend: einen Stromeingangsabschnitt (1) zum Trennen eines Eingangsbitstroms in Hilfsinformation und codierte Daten, einen Hilfsinformationsanalyseabschnitt (2), um durch Analyse der von dem Stromeingabeabschnitt gelieferten Hilfsinformation zumindest eine Konfigurationsinformation für alle Kanäle zu gewinnen, einen Parameter-ROM-Abschnitt (5, 15, 18), der darin eine Decodiersteuertabelle (8) vorspeichert, die Decodiertypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle klassifiziert sind, einen Decodiersteuerabschnitt (3), um eine Decodiertypnummer aus der Decodiersteuertabelle auf Grundlage der von dem Hilfsinformationsanalyseabschnitt bereitgestellten Konfigurationsinformation für alle Kanäle auszuwählen und auf Grundlage der ausgewählten Typnummer eine Decodiersteuerung auszuführen, und einen Decodierabschnitt (4), um gemäß einem Befehl des Decodiersteuerabschnitts Audioausgangsdaten zu erzeugen.
  2. Decodiervorrichtung nach Anspruch 1 zum Decodieren eines Bitstroms durch Ausführen einer Bandsynthese bei bis zu einem Maximum von N Kanälen (N ist eine ganze Zahl größer 1), wobei der Decodierabschnitt umfasst: einen Bandsignalgenerator (4a) zum Erzeugen eines Bandsignals durch Anwenden einer inversen Quantisierung auf die codierten Daten, einen Bandsyntheseeinrichtung (4d) zum Erzeugen von PCM-Daten für jeden Ausgangskanal durch Anwenden der Bandsynthese auf das Bandsignal, und einen Verschachtelungseinrichtung (4e) zum Durchführen eines Verschachtelungsprozesses, wodurch die einer Bandsynthese unterzogenen und decodierten PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorab geschriebenen Sequenz umgeordnet werden, wodurch die Audioausgangsdaten erzeugt werden.
  3. Decodiervorrichtung zum Decodieren eines Bitstroms, der gemäß einer MPEG-1-Audiospezifizierung und einer MPEG-2-Audiospezifizierung aufgebaut ist und mittels einer Bandsynthese bei bis zu einem Maximum von N-Kanälen (N ist eine ganze Zahl größer als 1) decodierbar ist, umfassend: einen Stromeingangsabschnitt (1), um einen Eingangsdatenstrom in Hilfsinformation und codierte Audiodaten zu trennen, einen Hilfsinformationsanalyseabschnitt (2), um die von dem Stromeingangsabschnitt bereitgestellte Hilfsinformation zu analysieren und mindestens FS-Informationen, die Indikativ für eine Abtastfrequenz ist, eine Konfigurationsinformation für alle Kanäle und eine Information für eine Matrixzerlegungsprozedur zu gewinnen, einen Parameter-ROM-Abschnitt, der hierin eine Decodiersteuertabelle (8) vorspeichert (5, 15, 48), die Decodiertypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation klassifiziert sind, einen Decodiersteuerabschnitt (3), um eine Decodiertypnummer aus der Decodiersteuertabelle auf Grundlage der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation auszuwählen, welche von dem Hilfsinformationsanalyseabschnitt bereitgestellt werden, und um eine Decodiersteuerung auf Grundlage der ausgewählten Typnummer durchzuführen, einen Decodierabschnitt (4), der einen Bandsignalgenerator (4a) umfasst, um ein Bandsignal durch Anwenden einer inversen Quantisierung auf die codierten Audiodaten zu erzeugen, einen Matrixzerlegungs-Prozessor (4b, 14b, 24b), um einen Matrixzerlegungs-Prozess auf das Bandsignal anzuwenden und dadurch das Bandsignal in ein Bandsignal für jeden Ausgangskanal umzuwandeln, eine Bandsyntheseeinrichtung (4d), um PCM-Daten für jeden Ausgangskanal durch Anwenden der Bandsynthese auf das von dem Matrixzerlegungs-Prozessor gelieferte Bandsignal zu erzeugen, und eine Verschachtelungseinrichtung (4e) zum Durchführen eines Verschachtelungsprozesses, wodurch die eine Bandsynthese unterzogenen und decodierten PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorbeschriebenen Abfolge umgeordnet werden, wodurch Audioausgangsdaten erzeugt werden, wobei der Decodierabschnitt die Ausgangsdaten gemäß eines Befehls des Decodiersteuerabschnittes erzeugt, und einen Speicherabschnitt (6) zum Speichern zumindest der PCM-Daten, die von der Bandsyntheseeinrichtung ausgegeben werden.
  4. Decodiervorrichtung nach Anspruch 3, wobei der Hilfsinformationsanalyseabschnitt umfasst: eine MPEG-1-Kopfzeilenanalyseeinrichtung (2a) zur Analyse von Kopfzeileninformation, die gemäß der MPEG-1-Audiospezifizierung definiert ist, wodurch zumindest die FS In formation extrahiert wird und bestimmt wird, ob eine Frontausgangskanalkonfigurierung monaural (ein Kanal) oder stereo (zwei Kanäle) ist, eine MC-Kopfzeilenanalyseeeinrichtung (2b) zur Analyse von Kopfzeileninformation, die gemäß der MPEG-2-Audiospezifizierung definiert ist, wodurch zumindest die Matrixzerlegungs-Information extrahiert wird und das Vorliegen oder das Fehlen eines Front-Mittenkanals und auch eine Hintergrundkanalkonfigurierung oder das Vorliegen oder das Fehlen von zweiten Stereokanälen bestimmt wird, und um die Konfigurierungsinformation für alle Kanäle durch Kombination des Ergebnisses der Analyse mit der Information der Frontkanalkonfigurierung, die durch die MPEG-1-Kopfzeilenanalyseeinrichtung gewonnen wurde, zu erzeugen, und eine Kopfzeileninformations-Kompatibilitätskorrektur-Einrichtung (2c), um die Konfigurationsinformation für alle Kanäle und die Matrixzerlegungs-Prozedur-Information durch Bestimmung der Anzahl an Frontkanälen aus der MPEG-1-Audiospezifizierung, die in der Kopfzeileninformation definiert ist, zu erzeugen, und anzunehmen, dass der Frontmittenkanal und die Hintergrundkanäle oder zweiten Stereokanäle nicht existieren, wenn der Bitstrom, der gemäß der MPEG-1-Audiospezifizierung aufgebaut ist, decodiert wird.
  5. Decodiervorrichtung nach Anspruch 3 oder 4, wobei die Decordiersteuertabelle umfasst: eine Decodiertypbefehlstabelle (8a), die die Decodiertypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation klassifiziert sind, und eine Decodiersteuerinformationsbefehlstabelle (8b), die eine Decodiersteuerinformation wiedergibt, die aus einer Kom bination mehrerer Teile einer Decodierbefehlsinformation für jede der Decodiertypnummern besteht.
  6. Decodiervorrichtung nach einem der Ansprüche 3 bis 5, wobei der Matrixzerlegungsprozessor einen Matrixzerlegungsbandbegrenzer (13) umfasst, um die Anzahl an Bändern, bei denen eine Matrixzerlegung erfolgen muss, in dem Bandsignal auf Basis der FS-Information, die von dem Hilfsinformationsanalyseabschnitt geliefert wird, zu begrenzen.
  7. Decodiervorrichtung nach einem der Ansprüche 3 bis 6, wobei die Decodiersteuertabelle eine Kanalanzahlinformation enthält, um die Anzahl an Ausgangskanälen anzugeben, die durch die Bandsynthese auf Grundlage der Konfigurationsinformation für alle Kanäle zu erzeugen sind, und der Decodiersteuerabschnitt eine Kanalanzahlübertragungseinheit (3c) zum Übertragen der Kanalanzahlinformation, die aus der Decodiersteuertabelle gewonnen wird, auf den Decodierabschnitt umfasst.
  8. Decodiervorrichtung nach einem der Ansprüche 3 bis 7, wobei der Decodiersteuerabschnitt eine Matrixzerlegungsbefehlseinheit (3a) umfasst, die einen Befehl für den Matrixzerlegungsprozess auf Grundlage der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation gibt, die von dem Hilfsinformationsanalyseabschnitt geliefert werden, und durch Verwendung eines Werts, der aus der Decodiersteuertabelle in dem Parameter-ROM aberufen wird.
  9. Decodiervorrichtung nach Anspruch 8, wobei die Decodiersteuertabelle eine Matrixzerlegungsmusterinformation enthält, die ein Matrixzerlegungsmuster angibt, der Matrixzerlegungsprozessor einzelne Matrixzerlegungsblocks (12a, --, 12g) umfasst, die jeweils in entsprechender Beziehung zu der Matrixzerlegungsmusterinformation bereitgestellt werden, und das Parameter-ROM eine Matrixzerlegungsmusteradresstabelle (9) vorspeichert, die eine Entsprechung zwischen der Matrixzerlegungsmusterinformation und den Matrixzerlegungsblocks definiert, die in dem Matrixzerlegungsprozessor enthalten sind.
  10. Decodiervorrichtung nach Anspruch 8, wobei der Matrixzerlegungsprozessor (14b) einen Mehrzweckmatrixzerlegungsblock (17) umfasst, der den Matrixzerlegungsprozess durch Änderung eines Matrixzerlegungskoeffizienten gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation durchführt, die Decodiersteuertabelle eine Matrixzerlegungsmusterinformation enthält, die ein Matrixzerlegungsmuster angibt, und das Parameter-ROM eine musterweise Matrixzerlegungskoeffiziententabelle (16) vorspeichert, die eine Korrespondenz zwischen dem Matrixzerlegungskoeffizienten und der Matrixzerlegungsmusterinformation definiert.
  11. Decodiervorrichtung nach Anspruch 8, wobei der Matrixzerlegungsprozessor (24b) einen Mehrzweckmatrixzerlegungsblock (27), der den Matrixzerlegungsprozess durch Änderung eines Matrixzerlegungskoeffizienten gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation durchführt, und mindestens einen Matrixzerlegungsblock (12f, 12g) umfasst, der mit einem vorab bestimmten Kanal korrespondiert, die Decodiersteuertabelle eine Matrixzerlegungsmusterinformation enthält, die ein Matrixzerlegungsmuster angibt, und das Parameter-ROM (18) eine Matrixzerlegungsmusteradresstabelle (19), die eine Korrespondenz zwischen der Matrixzerlegungsmusterinformation, dem Mehrzweckmatrixzerlegungsblock und dem mindestens einen Matrixzerlegungsblock definiert, und eine musterweise Matrixzerlegungskoeffiziententabelle (20) vorspeichert, die eine Korrespondenz zwischen dem Matrixzerlegungskoeffizienten und der Matrixzerlegungsmusterinformation definiert.
  12. Decodiervorrichtung nach Anspruch 11, wobei der Matrixzerlegungsprozessor einen Mehrzweckmatrixzerlegungsblock umfasst, der den Matrixzerlegungskoeffizienten in Fällen ändert, in denen die Anzahl an Ausgangskanälen, die durch die Bandsynthese zu erzeugen sind, zwischen 1 und M (M ist eine ganze Zahl kleiner als N) liegt, und einen Matrixzerlegungsblock enthält, der in Fällen bereitgestellt wird, in denen die Anzahl an Ausgangskanälen, die durch die Bandsynthese zu erzeugen sind, gleich oder größer als (M + 1) ist, und das Parameter-ROM eine musterweise Matrixzerlegungskoeffiziententabelle vorspeichert, die eine Korrespondenz zwischen dem Mehrzweckmatrixzerlegungsblock und der Matrixzerlegungsmusterinformation, die mit den 1 bis M Ausgangskanälen korrespondiert, definiert.
  13. Decodiervorrichtung nach einem der Ansprüche 3 bis 12, wobei die Decodiersteuertabelle eine Verschachtelungsbefehlsinformation zur Angabe eines Verschachtelungsmusters auf Basis der Konfigurationsinformation für alle Kanäle enthält, und der Decodiersteuerabschnitt eine Verschachtelungsbefehlseinheit (3d) zur Angabe der Verschachtelungsbefehlsinformation, die aus der Decodiersteuertabelle gewonnen wird, für den Decodierabschnitt umfasst.
  14. Decodiervorrichtung nach Anspruch 13, wobei die Verschachtelungsbefehlsinformation eine Information ist, die durch Verwendung einer Zahl das Verschachtelungsmuster angibt, das gemäß der Konfigurationsinformation für alle Kanäle vorab zugewiesen wird, das Parameter-ROM eine Verschachtelungsmustertabelle (11) vorspeichert, die eine Korrespondenz zwischen der Zahl des Verschachtelungsmusters und der PCM-Ortsinformation definiert, die eine codierte Wiedergabe der Startadresse der PCM-Daten ist, die in dem Speicherabschnitt gespeichert sind.
  15. Decodiervorrichtung nach einem der Ansprüche 3 bis 14, wobei der Decodierabschnitt einen Dämpfungsdatenerzeuger (4h) umfasst, der Dämpfungs-PCM-Daten in den Speicherabschnitt schreibt, wenn die Kanalnummerninformation, die von dem Decodiersteuerabschnitt geliefert wird, (N – 1) oder weniger Kanäle anzeigt.
  16. Decodiervorrichtung nach einem der Ansprüche 3 bis 15, wobei das Parameter-ROM eine Denormalisierungsbefehlstabelle (10) vorspeichert, um Befehlsdaten für einen Denormalisierungsprozess gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation anzugeben, die von dem Hilfsinformationsanalyseabschnitt geliefert werden, der Decodiersteuerabschnitt eine Denormalisierungsbefehlseinheit (3b) umfasst, die einen Befehl für den Denormalisierungsprozess auf Grundlage der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation, welche von dem Hilfsinformationsanalyseabschnitt geliefert werden, und durch Verwendung eines Wertes angibt, der aus der De normalisierungsbefehlstabelle in dem Parameter-ROM bezogen wird, und die Decodiereinheit einen Denormalisierungsprozessor (4c) umfasst, der den Denormalisierungsprozess gemäß dem Befehl von dem Decodiersteuerabschnitt ausführt.
  17. Decodiervorrichtung nach Anspruch 16, wobei die Denormalisierungsbefehlstabelle umfasst: eine Denormalisierungstypbefehlstabelle (10a), die Denormalisierungstypnummern wiedergibt, die gemäß der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation klassifiziert sind, eine Denormalisierungszuordnungstabelle (10b), die Beziehungen zwischen den Denormalisierungstypnummern und Denormalisierungskorrekturwertdatennummern für jeden Ausgangskanal zeigt, und eine Denormalisierungsnieveaukorrekturwerttabelle (10c) zum Umwandeln der Denormalisierungskorrekturwertdatennummern in Klangniveaudaten, die bei der Denormalisierung verwendet werden.
  18. Decodiervorrichtung nach Anspruch 16 oder 17, des Weiteren umfassend: ein Kanalbalancesetzinterface (7), über das eine Klangniveauinformation für jeden Ausgangskanal von außen zur Bereitstellung für den Decodierabschnitt geliefert wird, und wobei: der Decodierabschnitt einen Klangniveaumwandler (4f) umfasst, der die von dem Kanalbalanceeinstellinterface gelieferte Klangniveauinformation in Klangniveaudaten für jeden Ausgangskanal umsetzt, und einen klassifizierenden Klangniveauvervielfacher (4g) umfasst, der die von der Denormalisierungsbefehlseinheit gelieferten Befehlsdaten durch die Klangnieveaudaten, die von dem Klangniveauumsetzer für jeden Ausgangs kanal geliefert werden, vervielfacht, wenn die Kanalnummerninformation von dem Decodiersteuerabschnitt N angibt, und der Verschachtelungsprozessor eine klassifizierende, verschachtelnde Klangniveaueinstelleinrichtung umfasst, die die PCM-Daten eines jeden Ausgangskanals durch die von dem Klangniveauumsetzer gelieferten Klangniveaudaten vervielfacht, wenn die Kanalanzahlinformationen des Decodiersteuerabschnitts (N – 1) oder weniger Kanäle angibt.
  19. Decodierverfahren zur Verwendung bei einer Decodiervorrichtung zum Decodieren eines Audiobitstroms für ein Maximum von N Kanälen (N ist eine ganze Zahl größer als 1), umfassend: einen Trennschritt zum Trennen eines Eingangsbitstroms in Hilfsinformation und codierte Daten, einen Hilfsinformationsanalyseschritt, um zumindest eine Konfigurationsinformation für alle Kanäle durch Analyse der in dem Tremnschritt getrennten Hilfsinformation zu gewinnen, einen Auswahlschritt, um eine Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Basis der Konfigurationsinformation für alle Kanäle auszuwählen, die in dem Hilfsinformationsanalyseschritt gewonnen wurde, und einen Erzeugungsschritt, um Ausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der Typnummer zu erzeugen, die in dem Auswahlschritt ausgewählt wurde.
  20. Decodierverfahren nach Anspruch 19 zur Verwendung in einer Decodiervorrichtung zum Decodieren eines Datenstroms durch Ausführen einer Bandsynthese bei bis zu einem Maximum von N Kanälen (N ist eine ganze Zahl größer als 1), wobei der Erzeugungsschritt umfasst: einen Bandsignalerzeugungsschritt, um ein Bandsignal durch Anwenden einer inversen Quantifizierung auf die codierten Daten zu erzeugen, einen Bandsyntheseschritt zur Erzeugung von PCM-Daten für jeden Ausgangskanal durch Anwenden einer Bandsynthese auf das Bandsignal, das in dem Bandsignalerzeugungsschritt erzeugt wurde, und einen Verschachtelungsschritt zum Durchführen eines Verschachtelungsprozesses, wodurch die PCM-Daten, die für jeden Ausgangskanal in dem Bandsyntheseschritt gewonnen wurden, abtastungsweise in einer vorgeschriebenen Abfolge umgeordnet werden.
  21. Decodierverfahren zur Verwendung in einer Decodiervorrichtung zum Decodieren eines Bitstroms, der gemäß einer MPEG-1-Audiospezifizierung und einer MPEG-2-Audiospezifizierung aufgebaut ist und durch eine Bandsynthese für ein Maximum von N-Kanälen (N ist eine ganze Zahl größer als 1) decodierbar ist, umfassend: einen Trennschritt zum Trennen eines Eingangsbitstroms in Hilfsinformation und codierte Audiodaten, einen Hilfsinformationsanalyseschritt zur Analyse der Hilfsinformation, die in dem Trennschritt abgetrennt wurde, und zum Gewinnen von zumindest FS-Information, die indikativ ist für eine Abtastfrequenz, von Konfigurationsinformation für alle Kanäle und von Matrixzerlegungsprozedurinformation, einen Auswahlschritt zum Auswählen einer Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Basis der Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation, welche in dem Hilfsinformationsanalyseschritt gewonnen wurden, und einen Erzeugungsschritt zur Erzeugung von Audioausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der Typnummer, die in dem Auswahlschritt ausgewählt wurde.
  22. Decodierverfahren zur Verwendung in einer Decodiervorrichtung nach Anspruch 21, wobei der Erzeugungsschritt umfasst: einen Bandsignalerzeugungsschritt zur Erzeugung eines Bandsignals durch Anwendung einer inversen Quantifizierung auf die codierten Audiodaten, einen Matrixzerlegungsschritt zur Anwendung eines Matrixzerlegungsprozesses auf das Bandsignal, das in dem Bandsignalerzeugungsschritt erzeugt wurde, wodurch das Bandsignal in ein Bandsignal für jeden Ausgangskanal umgewandelt wird, einen Bandsyntheseschritt zur Erzeugung von PCM-Daten für jeden Ausgangskanal durch Anwendung der Bandsynthese auf das Bandsignal, das für jeden Ausgangskanal in dem Matrixzerlegungsschritt erzeugt wurde, und einen Verschachtelungsschritt zur Durchführung eines Verschachtelungsprozesses, wodurch die PCM-Daten, die für jeden Ausgangskanal in dem Bandsyntheseschritt erzeugt wurden, Abtastung für Abtastung in einer vorab festgelegten Abfolge umgeordnet werden.
  23. Aufzeichnungsmedium mit einem darauf aufgezeichneten Computerprogrammcode, der zur Durchführung von Decodierschritten ausgelegt ist, um einen Audiobitstrom für ein Maximum an N Kanälen (N ist eine ganze Zahl größer als 1) zu decodieren, wobei die Decodierschritte folgende Schritte umfassen: Trennen des Bitstroms in Hilfsinformation und codierte Daten, wenn der Bitstrom eingegeben wird, Anfordern zumindest von Konfigurationsinformation für alle Kanäle durch Analyse der abgetrennten Hilfsinformation, Auswählen einer Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Basis der angeforderten Konfigurationsinformation für alle Kanäle, und Erzeugen von Ausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der ausgewählten Typnummer.
  24. Aufzeichnungsmedium mit darauf aufgezeichneten Decodierschritten gemäß Anspruch 23 zum Decodieren eines Bitstroms durch eine Bandsynthese für bis zu einem Maximum von N Kanälen (N ist eine ganze Zahl größer 1), wobei die Decodierschritte eine zusätzliche Funktion bereitstellen, durch die, wenn die Ausgangsdaten erzeugt werden, ein Bandsignal durch Anwenden einer inversen Quantifizierung auf die codierten Daten erzeugt wird, PCM-Daten für jeden Ausgangskanal durch Anwenden einer Bandsynthese auf das Bandsignal erzeugt werden, und ein Verschachtelungsprozess durchgeführt wird, wodurch die PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorab festgelegten Abfolge umgeordnet werden.
  25. Aufzeichnungsmedium mit einem darauf aufgezeichneten Computerprogrammcode, der ausgelegt ist, Decodierschritte durchzuführen, um einen Bitstrom zu decodieren, der gemäß einer MPEG-1-Audiospezifizierung und einer MPEG-2-Audiospezifizierung aufgebaut ist und durch eine Bandsynthese für ein Maximum von N-Kanälen (N ist eine ganze Zahl größer als 1) decodierbar ist, wobei die Decodierschritte folgende Schritte umfassen: Trennen des Bitstroms in Hilfsinformation und codierte Audiodaten, wenn der Bitstrom eingegeben wird, Anfordern zumindest von FS-Information, die indikativ für eine Abtastfrequenz ist, von Konfigurationsinformation für al le Kanäle und von Matrixzerlegungsprozedurinformation durch Analyse der abgetrennten Hilfsinformation, Auswählen einer Decodiertypnummer aus einer Decodiersteuertabelle in einem Parameter-ROM auf Grundlage der angeforderten Konfigurationsinformation für alle Kanäle und der Matrixzerlegungsprozedurinformation, und Erzeugen von Audioausgangsdaten durch Ausführen einer Decodiersteuerung auf Grundlage der ausgewählten Typnummer.
  26. Aufzeichnungsmedium mit darauf aufgezeichneten Decodierschritten nach Anspruch 25, wobei die Decodierschritte eine zusätzliche Funktion aufweisen, durch die, wenn die Audioausgangsdaten erzeugt werden, ein Bandsignal durch Anwendung einer inversen Quantifizierung auf codierte Audiodaten erzeugt wird, das Bandsignal einer Matrixzerlegung unterzogen wird und hierdurch in ein Bandsignal für jeden Ausgangskanal umgesetzt wird, PCM-Daten für jeden Ausgangskanal durch Anwenden der Bandsynthese auf das Bandsignal für jeden Ausgangskanal erzeugt werden und ein Verschachtelungsprozess durchgeführt wird, wodurch die PCM-Daten für jeden Ausgangskanal Abtastung für Abtastung in einer vorab festgelegten Abfolge umgeordnet werden.
DE69934454T 1998-05-13 1999-05-11 Digitalaudiosignaldekodierungsvorrichtung und -verfahren und Aufzeichnungsträger zum Speichern der Dekodierungsstufen Expired - Lifetime DE69934454T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15062098 1998-05-13
JP10150620A JPH11330980A (ja) 1998-05-13 1998-05-13 復号装置及びその復号方法、並びにその復号の手順を記録した記録媒体

Publications (2)

Publication Number Publication Date
DE69934454D1 DE69934454D1 (de) 2007-02-01
DE69934454T2 true DE69934454T2 (de) 2007-10-04

Family

ID=15500856

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934454T Expired - Lifetime DE69934454T2 (de) 1998-05-13 1999-05-11 Digitalaudiosignaldekodierungsvorrichtung und -verfahren und Aufzeichnungsträger zum Speichern der Dekodierungsstufen

Country Status (3)

Country Link
EP (1) EP0957639B1 (de)
JP (1) JPH11330980A (de)
DE (1) DE69934454T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004043521A1 (de) 2004-09-08 2006-03-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Erzeugen eines Multikanalsignals oder eines Parameterdatensatzes
JP5461835B2 (ja) 2005-05-26 2014-04-02 エルジー エレクトロニクス インコーポレイティド オーディオ信号の符号化／復号化方法及び符号化／復号化装置
US8082157B2 (en) 2005-06-30 2011-12-20 Lg Electronics Inc. Apparatus for encoding and decoding audio signal and method thereof
KR20070003594A (ko) * 2005-06-30 2007-01-05 엘지전자 주식회사 멀티채널 오디오 신호에서 클리핑된 신호의 복원방법
WO2007004829A2 (en) 2005-06-30 2007-01-11 Lg Electronics Inc. Apparatus for encoding and decoding audio signal and method thereof
US8214221B2 (en) 2005-06-30 2012-07-03 Lg Electronics Inc. Method and apparatus for decoding an audio signal and identifying information included in the audio signal
TWI412021B (zh) * 2005-06-30 2013-10-11 Lg Electronics Inc 音頻訊號之解碼方法
KR101492826B1 (ko) * 2005-07-14 2015-02-13 코닌클리케 필립스 엔.브이. 다수의 출력 오디오 채널들을 생성하기 위한 장치 및 방법과, 그 장치를 포함하는 수신기 및 오디오 재생 디바이스, 데이터 스트림 수신 방법, 및 컴퓨터 판독가능 기록매체
US8626503B2 (en) 2005-07-14 2014-01-07 Erik Gosuinus Petrus Schuijers Audio encoding and decoding
US8577483B2 (en) 2005-08-30 2013-11-05 Lg Electronics, Inc. Method for decoding an audio signal
US7788107B2 (en) 2005-08-30 2010-08-31 Lg Electronics Inc. Method for decoding an audio signal
WO2007027055A1 (en) * 2005-08-30 2007-03-08 Lg Electronics Inc. A method for decoding an audio signal
WO2007055463A1 (en) 2005-08-30 2007-05-18 Lg Electronics Inc. Apparatus for encoding and decoding audio signal and method thereof
KR20080049735A (ko) 2005-08-30 2008-06-04 엘지전자 주식회사 오디오 신호의 디코딩 방법 및 장치
KR100857120B1 (ko) 2005-10-05 2008-09-05 엘지전자 주식회사 신호 처리 방법 및 이의 장치, 그리고 인코딩 및 디코딩방법 및 이의 장치
WO2007040361A1 (en) 2005-10-05 2007-04-12 Lg Electronics Inc. Method and apparatus for signal processing and encoding and decoding method, and apparatus therefor
US7696907B2 (en) 2005-10-05 2010-04-13 Lg Electronics Inc. Method and apparatus for signal processing and encoding and decoding method, and apparatus therefor
US7672379B2 (en) 2005-10-05 2010-03-02 Lg Electronics Inc. Audio signal processing, encoding, and decoding
US7751485B2 (en) 2005-10-05 2010-07-06 Lg Electronics Inc. Signal processing using pilot based coding
US7646319B2 (en) 2005-10-05 2010-01-12 Lg Electronics Inc. Method and apparatus for signal processing and encoding and decoding method, and apparatus therefor
US8068569B2 (en) 2005-10-05 2011-11-29 Lg Electronics, Inc. Method and apparatus for signal processing and encoding and decoding
US7742913B2 (en) 2005-10-24 2010-06-22 Lg Electronics Inc. Removing time delays in signal paths
JP4618799B2 (ja) * 2005-10-25 2011-01-26 キヤノン株式会社 動画記録装置
US7936933B2 (en) 2005-11-18 2011-05-03 Microsoft Corporation Accelerating video data decoding
JP2007310087A (ja) * 2006-05-17 2007-11-29 Mitsubishi Electric Corp 音声符号化装置及び音声復号装置
TWM487509U (zh) 2013-06-19 2014-10-01 杜比實驗室特許公司 音訊處理設備及電子裝置
US10095468B2 (en) 2013-09-12 2018-10-09 Dolby Laboratories Licensing Corporation Dynamic range control for a wide variety of playback environments

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642437A (en) * 1992-02-22 1997-06-24 Texas Instruments Incorporated System decoder circuit with temporary bit storage and method of operation
KR950024195A (ko) * 1994-01-14 1995-08-21 이헌조 합성서브밴드 필터
KR0175732B1 (ko) * 1995-08-09 1999-04-01 조백제 다채널 오디오 디코더의 역정규화장치 및 그의 역정규화방법

Also Published As

Publication number Publication date
EP0957639A2 (de) 1999-11-17
DE69934454D1 (de) 2007-02-01
EP0957639B1 (de) 2006-12-20
JPH11330980A (ja) 1999-11-30
EP0957639A3 (de) 2000-07-26

Similar Documents

Publication Publication Date Title
DE69934454T2 (de) Digitalaudiosignaldekodierungsvorrichtung und -verfahren und Aufzeichnungsträger zum Speichern der Dekodierungsstufen
DE60006953T2 (de) Matrizierung für die verlustfreie kodierung und dekodierung von mehrkanaligen audiosignalen
EP0667063B2 (de) Verfahren zur übertragung und/oder speicherung digitaler signale mehrerer kanäle
DE60208426T2 (de) Vorrichtung zur signalkodierung, signaldekodierung und system zum verteilen von audiodaten
DE60002483T2 (de) Skalierbares kodierungsverfahren für hochqualitätsaudio
DE602005006385T2 (de) Vorrichtung und verfahren zum konstruieren eines mehrkanaligen ausgangssignals oder zum erzeugen eines downmix-signals
EP1687809B1 (de) Vorrichtung und verfahren zur wiederherstellung eines multikanal-audiosignals und zum erzeugen eines parameterdatensatzes hierfür
DE69827775T2 (de) Tonkanalsmischung
DE602004005846T2 (de) Audiosignalgenerierung
DE60307252T2 (de) Einrichtungen, verfahren und programme zur kodierung und dekodierung
DE602004008613T2 (de) Treueoptimierte kodierung mit variabler rahmenlänge
DE69432538T2 (de) Digitales Signalkodierungsgerät, dazugehöriges Dekodiergerät und Aufzeichnungsträger
DE102004046746B4 (de) Verfahren zum Synchronisieren von Zusatzdaten und Basisdaten
DE69533500T2 (de) Verfahren und vorrichtung zum kodieren und dekodieren von nachrichten
WO2006027138A1 (de) Erzeugung eines codierten multikanalsignals und decodierung eines codierten multikanalsignals
DE60038535T2 (de) Verfahren und vorrichtung, speicherverfahren und - vorrichtung zur informationsbeschaffung und verarbeitung
DE102005014477A1 (de) Vorrichtung und Verfahren zum Erzeugen eines Datenstroms und zum Erzeugen einer Multikanal-Darstellung
WO1993019542A2 (de) Verfahren zum übertragen oder speichern digitalisierter, mehrkanaliger tonsignale
DE4313175A1 (de) Verfahren und Vorrichtung zur Aufzeichnung von Audiosignalen in einen Halbleiterspeicher
DE19705751B4 (de) Verfahren und Gerät zur Übertragung eines Signals
DE4222623A1 (de) Übertragung und Speicherung von mehrkanaligen Tonsignalen bei Anwendung von bitratenreduzierenden Codierverfahren
DE60024729T2 (de) System und verfahren zum effizienten antialiasing im zeitbereich (tdac)
DE102007029381A1 (de) Digitalsignal-Verarbeitungsvorrichtung, Digitalsignal-Verarbeitungsverfahren, Digitalsignal-Verarbeitungsprogramm, Digitalsignal-Wiedergabevorrichtung und Digitalsignal-Wiedergabeverfahren
WO2011009650A1 (de) Vorrichtung und verfahren zur optimierung stereophoner oder pseudostereophoner audiosignale
DE19825779A1 (de) Verfahren und Vorrichtung zur automatischen Kompensierung der Klangfarbe

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Representative=s name: JUNG, SCHIRDEWAHN, GRUENBERG, SCHNEIDER PATENTANWAELTE

8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, 80538 MUENCHE

8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP