DE69934020T2 - PLL-CIRCUIT AND RADIO COMMUNICATION TRANSMITTER WITH A PHASE RULE LOOP - Google Patents

PLL-CIRCUIT AND RADIO COMMUNICATION TRANSMITTER WITH A PHASE RULE LOOP Download PDF

Info

Publication number
DE69934020T2
DE69934020T2 DE69934020T DE69934020T DE69934020T2 DE 69934020 T2 DE69934020 T2 DE 69934020T2 DE 69934020 T DE69934020 T DE 69934020T DE 69934020 T DE69934020 T DE 69934020T DE 69934020 T2 DE69934020 T2 DE 69934020T2
Authority
DE
Germany
Prior art keywords
output
input
signal
circuit
phase comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69934020T
Other languages
German (de)
Other versions
DE69934020D1 (en
Inventor
Central Research Laboratory Taizo Kokubunji-shi YAMAWAKI
Semiconductor & Integrated Takefumi 5-chome Kodaira-shi ENDO
Semiconductor & Integrated Kazuo 5-chome Kodaira-shi WATANABE
Semiconductor & Integrated Kazuaki 5-chome Kodaira-shi HORI
TTP Communications Limited Julian Royston HILDERSLEY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TTPCom Ltd
Renesas Electronics Corp
Original Assignee
TTP Communications Ltd
TTPCom Ltd
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TTP Communications Ltd, TTPCom Ltd, Renesas Technology Corp filed Critical TTP Communications Ltd
Application granted granted Critical
Publication of DE69934020D1 publication Critical patent/DE69934020D1/en
Publication of DE69934020T2 publication Critical patent/DE69934020T2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Description

TECHNISCHES GEBIETTECHNICAL TERRITORY

Die Erfindung betrifft eine Technik, die auf effektive Weise bei einer PLL-Schaltung anwendbar ist, die in mehreren Betriebsfrequenzbändern ein ZF(Zwischenfrequenz)-Signal in ein HF(Hochfrequenz)-Signal wandelt, sowie ein Funkkommunikations-Endgerät unter Verwendung dieser PLL-Schaltung.The The invention relates to a technique that is effective in a PLL circuit applicable is that in several operating frequency bands an IF (intermediate frequency) signal into an RF (radio frequency) signal, and a radio communication terminal Use of this PLL circuit.

HINTERGRUNDBILDENDE TECHNIKBACKGROUND BUILDING TECHNOLOGY

Die Erfinder der vorliegenden Sache haben die folgenden Forschungsprojekte und Untersuchungen ausgeführt. Genauer gesagt, existiert derzeit eine sehr große Anzahl von Funkkommunikationssystemen in der Welt. Aus diesem Grund wurde ein Endgerät erforderlich, das für mehrere Systeme verwendbar ist. Beispielsweise existieren GSM (Global System for Mobile communications) und DCS 1800 (Digital Cellular system 1800). Diese Systeme verfügen über ähnliche Modulationssysteme, wobei jedoch ihre Betriebsfrequenzbänder verschieden sind.The Inventors of the present case have the following research projects and investigations carried out. More specifically, there are currently a very large number of radio communication systems in the world. For this reason, a terminal was required for several Systems is usable. For example, GSM (Global System for Mobile communications) and DCS 1800 (Digital Cellular System 1800). These systems have similar ones Modulation systems, but their operating frequency bands different are.

Eine PLL-Schaltung ist in "Phase lock Techniques" (ISBN 0-471-04294-3), Abschnitt 10.3, veröffentlicht von John Wiley & Sons Company, beschrieben. Die PLL-Schaltung wandelt in einem Betriebsfrequenzband ein ZF-Signal in ein HF-Signal. Obwohl die in der 9 dargestellte Technik nicht bekannt ist, zeigte ein Beispiel, bei dem die durch die Erfinder der vorliegenden Sache untersuchte PLL-Schaltung so aufgebaut ist, dass sie in mehreren Frequenzbändern verwendbar ist.A PLL circuit is described in "Phase Lock Techniques" (ISBN 0-471-04294-3), Section 10.3, published by John Wiley & Sons Company. The PLL circuit converts an IF signal into an RF signal in an operating frequency band. Although in the 9 As shown in FIG. 1, an example in which the PLL circuit examined by the present inventors is constructed so as to be usable in a plurality of frequency bands has been shown.

Die obige PLL-Schaltung verfügt über einen Phasenkomparator 41, ein Mischer 2, n (n ist eine natürliche Zahl vom Wert 2 oder mehr) Tiefpassfilter (TPF) 42-1 bis 42-n, n Spannungs-gesteuerte Oszillatoren (VCO) 4-1 bis 4-n, n Koppler 43-1 bis 43-n sowie eine Steuerschaltung 6 zum Steuern des Ein/Aus-Betriebs dieser VCOs 4-1 bis 4-n.The above PLL circuit has a phase comparator 41 , a mixer 2 , n (n is a natural number of 2 or more) Low Pass Filter (LPF) 42-1 to 42-n , n Voltage Controlled Oscillators (VCO) 4-1 to 4-n , n coupler 43-1 to 43-n and a control circuit 6 for controlling the on / off operation of these VCOs 4-1 to 4-n ,

In den Phasenkomparator 41 werden zwei Signale eingegeben. Ein erstes Eingangssignal ist ein Bezugssignal IF und ein -zweites Eingangssignal ist ein Ausgangssignal des Mischers 2. Das Bezugssignal IF und das Ausgangssignal des Mischers 2 werden phasenmäßig verglichen und dann wird ein Signal proportional zur Phasendifferenz ausgegeben. Das Ausgangssignal des Phasenkomparators 41 wird an die TPFs 42-1 bis 42-n ausgegeben, damit unnötige Störsignale beseitigt werden, und danach wird es in die VCOs 4-1 bis 4-n eingegeben. Die Steuerschaltung 6 betreibt einen VCO der obigen n VCOs entsprechend einem gewünschten Betriebsfrequenzband, und dann werden andere VCOs in einen AUS-Zustand gesteuert, um kein Signal auszugeben. Die Ausgangsfrequenzen der VCOs 4-1 bis 4-n sind einzeln gesehen fVCO1 bis fVCOn, und sie werden in die Koppler 43-1 bis 43-n eingegeben. Im Koppler wird das Eingangssignal ausgegeben, nachdem es auf zwei Zweige aufgeteilt wurde. Ein erstes Ausgangssignal ist ein solches der PLL-Schaltung, und ein zweites Ausgangssignal wird in den Mischer 2 eingegeben. In den Mischer 2 werden zwei Signale eingegeben, und ein erstes Eingangssignal desselben ist das zweite Ausgangssignal der Koppler 43-1 bis 43-n. Ein Ortsoszillatorsignal HF-LO mit der Frequenz fLO wird am zweiten Eingang des Mischers 2 eingegeben. Die Ausgangsfrequenz des Mischers 2 ist der Absolutwert der Differenz zwischen den zwei Eingangsfrequenzen, d.h. |fLO – fVCOn|. Das Ausgangssignal des Mischers 2 ist das zweite Eingangssignal des Phasenkomparators 41. Wenn nun der VCO 4-n in einem Zustand betrieben wird, in dem die PLL-Schaltung synchronisiert arbeitet, werden die zwei Eingangsfrequenzen des Phasenkomparators 41 gleich; aus diesem Grund ist die Eingangsfrequenz fIF = |fLO – fVCOn|. Daher wird die Ausgangsfrequenz fVCOn des VCO 4-n aus |fLO – fIF| erhalten. Das heißt, dass die Bezugssignalfrequenz fIF für die PLL-Schaltung in fVCOn = |fLO – fIF| gewandelt ist.In the phase comparator 41 two signals are input. A first input signal is a reference signal IF and a second input signal is an output signal of the mixer 2 , The reference signal IF and the output signal of the mixer 2 are compared in phase and then a signal proportional to the phase difference is output. The output signal of the phase comparator 41 gets to the TPFs 42-1 to 42-n is outputted to eliminate unnecessary noise, and then it becomes the VCOs 4-1 to 4-n entered. The control circuit 6 operates a VCO of the above n VCOs according to a desired operating frequency band, and then other VCOs are driven to an OFF state to output no signal. The output frequencies of the VCOs 4-1 to 4-n are individually seen fVCO1 to fVCOn, and they are in the coupler 43-1 to 43-n entered. In the coupler, the input signal is output after being split into two branches. A first output is one of the PLL and a second output is in the mixer 2 entered. In the mixer 2 two signals are input, and a first input signal thereof is the second output signal of the coupler 43-1 to 43-n , A local oscillator signal HF-LO with the frequency fLO is at the second input of the mixer 2 entered. The output frequency of the mixer 2 is the absolute value of the difference between the two input frequencies, ie | fLO - fVCOn |. The output signal of the mixer 2 is the second input signal of the phase comparator 41 , If now the VCO 4-n is operated in a state in which the PLL circuit operates in synchronization, the two input frequencies of the phase comparator 41 equal; for this reason, the input frequency is fIF = | fLO - fVCOn |. Therefore, the output frequency becomes fVCOn of the VCO 4-n from | fLO - fIF | receive. That is, the reference signal frequency fIF for the PLL circuit in fVCOn = | fLO - fIF | has changed.

Nachfolgend wird die Funktion der PLL-Schaltung unter Verwendung eines linearen Modells analysiert. In diesem Fall wird als VCO der VCO 4-n ausgewählt. Die Phasendifferenzwandlungsverstärkung des Phasenkomparators 41 ist als Kd eingestellt, und die Empfindlichkeit des ausgewählten VCO 4-n ist als Kv eingestellt. Darüber hinaus ist als TPF 42-n ein Nacheilungs-Voreilungs-Filter verwendet. So wird die Übertragungsfunktion F8s) des TPF 42-n aus der folgenden Gleichung (1) erhalten: F(s) = 1 + s·C·R21 + s·C·(R1 + R2) (1) Next, the function of the PLL circuit will be analyzed using a linear model. In this case, the VCO is the VCO 4-n selected. The phase difference conversion gain of the phase comparator 41 is set as Kd, and the sensitivity of the selected VCO 4-n is set as Kv. In addition, as TPF 42-n uses a lag advance filter. So the transfer function F8s) of the TPF becomes 42-n obtained from the following equation (1): F (s) = 1 + s · C · R2 1 + s · C · (R1 + R2) (1)

Darüber hinaus wird aus der folgenden Gleichung (2) eine Übertragungsfunktion Ho der PLL-Schaltung bei offener Schleife erhalten: Ho = Kd·Kv·F(s) (2) Moreover, from the following equation (2), a transfer function Ho of the open-loop PLL circuit is obtained: Ho = Kd · Kv · F (s) (2)

Der Pol ωp und die Nullstelle ωz der obigen Übertragungsfunktion Ho bei offener Schleife werden aus den folgenden Gleichungen (3) bzw. (4) erhalten: ωp = 1C·(R1 + R2) (3)ωz = 1 / C·R2 (4)The pole ωp and the zero ωz of the above open-loop transfer function Ho are obtained from the following equations (3) and (4), respectively. ωp = 1 C · (R1 + R2) (3) ωz = 1 / C · R2 (4)

Wenn die obigen Werte ωp und ωz beide kleiner als ein Schleifenband k der PLL-Schaltung sind, wird dieses aus der folgenden Gleichung (5) erhalten: K = Kd·Kv·R2R1 + R2 (5) When the above values ωp and ωz are both smaller than a loop band k of the PLL circuit, it is obtained from the following equation (5): K = Kd · Kv · R2 R1 + R2 (5)

Daher ist das obige Schleifenband K durch die oben genannten Werte Kd, Kv und die Übertragungsfunktion F8s) des TPF 42-n bestimmt. Der obige Wert Kd ist eine Konstante; jedoch differiert im Allgemeinen der obige Wert Kv abhängig vom Betriebsfrequenzband. So müssen die Eigenschaften der TPF 42-1 bis 42-n entsprechend dem obigen Wert Kv konzipiert werden.Therefore, the above loop band K is by the above-mentioned values Kd, Kv and the transfer function F8s) of the LPF 42-n certainly. The above value Kd is a constant; however, in general, the above value Kv differs depending on the operating frequency band. So have the properties of TPF 42-1 to 42-n be designed according to the above value Kv.

Übrigens haben die Erfinder der vorliegenden Sache Untersuchungen an der oben angegebenen PLL-Schaltung ausgeführt; im Ergebnis haben sie die folgende Tatsache herausgefunden. Genauer gesagt, benötigt die oben angegebene PLL-Schaltung n TPFs, um die mehreren Betriebsfrequenzbänder zu nutzen. Im Allgemeinen ist der Phasenkomparator in einen IC eingebaut, andererseits wird das TPF außerhalb des IC montiert. Aus diesem Grund ist die Anzahl der außerhalb montierten Komponenten erhöht; im Ergebnis tritt ein Problem dahingehend auf, dass die Anschlussmontage kompliziert wird und die Montagefläche erhöht ist. Ferner benötigt, wenn n TPFs verwendet werden, der IC n Stifte, die den n TPFs entsprechen; aus diesem Grund tritt ein Problem dahingehend auf, dass die Stiftanzahl erhöht ist. Ferner muss hinsichtlich jedes der n TPFs ein Designvorgang ausgeführt werden; aus diesem Grund tritt ein Problem dahingehend auf, dass das TPF-Design kompliziert wird.by the way the inventors of the present case have investigations on the above-mentioned PLL circuit executed; as a result, they have found out the following fact. More specifically, that needs above-mentioned PLL circuit n TPFs to the multiple operating frequency bands to use. In general, the phase comparator is built into an IC, on the other hand, the TPF is outside of the IC. Because of this, the number of outside mounted components increased; As a result, a problem arises in that the terminal mounting is complicated and the mounting surface is increased. Further, if n TPFs are used, the IC n pins corresponding to the n TPFs; for this reason, a problem arises in that the number of pens is increased. Further, regarding each of the n TPFs, a design process must be performed; For this reason, a problem arises in that the TPF design gets complicated.

Eine PLL-Schaltung mit den Merkmalen des Oberbegriffs des Anspruchs 1 durch FR-A-2685583 offenbart. Die durch dieses Dokument offenbart PLL-Schaltung verfügt über zwei spannungsgesteuerte Oszillatoren.A PLL circuit having the features of the preamble of claim 1 disclosed by FR-A-2685583. The PLL circuit disclosed by this document has two Voltage controlled oscillators.

Die Verwendung von PLL-Schaltungen in einem Funkkommunikationsgerät ist durch EP-A-0 856 946 und durch H. Kuroda et al. in "Development of low-power consumption RF/IF single-chip transceiver IC für PHS" NEC Research and Development, Nippon Electric Ltd. Tokyo, Japan, Volume 39, No. 2, April 1998, Seiten 161 bis 167 offenbart. Die in diesen zwei Dokumenten offenbarten PLL-Schaltungen verfügen jeweils nur über einen spannungsgesteuerten Oszillator.The Use of PLL circuits in a radio communication device is through EP-A-0 856 946 and by H. Kuroda et al. in "Development of low-power consumption RF / IF single chip transceiver IC for PHS "NEC Research and Development, Nippon Electric Ltd. Tokyo, Japan, Volume 39, No. 2, April 1998, pages 161-167. The ones revealed in these two documents Have PLL circuits each only over a voltage controlled oscillator.

OFFENBARUNG DER ERFINDUNGEPIPHANY THE INVENTION

Es ist eine Aufgabe der Erfindung, eine PLL-Schaltung mit vereinfachtem Design und hoher Qualität sowie ein Funkkommunikations-Endgerät unter Verwendung dieser PLL-Schaltung zu schaffen.It It is an object of the invention to provide a simplified PLL circuit Design and high quality and a radio communication terminal using this PLL circuit to accomplish.

Diese Aufgabe ist durch die PLL-Schaltung des Anspruchs 1 und das Funkkommunikations-Endgerät des Anspruchs 10 gelöst. Die abhängigen Ansprüche betreffen bevorzugte Ausführungsformen der Erfindung.These The object is achieved by the PLL circuit of claim 1 and the radio communication terminal of the claim 10 solved. The dependent ones claims relate to preferred embodiments of Invention.

Das Folgende ist eine kurze, zusammenfassende Beschreibung zu Merkmalen von Hauptbauelementen bevorzugter Ausführungsformen der Erfindung, wie in dieser Anmeldung offenbart.The The following is a brief, summary description of features of main components of preferred embodiments of the invention, as disclosed in this application.

Genauer gesagt, ist, um die obige Aufgabe zu lösen, gemäß einer Ausführungsform der Erfindung eine PLL-Schaltung geschaffen, die durch Folgendes gekennzeichnet ist: einen Phasenkomparator mit variabler Verstärkung zum Ausgeben eines Signals proportional zur Phasendifferenz zwischen einem ersten Eingangssignal und einem zweiten Eingangssignal und mit Variation einer Phasendifferenzverstärkung; ein Tiefpassfilter, das mit einem Ausgangsanschluss des Phasenkomparators mit variabler Verstärkung verbunden ist; n VCOs, die mit einem Ausgangsanschluss des Tiefpassfilters verbunden sind; n Koppler, die einzeln mit einem Ausgangssignal der VCOs verbunden sind; einen Frequenzwandler, der mit jedem Ausgangsanschluss der n Koppler verbunden ist und die Frequenz des Additionssignals des Ausgangssignals von n Kopplern wandelt, um das zweite Eingangssignal auszugeben; und eine Steuerschaltung zum Steuern des Ein/Aus-Betriebs der n VCOs.More accurate That is, in order to achieve the above object, according to one embodiment the invention provides a PLL circuit by the following characterized in that: a variable gain phase comparator for Outputting a signal proportional to the phase difference between a first input signal and a second input signal and with variation of a phase difference gain; a low pass filter, with an output terminal of the variable phase comparator reinforcement connected is; n VCOs connected to an output terminal of the low-pass filter are connected; n couplers, each with an output signal the VCOs are connected; a frequency converter connected to each output terminal the n coupler is connected and the frequency of the addition signal of Output signal from n couplers converts to the second input signal to spend; and a control circuit for controlling the on / off operation of n VCOs.

Ferner ist die PLL-Schaltung auf solche Weise aufgebaut, dass der Phasenkomparator mit variabler Verstärkung durch einen Phasendifferenz ersetzt ist, bei dem die Phasendifferenzwandlungsverstärkung durch die zweite Signalamplitude geändert wird, und ein Verstärker mit variabler Verstärkung, der die Verstärkung variieren kann, zwischen den Phasenkomparator und den Frequenzwandler eingefügt ist.Further the PLL circuit is constructed in such a way that the phase comparator with variable gain is replaced by a phase difference in which the phase difference conversion gain by the second signal amplitude is changed, and an amplifier with variable gain, the the reinforcement can vary between the phase comparator and the frequency converter added is.

Ferner ist, um Ausgangsstörsignale der PLL-Schaltung zu verringern, dieselbe so aufgebaut, dass m (m ist eine natürliche Zahl) parallel geschaltete TPFs zwischen den Frequenzwandler und den Phasenkomparator mit variabler Verstärkung geschaltet sind oder mit dem ersten Eingang des Phasenkomparators mit variabler Verstärkung verbunden sind, wobei die PLL-Schaltung ferner über eine Steuerschaltung zum Steuern des Ein/Aus-Betriebs dieser m parallel geschalteten TPFs verfügt.Further is to output interference signals of the PLL circuit, it is constructed so that m (m is a natural one Number) parallel connected TPFs between the frequency converter and the phase comparator are connected with variable gain or are connected to the first input of the variable gain phase comparator, wherein the PLL circuit further via a control circuit for controlling the on / off operation of this m in parallel switched TPFs.

Darüber hinaus ist durch eine Ausführungsform ein Funkkommunikations-Endgerät geschaffen, das durch Folgendes gekennzeichnet ist: ein Sendersystem mit einem Quadraturmodulator, in den Signale I und Q eingegeben werden, einer PLL-Schaltung, die mit einem Ausgangsanschluss des Quadraturmodulators verbunden ist, und einem Leistungsverstärker, der mit einem Ausgangsanschluss der PLL-Schaltung verbunden ist; ein Empfängersystem zum Ausgeben von Signalen I und Q; eine Antenne; und einen Antennenschalter zum Verbinden der Antenne, des Sendersystems und dem Empfängersystems miteinander, wobei die PLL-Schaltung aus der oben beschriebenen PLL-Schaltung besteht.In addition, an embodiment provides a radio communication terminal characterized by: a transmitter system having a quadrature modulator to which signals I and Q are input, a PLL circuit connected to an output terminal of the quadrature modulator, and a power amplifier which is connected to an output terminal of the PLL circuit; a receiver system for outputting signals I and Q; an antenna; and an antenna switch for connecting the antenna, the transmitter system and the receiver system with each other, the PLL circuit consisting of the above-described PLL circuit.

Das Folgende ist eine Beschreibung zu Wirkungen, wie sie durch das hauptsächliche Aufbaumerkmal der in dieser Anmeldung offenbarten Erfindung erzielt werden.The The following is a description of effects as represented by the principal Achieved structural feature of the invention disclosed in this application become.

Bei dieser PLL-Schaltung, die ein ZF-Signal in ein HF-Signal wandelt, ist es möglich, die Anzahl der TPFs zu verringern, wie sie benötigt werden, wenn eine Verwendung für mehrere Betriebsfrequenzbänder erfolgt. Daher ist es möglich, die Montagefläche und die Anzahl der Stifte eines IC zu verringern, der den Phasenkomparator enthält, wodurch das Design der PLL-Schaltung vereinfacht wird. Im Ergebnis ist es möglich, die Montagefläche eines Funkkommuni kations-Endgeräts wie eines Mobiltelefons unter Verwendung dieser PLL-Schaltung zu verkleinern.at this PLL circuit, which converts an IF signal into an RF signal, Is it possible, reduce the number of TPFs as they are needed when using one for many Operating frequency bands he follows. Therefore, it is possible the mounting surface and to reduce the number of pins of an IC including the phase comparator contains which simplifies the design of the PLL circuit. In the result Is it possible, the mounting surface a wireless communication terminal like a cellphone using this PLL circuit too out.

KURZE BESCHREIBUNG DER ZEICHNUNGENSHORT DESCRIPTION THE DRAWINGS

1 ist eine Ansicht, die eine Konfiguration einer PLL-Schaltung gemäß einem ersten Beispiel zeigt, das zum Verstehen der Erfindung von Nutzen ist; 1 Fig. 12 is a view showing a configuration of a PLL circuit according to a first example useful for understanding the invention;

2 ist eine Ansicht, die eine Konfiguration eines Phasenkomparators mit variabler Verstärkung und einer variablen Stromquelle zeigt, wie sie in der PLL-Schaltung gemäß dem ersten Beispiel verwendet werden; 2 Fig. 12 is a view showing a configuration of a variable-gain phase comparator and a variable current source used in the PLL circuit according to the first example;

3 ist eine Ansicht, die die Konfiguration einer variablen Stromquelle zeigt, wie sie in der PLL-Schaltung gemäß dem ersten Beispiel verwendet wird; 3 Fig. 12 is a view showing the configuration of a variable current source used in the PLL circuit according to the first example;

4 ist eine Ansicht, die die Konfiguration einer PLL-Schaltung gemäß einem zweiten Beispiel zeigt, das zum Verstehen der Erfindung von Nutzen ist; 4 Fig. 12 is a view showing the configuration of a PLL circuit according to a second example useful for understanding the invention;

5 ist eine Ansicht, die einen Phasenkomparator zeigt, dessen Verstärkung durch die Eingangsamplitude der PLL-Schaltung gemäß dem zweiten Beispiel variiert werden kann; 5 Fig. 13 is a view showing a phase comparator whose gain can be varied by the input amplitude of the PLL circuit according to the second example;

6 ist eine Ansicht, die die Konfiguration einer PLL-Schaltung gemäß einer Ausführungsform der Erfindung zeigt; 6 Fig. 12 is a view showing the configuration of a PLL circuit according to an embodiment of the invention;

7 ist eine Ansicht, die die Konfiguration eines Funkkommunikations-Endgeräts unter Verwendung der PLL-Schaltung gemäß der Erfindung zeigt; 7 Fig. 12 is a view showing the configuration of a radio communication terminal using the PLL circuit according to the invention;

8 ist eine Ansicht, die die Konfiguration eines Mobiltelefons zeigt, das als Funkkommunikations-Endgerät unter Verwendung der PLL-Schaltung gemäß der Erfindung verwendet ist; und 8th Fig. 13 is a view showing the configuration of a mobile phone used as a radio communication terminal using the PLL circuit according to the invention; and

9 ist eine Ansicht, die die Konfiguration einer herkömmlichen PLL-Schaltung zeigt, wie sie als Ausgangspunkt für die Erfindung angegeben ist. 9 Fig. 13 is a view showing the configuration of a conventional PLL circuit as given as a starting point for the invention.

BESTE ART ZUM AUSFÜHREN DER ERFINDUNGBEST TYPE TO EXECUTE THE INVENTION

Die Ausführungsformen der Erfindung sowie Beispiele, die für ein Verständnis derselben von Nutzen sind, werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In allen Figuren sind dieselben Bezugszahlen dazu verwendet, dieselben Komponenten zu kennzeichnen, und eine wiederholte Erläuterung wird weggelassen.The embodiments of the invention, as well as examples useful for an understanding thereof are hereinafter referred to with reference to the accompanying drawings described. In all figures, the same reference numbers are used to to identify the same components and a repeated explanation is omitted.

(Beispiel 1)(Example 1)

Die 1 ist eine Ansicht, die die Konfiguration einer PLL-Schaltung gemäß einem ersten Beispiel zeigt, das für ein Verständnis der Erfindung von Nutzen ist.The 1 Fig. 12 is a view showing the configuration of a PLL circuit according to a first example useful for understanding the invention.

Die PLL-Schaltung verfügt über einen Phasenkomparator 1 mit variabler Verstärkung, einen Mischer 2, ein TPF 3, n VCOs 4-1 bis 4-n, n Koppler 5-1 bis 5-n sowie eine Steuerschaltung zum Steuern eines Ein/Aus-Betriebs der VCOs.The PLL circuit has a phase comparator 1 with variable gain, a mixer 2 , a TPF 3 , n VCOs 4-1 to 4-n , n coupler 5-1 to 5-n and a control circuit for controlling on / off operation of the VCOs.

In den Phasenkomparator 1 mit variabler Verstärkung werden zwei Signale eingegeben. Ein erstes Eingangssignal ist ein Bezugssignal IF mit der Frequenz fIF, und ein zweites Eingangssignal ist das Ausgangssignal des Mischers 2. Der Phasenkomparator 1 mit variabler Verstärkung vergleicht das Bezugssignal IF mit dem Ausgangssignal des Mischers 2, um ein Signal proportional zur Phasendifferenz zwischen diesen Signalen auszugeben. Dann wird das Ausgangssignal des Phasenkomparators 1 mit variabler Verstärkung in die VCOs 4-1 bis 4-n eingegeben, nachdem überflüssige Störsignale durch das TPF 3 entfernt wurden. Jedes Ausgangssignal der VCOs 9-1 bis 4-n wird in einen der Koppler 5-1 bis 5-n eingegeben. Durch die Steuerschaltung 6 wird einer der VCOs 4-1 bis 4-n entsprechend einem gewünschten Betriebsfrequenzband betrieben; andererseits werden die anderen VCOs in einen AUS-Zustand gesteuert, um kein Signal auszugeben. Jeder der Koppler 5-1 bis 5-n teilt das Eingangssignal auf zwei Zweige auf und gibt es dann als Signal an zwei Anschlüssen aus. Ein erstes Ausgangssignal dieser Koppler 5-1 bis 5-n ist ein Ausgangssignal der PLL-Schaltung, und ein zweites Ausgangsanschluss derselben wird in den Mischer 2 eingegeben. In den Mischer 2 werden zwei Signale eingegeben, und das erste Eingangssignal in ihn ist das zweite Ausgangssignal der Koppler 5-1 bis 5-n. Am zweiten Eingang des Mischers 2 wird ein Ortsoszillatorsignal RF-LO mit der Frequenz fLO eingegeben. Wenn nun der VCO 4-n betrieben wird, ist die Aus gangsfrequenz des Mischers 2 der Absolutwert der Frequenzdifferenz zwischen dem ersten und dem zweiten Eingangssignal, d.h. |fLO – fVCOn|. Demgemäß wird das Ausgangssignal des Mischers 2 das zweite Eingangssignal des Phasenkomparators 1 mit variabler Verstärkung. Im Zustand, in dem die PLL-Schaltung synchronisiert ist, werden die zwei Eingangsfrequenzen des Phasenkomparators 1 mit variabler Verstärkung gleich, d.h., es gilt fIF = |fLO – fVCOn|. Daher wird die Ausgangsfrequenz fVCOn der VCO 4-n aus |fLO – fIF| erhalten. Anders gesagt, wird die Bezugsfrequenz fIF für die PLL-Schaltung in fVCOn = |fLO – FIF| gewandelt.In the phase comparator 1 with variable gain, two signals are input. A first input signal is a reference signal IF having the frequency fIF, and a second input signal is the output signal of the mixer 2 , The phase comparator 1 with variable gain compares the reference signal IF with the output signal of the mixer 2 to output a signal proportional to the phase difference between these signals. Then the output of the phase comparator 1 with variable gain in the VCOs 4-1 to 4-n entered after unnecessary noise through the TPF 3 were removed. Each output of the VCOs 9-1 to 4-n gets into one of the couplers 5-1 to 5-n entered. Through the control circuit 6 becomes one of the VCOs 4-1 to 4-n operated according to a desired operating frequency band; On the other hand, the other VCOs are controlled in an OFF state to output no signal. Each of the couplers 5-1 to 5-n divides the input signal into two branches and outputs it as a signal at two terminals. A first output signal of this coupler 5-1 to 5-n is an output of the PLL circuit, and a second output terminal thereof is placed in the mixer 2 entered. In the mixer 2 two signals are input and the first input to it is the second output of the couplers 5-1 to 5-n , At the second entrance of the mixer 2 a local oscillator signal RF-LO having the frequency fLO is input. If now the VCO 4-n is operated, is the output frequency of the mixer 2 the absolute value of the frequency difference between the first and second input signals, ie | fLO - fVCOn |. Accordingly, the output of the mixer 2 the second input signal of the phase comparator 1 with variable gain. In the state where the PLL circuit is synchronized, the two input frequencies of the phase comparator become 1 equal to variable gain, ie, fIF = | fLO - fVCOn |. Therefore, the output frequency fVCOn becomes the VCO 4-n from | fLO - fIF | receive. In other words, the reference frequency fIF for the PLL circuit becomes fVCOn = | fLO-FIF | changed.

Es erfolgte eine Analyse des Betriebs der PLL-Schaltung unter Verwendung eines linearen Modells auf dieselbe Weise wie bei der oben angegebenen, in der 9 dargestellten PLL-Schaltung. In der obigen Gleichung (5) ist ein TPF 3 in der PLL-Schaltung verwendet; aus diesem Grund sind R1 und R2 konstant. Das oben genannte Schleifenband K ist durch das Produkt aus der Phasendifferenzwandlungsverstärkung Kd und der Empfindlichkeit Kv des VCO 4-n bestimmt. Daher wird, entsprechend der Empfindlichkeit der VCOs 4-1 bis 4-n, das obige Schleifenband Kd variiert, weswegen eine Optimierung desselben durch allein ein TPF erfolgen kann.An analysis was made of the operation of the PLL circuit using a linear model in the same manner as in the above-mentioned, in 9 represented PLL circuit. In the above equation (5), a TPF 3 used in the PLL circuit; for this reason, R1 and R2 are constant. The above-mentioned loop band K is represented by the product of the phase difference conversion gain Kd and the sensitivity Kv of the VCO 4-n certainly. Therefore, according to the sensitivity of the VCOs 4-1 to 4-n , the above loop band Kd varies, so that optimization thereof can be made by only one TPF.

Die 2 zeigt die Konfiguration des Phasenkomparators 1 mit variabler Verstärkung.The 2 shows the configuration of the phase comparator 1 with variable gain.

Der Phasenkomparator 1 mit variabler Verstärkung verfügt über 14 Transistoren Q1 bis Q14 sowie eine variable Stromquelle 7 zum Erzeugen eines variablen Ausgangsstroms IREF. Für die Transistoren Q1 bis Q14 ist ein Bipolartransistor verwendet. Die Bezugszahl 8 zeichnet ein Gilbert-Multiplizierer, und Einzelheiten hierzu sind in "Analog integrated circuit design technology for Ultra SLI (the last volume)", Abschnitt 10.3, veröffentlicht von Baifukan Company beschrieben. In einen ersten Eingang des Gilbert-Multiplizierers 8 werden Differenzsignale VREF+ und VREF– eingegeben; andererseits werden an einem zweiten Eingang desselben Differenzsignale VIF+ und VIF– eingegeben. Im Gilbert-Multiplizierer 8 werden die zwei Differenzsignale multipliziert, so dass Differenzströme I1 und I2 ausgegeben werden. Die Amplitude der zwei Eingangssignale des Gilbert-Multiplizierers 8 ist groß. So werden dann, wenn die Transistoren Q1 bis Q6 einen Schaltvorgang ausführen und wenn der Kollektorstrom des Transistors Q8 als I3 eingestellt ist, die Phasendifferenz Φ zwi schen den obigen zwei Eingangssignalen und ein Differenzausgangsstrom (I2 – I1) des Gilbert-Multiplizierers 8 aus der folgenden Gleichung (6) erhalten: I2 – I1 = I3·(2·Φπ – 1) (6) The phase comparator 1 with variable gain has 14 transistors Q1 to Q14 and a variable current source 7 for generating a variable output current IREF. For the transistors Q1 to Q14, a bipolar transistor is used. The reference number 8th Fig. 1 illustrates a Gilbert multiplier, and details thereof are described in "Analog integrated circuit design technology for Ultra SLI (the last volume)", Section 10.3, published by Baifukan Company. In a first input of the Gilbert multiplier 8th differential signals VREF + and VREF- are input; On the other hand, difference signals VIF + and VIF- are input to a second input thereof. In the Gilbert multiplier 8th the two difference signals are multiplied so that differential currents I1 and I2 are output. The amplitude of the two input signals of the Gilbert multiplier 8th is big. Thus, when the transistors Q1 to Q6 perform a switching operation and when the collector current of the transistor Q8 is set as I3, the phase difference Φ between the above two input signals and a differential output current (I2 - I1) of the Gilbert multiplier 8th obtained from the following equation (6): I2 - I1 = I3 · ( 2 · Φ π - 1) (6)

Die Transistoren Q7 und Q8 bilden eine Stromspiegelschaltung, und wenn das Stromspiegelverhältnis als "a" eingestellt wird, gilt die Beziehung I3 = a·IREF. Ferner sind die Transistoren Q9 und Q10 eine Stromspiegelschaltung, und wenn das Stromspiegelverhältnis als "b" eingestellt wird, gilt die folgende Beziehung: I4 = b·I1. Ferner bilden die Transistoren Q11 und Q12 eine Stromspiegelschaltung, und wenn das Stromspiegelverhältnis als "b" eingestellt wird, gilt die folgende Beziehung: I5 = b·I2. Ferner bilden die Transistoren Q13 und Q14 eine Stromspiegelschaltung, und wenn das Stromspiegelverhältnis als "1" eingestellt wird, gilt die folgende Beziehung: I6 = I4. So wird der Ausgangsstrom (I5 – I6) des Phasenkomparators 1 mit variabler Verstärkung aus der folgenden Gleichung (7) erhalten: I5 – I6 = a·b·IREF·(2·Φπ – 1) (7) The transistors Q7 and Q8 constitute a current mirror circuit, and when the current mirror ratio is set as "a", the relation I3 = a · IREF holds. Further, the transistors Q9 and Q10 are a current mirror circuit, and when the current mirror ratio is set as "b", the following relation holds: I4 = b * I1. Further, the transistors Q11 and Q12 constitute a current mirror circuit, and when the current mirror ratio is set as "b", the following relationship holds: I5 = b * I2. Further, the transistors Q13 and Q14 constitute a current mirror circuit, and when the current mirror ratio is set as "1", the following relation holds: I6 = I4. This will be the output current (I5 - I6) of the phase comparator 1 with variable gain obtained from the following equation (7): I5 - I6 = a · b · IREF · ( 2 · Φ π - 1) (7)

Daher wird die Phasendifferenzwandlungsverstärkung Kd des Phasenkomparators 1 mit variabler Verstärkung aus der folgenden Gleichung (8) erhalten: Kd = 2·a·b·IREFπ (8) Therefore, the phase difference conversion gain Kd of the phase comparator becomes 1 with variable gain obtained from the following equation (8): Kd = 2 * a * b * IREF π (8th)

In der obigen Gleichung sind "a" und "b" konstant, und demgemäß ist die Phasendifferenzwandlungsverstärkung Kd durch Variieren von IREF veränderbar.In In the above equation, "a" and "b" are constant, and accordingly, Phase difference conversion gain Kd changeable by varying IREF.

Die 3 ist eine Ansicht, die eine Schaltungskonfiguration der variablen Stromquelle 7 zeigt, die zwei Arten von Konstantströmen mit Strömstärken 1:2 liefern kann.The 3 FIG. 16 is a view showing a circuit configuration of the variable current source. FIG 7 which can deliver two types of constant currents with currents of 1: 2.

Die variable Stromquelle 7 verfügt über Transistoren Q15 bis Q18, eine Bezugsstrom-Erzeugungsschaltung 9 zum Ausgeben eines Konstantstroms, Schalter S1 und S2 sowie eine Steuerschaltung 10 zum Steuern dieser Schalter S1 und S2. Die Transistoren Q15 bis Q18 verfügen über dieselbe Größe, und für dieselben ist ein Bipolartransistor verwendet. Durch den Schalter S1 wird die Basis des Transistors Q16 mit dem Emitter des Transistors Q16 oder der Basis des Transistors Q15 verbunden. Darüber hinaus wird durch den Schalter S2 die Basis des Transistors Q17 mit dem Emitter des Transistors Q17 oder der Basis des Transistors Q15 verbunden, und die Basis des Transistors Q18 wird mit dem Emitter des Transistors Q18 oder der Basis des Transistors Q15 verbunden. Diese Transistoren Q16 bis Q18 bilden gemeinsam mit dem Transistor Q15 eine Stromspiegelschaltung. Der Transistor Q15 wird als Eingangstransistor der Stromspiegelschaltung bezeichnet, da in ihm von der Bezugsstrom-Erzeugungsschaltung 9 ein Strom eingegeben wird; andererseits werden die Transistoren Q16 bis Q18 als Ausgangstransistor bezeichnet, da sie an ihren Kollektoren einen Strom ausgeben. Wenn ein von der Bezugsstrom-Erzeugungsschaltung 9 gelieferter Strom als I7 eingestellt ist, hat der Kollektorstrom jeder der Transistoren Q16 bis Q18 den Wert I7, da diese Transistoren Q15 bis Q18 dieselbe Größe haben. Wenn die Basis des Transistors Q16 mit der Basis des Transistors Q15 verbunden ist und die Basisanschlüsse der Transistoren Q17 und Q18 einzeln mit den Emittern der Transistoren Q17 und Q18 verbunden ist, fließt kein Kollektorstrom zu den Transistoren Q17 und Q18, da die Spannung zwischen der Basis und dem Emitter den Wert 0V hat. Daher entspricht IREF dem Kollektorstrom des Transistors Q16; d.h. er wird I7. Darüber hinaus fließt, wenn die Basis des Transistors Q16 mit dem Emitter des Transistors Q16 verbunden ist und die Basisanschlüsse der Transistoren Q17 und Q18 mit der Basis des Transistors Q15 verbunden sind, kein Kollektorstrom zum Transistor Q16, da die Spannung zwischen der Basis und dem Emitter den Wert 0V hat. Daher entspricht IREF der Summe der Kollektorströme der Transistoren Q17 und Q18; d.h., er wird 2·I7.The variable current source 7 has transistors Q15 to Q18, a reference current generating circuit 9 for outputting a constant current, switches S1 and S2 and a control circuit 10 for controlling these switches S1 and S2. Transistors Q15 to Q18 are the same size and a bipolar transistor is used for them. Through the switch S1, the base of the transistor Q16 is connected to the emitter of the transistor Q16 or the base of the transistor Q15. In addition, the base of the transistor Q17 is connected to the emitter of the transistor Q17 or the base of the transistor Q15 through the switch S2, and the base of the transistor Q18 is connected to the emitter of the transistor Q18 or the base of the transistor Q15. These transistors Q16 to Q18 together with the transistor Q15 form a current mirror circuit. The transistor Q15 is referred to as an input transistor of the current mirror circuit since it is received by the reference current generating circuit 9 a current is input; On the other hand, the transistors Q16 to Q18 are referred to as an output transistor because they output a current at their collectors. If one of the reference current generating circuit 9 When the current supplied is set as I7, the collector current of each of the transistors Q16 to Q18 is I7 because these transistors Q15 to Q18 are the same size. When the base of the transistor Q16 is connected to the base of the transistor Q15 and the bases of the transistors Q17 and Q18 are individually connected to the emitters of the transistors Q17 and Q18, no collector current flows to the transistors Q17 and Q18 because the voltage between the base and the emitter has the value 0V. Therefore, IREF corresponds to the collector current of the transistor Q16; ie he becomes I7. In addition, when the base of the transistor Q16 is connected to the emitter of the transistor Q16 and the bases of the transistors Q17 and Q18 are connected to the base of the transistor Q15, no collector current flows to the transistor Q16 because the voltage between the base and the emitter has the value 0V. Therefore, IREF is the sum of the collector currents of the transistors Q17 and Q18; that is, it becomes 2 · I7.

Wie oben beschrieben, kann die variable Stromquelle 7 durch Steuern der Schalter S1 und S2 zwei Arten von IREF mit Stromstärken 1:2 ausgeben.As described above, the variable current source 7 By controlling the switches S1 and S2, two types of IREF with current levels of 1: 2 output.

Gemäß diesem ersten Beispiel ist der Phasenkomparator 1 mit variabler Verstärkung, dessen Phasendifferenzwandlungsverstärkung variiert werden kann, als Phasenkomparators der PLL-Schaltung verwendet, weswegen nur ein VCO entsprechend einem gewünschten Phasendifferenzverstärkungsband betrieben wird. Darüber hinaus wird die Phasendifferenzwandlungsverstärkung entsprechend der Empfindlichkeit der VCOs 4-1 bis 4-n variiert, und daher kann die Anzahl der für die PLL-Schaltung benötigten TPFs 3 auf nur einen verringert werden. Daher ist es möglich, die Anzahl der Stifte des IC zu verringern, in den der Phasenkomparator eingebaut wird, und so kann das Design der PLL-Schaltung vereinfacht werden.According to this first example, the phase comparator 1 with variable gain whose phase difference conversion gain can be varied is used as the phase comparator of the PLL circuit, and therefore only one VCO is operated according to a desired phase difference amplification band. In addition, the phase difference conversion gain becomes according to the sensitivity of the VCOs 4-1 to 4-n varies, and therefore, the number of required for the PLL circuit TPFs 3 be reduced to just one. Therefore, it is possible to reduce the number of pins of the IC in which the phase comparator is incorporated, and thus the design of the PLL circuit can be simplified.

(Beispiel 2)(Example 2)

Das Folgende ist eine Beschreibung einer PLL-Schaltung gemäß einem zweiten Beispiel, das für ein Verständnis der Erfindung von Nutzen ist.The The following is a description of a PLL circuit according to one second example, that for agreement the invention is useful.

Die 4 ist eine Ansicht, die die Konfiguration der PLL-Schaltung gemäß dem zweiten Beispiel zeigt.The 4 FIG. 14 is a view showing the configuration of the PLL circuit according to the second example. FIG.

Die PLL-Schaltung gemäß diesem zweiten Beispiel ist als Schaltung mit den folgenden Merkmalen aufgebaut. Genauer gesagt, ist an Stelle des beim ersten Beispiel verwendeten Phasenkomparators 1 mit variabler Verstärkung ein Phasenkomparator 11 verwendet, dessen Verstärkung durch eine Eingangsamplitude variiert wird, und ferner ist zwischen den Mischer 2 und den Phasenkomparator 11 ein Verstärker 12 mit variabler Verstärkung eingefügt. Die Verstärkung des Verstärkers 12 mit variabler Verstärkung wird entsprechend der Empfindlichkeit der VCOs 4-1 bis 4-n gesteuert, und die Eingangsamplitude des Phasenkomparators 11 wird variiert, um seine Verstärkung zu ändern, wodurch das Schleifenband der PLL-Schaltung optimiert werden kann.The PLL circuit according to this second example is constructed as a circuit having the following features. More specifically, in place of the phase comparator used in the first example 1 with variable gain a phase comparator 11 is used, whose gain is varied by an input amplitude, and further is between the mixers 2 and the phase comparator 11 an amplifier 12 inserted with variable gain. The gain of the amplifier 12 with variable gain will be according to the sensitivity of the VCOs 4-1 to 4-n controlled, and the input amplitude of the phase comparator 11 is varied to change its gain, whereby the loop band of the PLL circuit can be optimized.

Die 5 ist eine Ansicht, die die Konfiguration des Phasenkomparators 11 zeigt.The 5 is a view showing the configuration of the phase comparator 11 shows.

Der bei der zweiten Ausführungsform verwendeten Phasenkomparator 11 ist eine Schaltung mit den folgenden Merkmalen, gemäß denen eine Bezugsstrom-Erzeugungsschaltung 13 zum Ausgeben eines Konstantstroms IREF an Stelle der variablen Stromquelle 7 der 2 verwendet ist. Als Transistoren Q1 bis Q14 ist ein Bipolartransistor verwendet.The phase comparator used in the second embodiment 11 is a circuit having the following features, according to which a reference current generating circuit 13 for outputting a constant current IREF instead of the variable current source 7 of the 2 is used. As the transistors Q1 to Q14, a bipolar transistor is used.

Die Einzelheiten des Betriebs des obigen Phasenkomparators 11 sind beispielsweise im Dokument "Applications of a Monolithic Analog Multiplier", IEEE J. Solid-State Circuits, Vol. SC-3, S. 373–380, Dez. 1968 von A. Bilotti beschrieben. Im obigen Dokument sind die folgenden zwei Arten zum Ändern der Verstärkung des Phasenkomparators 11 durch die Eingangsamplitude beschrieben:

  • 1. Die Amplitude von Eingangssignalen 1 und 2 wird kleiner als k·T/q eingestellt, so dass die Transistoren Q1 bis Q6 keinen Schaltvorgang ausführen.
  • 2. Eines der Eingangssignale 1 und 2 zeigt eine Amplitude über k·T/q, so dass die Transistoren Q1 bis Q6 einen Schaltvorgang ausführen, und das andere zeigt eine Amplitude unter k·T/q, so dass die Transistoren Q1 bis Q6 keinen Schaltvorgang ausführen. In diesem Fall ist k die Boltzmannkonstante, T ist die absolute Temperatur und q ist die Ladung eines Elektrons.
The details of the operation of the above phase comparator 11 are described, for example, in the document "Applications of a Monolithic Analog Multiplier", IEEE J. Solid-State Circuits, Vol. SC-3, pp. 373-380, Dec. 1968 by A. Bilotti. In the above document, the following two ways are for changing the gain of the phase comparator 11 described by the input amplitude:
  • 1. The amplitude of input signals 1 and 2 is set smaller than k · T / q, so that the transistors Q1 to Q6 perform no switching operation.
  • 2. One of the input signals 1 and 2 shows an amplitude over k * T / q such that the transistors Q1 to Q6 perform a switching operation, and the other shows an amplitude below k * T / q, so that the transistors Q1 to Q6 do not perform a switching operation. In this case k is the Boltzmann constant, T is the absolute temperature and q is the charge of an electron.

Daher wird, gemäß diesem zweiten Beispiel, die Verstärkung des Verstärkers 12 mit variabler Verstärkung entsprechend der Empfindlichkeit der VCOs 4-1 bis 4-n gesteuert, wodurch sich die Verstärkung des Phasenkomparators 11 ändert. Durch diese Vorgehensweise kann, wie bei der obigen ersten Ausführungsform, die Anzahl der für die PLL-Schaltung benötigten TPFs 3 auf nur einen verringert werden. Daher ist es möglich, die Anzahl der Stifte des ICs zu verringern, in denen der Phasenkomparator 11 eingebaut ist, und dadurch kann das Design der PLL-Schaltung vereinfacht werden.Therefore, according to this second example, the gain of the amplifier becomes 12 with variable gain according to the sensitivity of the VCOs 4-1 to 4-n controlled, which increases the gain of the phase comparator 11 changes. By doing so, as in the above first embodiment, the number of LPFs required for the PLL circuit can be made 3 be reduced to just one. Therefore, it is possible to reduce the number of pins of the IC in which the phase comparator 11 is installed, and thereby the design of the PLL circuit can be simplified.

(Ausführungsform)(Embodiment)

Das Folgende ist eine Beschreibung einer PLL-Schaltung gemäß einer Ausführungsform der Erfindung.The The following is a description of a PLL circuit according to one embodiment the invention.

Die 6 ist eine Ansicht, die die Konfiguration der PLL-Schaltung gemäß der Ausführungsform der Erfindung zeigt.The 6 FIG. 14 is a view showing the configuration of the PLL circuit according to the embodiment of the invention.

Die PLL-Schaltung dieser Ausführungsform ist eine Schaltung mit den folgenden Merkmalen. Genauer gesagt, sind parallel geschaltete TPFs 16-1 bis 16-m zwischen den Phasenkomparator 1 mit variabler Verstärkung und den Mischer 2, wie sie bei der obigen ersten Ausführungsform verwendet sind, eingefügt, und parallel geschaltete TPFs 15-1 bis 15-m sind mit dem ersten Eingang des Phasenkomparators 1 mit variabler Verstärkung verbunden. Ferner ist an Stelle der Steuerschaltung 6 eine Steuerschaltung 14 zum Steuern des Ein/Aus-Betriebs der VCOs 4-1 bis 4-n, der TPFs 15-1 bis 15-m und der TPFs 16-1 bis 16-m verwendet.The PLL circuit of this embodiment is a circuit having the following features. More specifically, parallel connected TPFs 16-1 to 16-m between the phase comparator 1 with variable gain and the mixer 2 as used in the above first embodiment, and parallel-connected TPFs 15-1 to 15 m are with the first input of the phase comparator 1 connected with variable gain. Further, in place of the control circuit 6 a control circuit 14 for controlling the on / off operation of the VCOs 4-1 to 4-n , the TPFs 15-1 to 15 m and the TPFs 16-1 to 16-m used.

Diese TPFs 15-1 bis 15-m sowie die TPFs 16-1 bis 16-m werden dazu verwendet, ein in den Phasenkomparator 1 mit variabler Verstärkung eingegebenes Störsignal zu beseitigen. Darüber hinaus verfügt das Bezugssignal IF über m Frequenzen fIF. Die Steuerschaltung 14 wählt ein TPF mit der optimalen Grenzfrequenz für fIF aus den jeweiligen TPFs 15-1 bis 15-m aus. In ähnlicher Weise wählt die Steuerschaltung 14 ein TPF mit der optimalen Grenzfrequenz für fIF aus den jeweiligen TPFs 16-1 bis 16-m aus.These TPFs 15-1 to 15 m as well as the TPFs 16-1 to 16-m are used in the phase comparator 1 eliminate interference signal input with variable gain. In addition, the reference signal IF has m frequencies fIF. The control circuit 14 selects a TPF with the optimal cutoff frequency for fIF from the respective TPFs 15-1 to 15 m out. Similarly, the control circuit selects 14 a TPF with the optimal cutoff frequency for fIF from the respective TPFs 16-1 to 16-m out.

Das Folgende ist eine Beschreibung eines Funkkommunikations-Endgeräts unter Verwendung der PLL-Schaltung gemäß der Erfindung.The The following is a description of a wireless communication terminal under Use of the PLL circuit according to the invention.

Die 7 ist eine Ansicht, die die Konfiguration des Funkkommunikations-Endgeräts unter Verwendung der PLL-Schaltung gemäß der Erfindung zeigt.The 7 Fig. 12 is a view showing the configuration of the radio communication terminal using the PLL circuit according to the invention.

Das Funkkommunikations-Endgerät gemäß der Erfindung verfügt über ein Sendersystem mit einem Quadraturmodulator 17, der PLL-Schaltung 18 und einem Leistungsverstärker 19; einen Antennenschalter 20; eine Antenne 21 sowie ein Empfängersystem 22.The radio communication terminal according to the invention has a transmitter system with a quadrature modulator 17 , the PLL circuit 18 and a power amplifier 19 ; an antenna switch 20 ; an antenna 21 as well as a receiver system 22 ,

Im Quadraturmodulator 17 wird das ZF-Signal durch Signale I und Q moduliert. Das Ausgangssignal des Quadraturmodulators 17 wird als Bezugssignal in die PLL-Schaltung 18 eingegeben. Das Bezugssignal und ein Signal RF-LO werden in die PLL-Schaltung eingegeben, und dann wird als Ausgangssignalfrequenz eine der Frequenzen fVCO1 bis fVCOn ausgegeben. Das Ausgangssignal der PLL-Schaltung 18 wird durch den Leistungsverstärker 19 leistungsmäßig verstärkt, und danach wird es von der Antenne 21 über den Antennenschalter 20 übertragen. Beim Übertragen sind nur die Antenne 21 und das Sendersystem 23 mit dem Antennenschalter 20 verbunden; andererseits sind beim Empfang nur die Antenne 21 und das Empfängersystem 22 angeschlossen. Ein durch die Antenne 21 empfangenes Signal wird über den Antennenschalter 22 in das Empfängersystem 22 eingegeben und dann demoduliert, damit die Signale I und Q ausgegeben werden.In the quadrature modulator 17 the IF signal is modulated by signals I and Q. The output signal of the quadrature modulator 17 is used as a reference signal in the PLL circuit 18 entered. The reference signal and a signal RF-LO are input to the PLL circuit, and then one of the frequencies fVCO1 to fVCOn is output as the output signal frequency. The output signal of the PLL circuit 18 is through the power amplifier 19 amplified in power, and then it is from the antenna 21 via the antenna switch 20 transfer. When transmitting are only the antenna 21 and the sender system 23 with the antenna switch 20 connected; On the other hand, when receiving only the antenna 21 and the receiver system 22 connected. One through the antenna 21 received signal is via the antenna switch 22 in the receiver system 22 and then demodulated to output the I and Q signals.

Als Nächstes wird nachfolgend eine Ausführungsform eines Funkkommunikations-Endgeräts gemäß der Erfindung beschrieben.When next is an embodiment below a radio communication terminal according to the invention described.

Die 8 ist eine Ansicht, die die Konfiguration eines als Funkkommunikations-Endgerät verwendeten Mobiltelefons zeigt.The 8th Fig. 13 is a view showing the configuration of a cellular phone used as a radio communication terminal.

Das Mobiltelefon verfügt über eine Schaltungskonfiguration für den Fall des Verwendens zweier Frequenzbänder (Kommunikationsverfahren). Das Mobiltelefon verfügt über ein Mikrofon 24, einen senderseitigen A-D-Wandler 25, eine digitale Signalverarbeitungseinheit 26, die für den Empfang und das Senden gemeinsam verwendet wird, einen senderseitigen D-A-Wandler 27, das Sendersystem 23, den Antennenschalter 20, das Empfängersystem 22, einen emfängerseitigen A-D-Wandler 28, einen empfängerseitigen D-A-Wandler 29 und einen Lautsprecher 30.The mobile phone has a circuit configuration in the case of using two frequency bands (communication method). The mobile phone has a microphone 24 , a transmitter-side AD converter 25 , a digital signal processing unit 26 , which is used for reception and transmission in common, a transmitter-side DA converter 27 , the sender system 23 , the antenna switch 20 , the receiver system 22 a receiver side AD converter 28 , a receiver-side DA converter 29 and a speaker 30 ,

Das Sendersystem 23 ist mit zwei Leistungsverstärkern 19-1 und 19-2 versehen, die zwei Frequenzbändern entsprechen. Die von der PLL-Schaltung 18 ausgegebenen Signale mit den Frequenzen fVCO1 und fVCO2 werden leistungsmäßig durch die Leistungsverstärker 19-1 bzw. 19-2 verstärkt und danach ausgegeben. Diese Leistungsverstärker 19-1 und 19-2 zeigen dieselbe Funktion wie der oben beschriebene Leistungsverstärker 19. Darüber hinaus wird in einem Quadraturmodulator 17 ein Ortsoszillatorsignal 1 (IF) eingegeben, und in die PLL-Schaltung 18 wird ein Ortsoszillatorsignal 2 (RF-LO) eingegeben, und dieser Modulator und die PLL-Schaltung verfügen über dieselbe Funktion wie oben beschrieben.The sender system 23 is with two power amplifiers 19-1 and 19-2 which correspond to two frequency bands. The of the PLL circuit 18 output signals with the frequencies fVCO1 and fVCO2 are powered by the power amplifiers 19-1 respectively. 19-2 amplified and then spent. These power amplifiers 19-1 and 19-2 show the same function as the power amplifier described above 19 , In addition, in a quadrature modulator 17 a local oscillator signal 1 (IF) input, and in the PLL circuit 18 becomes a local oscillator signal 2 (RF-LO), and this modulator and the PLL circuit have the same function as described above.

Das Empfängersystem 22 ist mit zwei Bandpassfiltern 31-1 und 32-2, LANs 32-1 und 32-2, Passbandfiltern 33-1 und 33-2, Mischern 34-1 und 34-2; einem gemeinsam Passbandfilter 35 nach dem Mischen; einem Mischer 36, einem Passbandfilter 37; einem Verstärker 38 mit variabler Verstärkung und einem Quadraturdemodulator 39 versehen. Genauer gesagt, werden Ortsoszillatorsignale 3a und 3b in die Mischer 34-1 bzw. 34-2 eingegeben, und ein Ortsoszillatorsignal 4 wird in den Mischer 36 eingegeben, und ferner wird ein Ortsoszillatorsignal 5 in den Quadraturdemodulator 39 eingegeben.The receiver system 22 is with two bandpass filters 31-1 and 32-2 , LANs 32-1 and 32-2 , Passband filters 33-1 and 33-2 , Mixers 34-1 and 34-2 ; a common passband filter 35 after mixing; a mixer 36 , a passband filter 37 ; an amplifier 38 with variable gain and a quadrature demodulator 39 Mistake. More specifically, local oscillator signals 3a and 3b into the mixer 34-1 respectively. 34-2 input, and a local oscillator signal 4 gets into the mixer 36 and a local oscillator signal 5 into the quadrature demodulator 39 entered.

Im Empfängersystem 22 gibt jeder der Mischer 34-1, 34-2 und 36 das Ergebnis aus der Multiplikation zweier Eingangssignale aus, wodurch eine Frequenzwandlung ausgeführt werden kann. Das an jeden dieser Mischer 34-1, 34-2 und 36 ausgegebene Ortsoszillatorsignal ist ein Signal mit stabiler Frequenz, das von einem PLL-Synthesizer ausgegeben wird. Der PLL-Synthesizer verwendet das Ausgangssignal eines Quarzoszillators als Bezugssignal, wodurch die Ausgangsfrequenz stabilisiert werden kann. Die Bandpassfilter 31-1, 31-2, 33-1, 33-2, 35 und 37 sind Filter, die nur ein spezifiziertes Frequenzband durchlassen. Im Allgemeinen wird als Bandpassfilter 31-1 und 31-2 ein dielektrisches Filter verwendet, und als Bandpassfilter 33-1, 33-2 und 35 wird ein SAW-Filter verwendet, und ferner wird als Bandpassfilter 37 ein LC-Filter verwendet. Der Verstärker 38 mit variabler Verstärkung ist ein Verstärker zum Ändern der Verstärkung durch ein Steuerungssignal von der digitalen Signalverarbeitungseinheit 36, und es existieren ein Verstärker vom analogen Typ sowie ein sol cher vom digitalen Typ. Jedes der LANs 32-1 und 32-2 ist ein Verstärker, der beinahe kein Rauschen zeigt, und er besteht im Allgemeinen aus einem Transistor und einer Vorspannungsschaltung.In the receiver system 22 Everyone gives the mixer 34-1 . 34-2 and 36 the result of the multiplication of two input signals, whereby a Frequency conversion can be performed. That to every one of these mixers 34-1 . 34-2 and 36 output local oscillator signal is a signal with stable frequency, which is output from a PLL synthesizer. The PLL synthesizer uses the output signal of a quartz oscillator as a reference signal, whereby the output frequency can be stabilized. The bandpass filter 31-1 . 31-2 . 33-1 . 33-2 . 35 and 37 are filters that pass only a specified frequency band. Generally called bandpass filter 31-1 and 31-2 uses a dielectric filter, and as a bandpass filter 33-1 . 33-2 and 35 a SAW filter is used, and further it is called a bandpass filter 37 used an LC filter. The amplifier 38 The variable gain amplifier is an amplifier for changing the gain by a control signal from the digital signal processing unit 36 and there exist an analog type amplifier and a digital type amplifier. Each of the LANs 32-1 and 32-2 is an amplifier that exhibits almost no noise, and is generally composed of a transistor and a bias circuit.

Beim obigen Mobiltelefon wird, beim Senden, über das Mikrofon 24 ein Sprachsignal (Sprache) eingegeben, und dann wird ein analoges Signal vom Mikrofon 24 durch den A-D-Wandler 25 in ein digitales Signal gewandelt, das durch die digitale Signalverarbeitungseinheit 26 verarbeitet wird. Ferner wird das digitale Signal von der digitalen Signalverarbeitungseinheit 26 durch den D-A-Wandler 27 in ein analoges Signal gewandelt, und danach wird dieses an das Sendersystem 23 ausgegeben. Dann erfolgt im Sendersystem 23 derselbe Vorgang, wie er oben beschrieben ist, und ein durch einen der Leistungsverstärker 19-1 bis 19-2 verstärktes Signal wird über den Antennenschalter 20 von der Antenne 21 gesendet.With the above mobile phone, when sending, via the microphone 24 a voice signal (voice) is input, and then an analog signal from the microphone 24 through the AD converter 25 converted into a digital signal by the digital signal processing unit 26 is processed. Further, the digital signal from the digital signal processing unit 26 through the DA converter 27 converted into an analog signal, and then this is sent to the transmitter system 23 output. Then in the transmitter system 23 the same process as described above, and one through one of the power amplifiers 19-1 to 19-2 amplified signal is transmitted through the antenna switch 20 from the antenna 21 Posted.

Darüber hinaus wird beim Empfangen ein durch die Antenne 21 empfangenes Signal über den Antennenschalter 20 in das Empfängersystem 22 eingegeben. Danach wird das Signal über den Pfad des Bandpassfilters 31-1, des LAN 32-1, des Bandpassfilters 33-1 und des Mischers 34-1 oder dem Pfad des Bandpassfilters 31-2, des LAN 32-2, des Bandpassfilters 33-2 und des Mischers 34-2 geleitet. Ferner werden eine Filterung, Verstärkung und Mischung wiederholt, mit Filterung durch das Bandpassfilter 35, den Mischer 36 und das Bandpassfilter 37, und dann wird das Signal durch den Verstärker 38 mit variabler Verstärkung und den Quadraturdemodulator 39 demoduliert, woraufhin die Signale I und Q vom Empfängersystem 22 ausgegeben werden. Dann wird ein analoges Signal vom Empfängersystem 22 als Eingangssignal verwendet, und dieses analoge Signal wird durch den A-D-Wandler 28 in ein digitales Signal gewandelt. Ferner wird das digitale Signal durch die digitale Signalverarbeitungseinheit 26 verarbeitet, und dann wird das digitale Signal von dieser durch den D-A-Wandler 29 in ein analoges Signal gewandelt, das anschließend als Sprache über den Lautsprecher 30 ausgegeben wird.In addition, when receiving a through the antenna 21 received signal via the antenna switch 20 in the receiver system 22 entered. After that, the signal goes through the path of the bandpass filter 31-1 , the LAN 32-1 , the bandpass filter 33-1 and the mixer 34-1 or the path of the bandpass filter 31-2 , the LAN 32-2 , the bandpass filter 33-2 and the mixer 34-2 directed. Furthermore, filtering, amplification and mixing are repeated, with filtering by the bandpass filter 35 , the mixer 36 and the bandpass filter 37 , and then the signal goes through the amplifier 38 with variable gain and the quadrature demodulator 39 demodulated, whereupon the signals I and Q from the receiver system 22 be issued. Then an analog signal from the receiver system 22 used as an input signal, and this analog signal is through the AD converter 28 converted into a digital signal. Further, the digital signal is transmitted through the digital signal processing unit 26 processed, and then the digital signal from this through the DA converter 29 converted into an analog signal, which is then used as a voice over the loudspeaker 30 is issued.

Daher wird, bei dieser Ausführungsform, der Phasenkomparator 1 mit variabler Verstärkung als Phasenkomparator der PLL-Schaltung verwendet, wodurch ein VCO entsprechend einem gewünschten Betriebsfrequenzband betrieben wird. Darüber hinaus wird die Phasendifferenzwandlungsverstärkung entsprechend der Empfindlichkeit der VCOs 4-1 bis 4-n geändert, wodurch, wie beim obigen ersten Beispiel, die Anzahl der für die PLL-Schaltung benötigten TPFs 3 auf nur eines verringert werden kann. Daher ist es möglich, die Anzahl der Stifte des IC zu verringern, in den der Phasenkomparator eingebaut ist, wodurch das Design der PLL-Schaltung vereinfacht ist. Außerdem ist es möglich, ein in den Phasenkomparator 1 mit variabler Verstärkung eingegebenes Störsignal durch die TPFs 15-1 bis 15-n sowie 16-1 bis 16-n zu beseitigen. Wenn die PLL-Schaltung bei einem Funkkommunikations-Endgerät wie einem Mobiltelefon oder dergleichen verwendet wird, ist es möglich, die Montagefläche des Funkkommunikations-Endgeräts zu verkleinern.Therefore, in this embodiment, the phase comparator becomes 1 used with variable gain as the phase comparator of the PLL circuit, whereby a VCO is operated according to a desired operating frequency band. In addition, the phase difference conversion gain becomes according to the sensitivity of the VCOs 4-1 to 4-n changed, which, as in the above first example, the number of required for the PLL circuit TPFs 3 can be reduced to just one. Therefore, it is possible to reduce the number of pins of the IC in which the phase comparator is incorporated, thereby simplifying the design of the PLL circuit. It is also possible to insert a in the phase comparator 1 variable gain input noise signal through the TPFs 15-1 to 15-n such as 16-1 to 16-n to eliminate. When the PLL circuit is used in a radio communication terminal such as a mobile phone or the like, it is possible to downsize the mounting area of the radio communication terminal.

Bei der obigen Ausführungsform ist der Fall beschrieben, dass der Frequenzwandler der PLL-Schaltung über eine Mischerschaltung mit zwei Eingängen verfügt. Der Frequenzwandler kann über eine Teilerschaltung an Stelle der Mischerschaltung verfügen. In diesem Fall wird ein Additionssignal des Ausgangssignals vom Koppler als Eingangssignal verwendet, und dann wird ein Ausgangssignal des Additionssignals in den Phasenkomparator mit variabler Verstärkung eingegeben.at the above embodiment the case is described that the frequency converter of the PLL circuit via a Mixer circuit with two inputs features. The frequency converter can via a Divide circuit instead of the mixer circuit dispose. In In this case, an addition signal of the output signal from the coupler used as an input signal, and then becomes an output signal of the addition signal entered into the phase comparator with variable gain.

Ferner ist als Transistor des Schaltungselements in den 2, 3 und 5 ein Bipolartransistor verwendet. Es kann eine andere Transistorart verwendet werden, beispielsweise ein MOSFET-Transistor; in diesem Fall kann dieselbe Funktion wie die eines Bipolartransistors realisiert werden.Further, as a transistor of the circuit element in the 2 . 3 and 5 a bipolar transistor is used. Another type of transistor may be used, for example a MOSFET transistor; In this case, the same function as that of a bipolar transistor can be realized.

Ferner verfügt das in der 8 dargestellte Mobiltelefon über eine Schaltungskonfiguration für den Fall des Verwendens zweier Frequenzbänder. Der Leistungsverstärker, das Bandpassfilter, das LAN und der Mischer sind parallel geschaltet, wodurch es möglich ist, für eine Schaltungskonfiguration zu sorgen, mit der viele Frequenzbänder verwendet werden können.Furthermore, in the 8th illustrated mobile phone via a circuit configuration in the case of using two frequency bands. The power amplifier, the bandpass filter, the LAN and the mixer are connected in parallel, which makes it possible to provide a circuit configuration with which many frequency bands can be used.

INDUSTRIELLE ANWENDBARKEITINDUSTRIAL APPLICABILITY

Wie es aus der obigen Beschreibung ersichtlich ist, ist durch die Erfindung eine PLL-Schaltung geschaffen, die in mehreren Betriebsfrequenzbändern ein ZF(Zwischenfrequenz)-Signal in eine HF(Hochfrequenz) wandeln kann. In der PLL-Schaltung ist die Anzahl der für sie erforderlichen TPFs auf nur eines verringert, wodurch es möglich ist, die Montagefläche und die Anzahl von Stiften zu verringern, wodurch das Design der PLL-Schaltung vereinfacht ist. Ferner ist die Erfindung in weitem Umfang bei Funkkommunikations-Endgeräten anwendbar, einschließlich eines Mobiltelefons unter Verwendung der PLL-Schaltung, usw.As is apparent from the above description, the present invention provides a PLL circuit capable of converting an IF (intermediate frequency) signal to an RF (high frequency) in a plurality of operating frequency bands. In the PLL scarf The number of TPFs required for them is reduced to only one, which makes it possible to reduce the mounting area and the number of pins, thereby simplifying the design of the PLL circuit. Furthermore, the invention is widely applicable to radio communication terminals including a mobile phone using the PLL circuit, etc.

Claims (11)

PLL-Schaltung, aufweisend: einen Phasenkomparator (1) variabler Verstärkung zur Ausgabe eines der Phasendifferenz zwischen einem ersten Eingangssignal (IF) und einem zweiten Eingangssignal proportionalen Signals, wobei er seine Phasendifferenzverstärkung ändern kann, ein mit einem Ausgangsanschluß des Phasenkomparators variabler Verstärkung verbundenes Tiefpaßfilter (3), mehrere mit dem Ausgangsanschluß des Tiefpaßfilters (3) verbundene VCOs (4-3 ... 4-n), mehrere jeweils mit dem Ausgangsanschluß eines der VCOs (4-1 ... 4-n) verbundene Koppler (5-1 ... 5-n) und einen mit den jeweiligen Ausgangsanschlüssen der Koppler (5-1 ... 5-n) verbundenen Frequenzwandler (2) zum Umwandeln der Frequenz eines aus der Addition der Ausgangssignale der Koppler resultierenden Signals, um das zweite Eingangssignal auszugeben, gekennzeichnet durch eine Steuerschaltung (14) zum Steuern des Ein-Aus-Betriebs der VCOs (4-1 ... 4-n), und mehrere parallel geschaltete Tiefpaßfilter (15, 16), die zwischen den Frequenzwandler (2) und den Phasenkomparator (1) variabler Verstärkung geschaltet oder mit dem ersten Eingang des Phasenkomparators variabler Verstärkung verbunden sind, wobei die Steuerschaltung den Ein-Aus-Betrieb der Tiefpaßfilter steuert.PLL circuit, comprising: a phase comparator ( 1 ) variable gain for outputting a signal proportional to the phase difference between a first input signal (IF) and a second input signal and capable of changing its phase difference gain, a low-pass filter connected to an output terminal of the variable gain phase comparator ( 3 ), several with the output terminal of the low-pass filter ( 3 ) associated VCOs ( 4-3 ... 4-n ), each with the output terminal of one of the VCOs ( 4-1 ... 4-n ) connected couplers ( 5-1 ... 5-n ) and one with the respective output terminals of the couplers ( 5-1 ... 5-n ) associated frequency converter ( 2 ) for converting the frequency of a signal resulting from the addition of the output signals of the couplers to output the second input signal, characterized by a control circuit ( 14 ) for controlling the on-off operation of the VCOs ( 4-1 ... 4-n ), and several low-pass filters connected in parallel ( 15 . 16 ) between the frequency converters ( 2 ) and the phase comparator ( 1 ) are connected to variable gain or connected to the first input of the variable gain phase comparator, wherein the control circuit controls the on-off operation of the low-pass filter. PLL-Schaltung nach Anspruch 1, wobei der Phasenkomparator variabler Verstärkung einen Phasenkomparator (11), dessen Phasendifferenz-Umwandlungsverstärkung sich entsprechend der Amplitude des zweiten Eingangssignals ändert, und einen Verstärker (12) variabler Verstärkung aufweist, der zwischen den Phasenkomparator (11) und den Frequenzwandler (2) geschaltet ist.A PLL circuit according to claim 1, wherein the variable gain phase comparator comprises a phase comparator ( 11 ) whose phase difference conversion gain changes according to the amplitude of the second input signal, and an amplifier ( 12 ) variable gain, which between the phase comparator ( 11 ) and the frequency converter ( 2 ) is switched. PLL-Schaltung nach Anspruch 2, wobei der Frequenzwandler eine Mischschaltung (2) mit zwei Eingängen aufweist, wobei das aus der Addition der Ausgangssignale der Koppler (5-1 ... 5-n) resultierende Signal einem der beiden Eingänge eingegeben wird, das Signal eines lokalen Oszillators (RF-LO) in den anderen der beiden Eingänge eingegeben wird und der Frequenzwandler eine Ausgabe der Mischschaltung über den Verstärker (12) variabler Verstärkung und die Tiefpaßfilter (15, 16) in den Phasenkomparator (11) eingibt.A PLL circuit according to claim 2, wherein the frequency converter comprises a mixing circuit ( 2 ) with two inputs, which consists of adding the output signals of the couplers ( 5-1 ... 5-n ) is input to one of the two inputs, the signal of one local oscillator (RF-LO) is input to the other of the two inputs and the frequency converter outputs an output of the mixer circuit via the amplifier ( 12 ) variable gain and the low-pass filter ( 15 . 16 ) into the phase comparator ( 11 ). PLL-Schaltung nach Anspruch 2, wobei der Frequenzwandler (2) einen Teiler umfaßt, wobei das aus der Addition der Ausgangssignale der Koppler (5-1 ... 5-n) resultierende Signal in den Frequenzwandler eingegeben wird und dieser eine Ausgabe der Teilerschaltung über den Verstärker (12) variabler Verstärkung und die Tiefpaßfilter (15, 16) in den Phasenkomparator (11) eingibt.A PLL circuit according to claim 2, wherein the frequency converter ( 2 ) comprises a divider, which consists of adding the output signals of the couplers ( 5-1 ... 5-n ) is input to the frequency converter and this an output of the divider circuit via the amplifier ( 12 ) variable gain and the low-pass filter ( 15 . 16 ) into the phase comparator ( 11 ). PLL-Schaltung nach Anspruch 1, wobei der Frequenzteiler eine Mischschaltung (2) mit zwei Eingängen aufweist, wobei das aus der Addition der Ausgangssignale der Koppler (5-1 ... 5n) resultierende Signal in einen der beiden Eingänge eingegeben wird, ein Signal (RF-LO) eines lokalen Oszillators in den anderen der beiden Eingänge eingegeben wird und der Frequenzwandler eine Ausgabe der Mischschaltung in den Phasenkomparator (1) variabler Verstärkung eingibt.A PLL circuit according to claim 1, wherein the frequency divider comprises a mixing circuit ( 2 ) with two inputs, which consists of adding the output signals of the couplers ( 5-1 ... 5n ) is input to one of the two inputs, a signal (RF-LO) of a local oscillator is input to the other of the two inputs, and the frequency converter outputs an output of the mixing circuit to the phase comparator ( 1 ) variable gain inputs. PLL-Schaltung nach Anspruch 1, wobei der Frequenzwandler (2) einen Teiler enthält, wobei das aus der Addition der Ausgangssignale der Koppler (5-1 ... 5-n) resultierende Signal in den Frequenzwandler eingegeben wird und dieser eine Ausgabe der Teilerschaltung in den Phasenkomparator (1) variabler Verstärkung eingibt.A PLL circuit according to claim 1, wherein the frequency converter ( 2 ) contains a divider, which consists of adding the output signals of the couplers ( 5-1 ... 5-n ) is input to the frequency converter and this an output of the divider circuit in the phase comparator ( 1 ) variable gain inputs. PLL-Schaltung nach Anspruch 5 oder 6, wobei der Phasenkomparator (1) variabler Verstärkung einen Gilbert-Multiplizierer (8), eine erste, eine zweite, eine dritte und eine vierte Stromspiegelschaltung und eine variable Stromquelle (7) aufweist, die ihren Ausgangs-Konstantstromwert ändern kann, und die PLL-Schaltung einen Ausgangsstrom der variablen Stromquelle (7) in die erste Stromspiegelschaltung eingibt, einen Ausgangsstrom der ersten Stromspiegelschaltung als Vorstrom des Gilbert-Multiplizierers (8) verwendet, das erste und das zweite Eingangssignal differentiell in den Gilbert-Multiplizierer eingibt, ein drittes und ein viertes Signal, die einen differentiellen Ausgangsstrom des Gilbert-Multiplizierers darstellen, entsprechenderweise in die zweite und die dritte Stromspiegelschaltung eingibt, einen Ausgangsstrom der zweiten Stromspiegelschaltung in die vierte Stromspiegelschaltung eingibt und einen Ausgangsstrom der dritten Stromspiegelschaltung und einen Ausgangsstrom der vierten Stromspiegelschaltung addiert, um ein Ausgangssignal des Phasenkomparators (1) variabler Verstärkung zu erzeugen.PLL circuit according to claim 5 or 6, wherein the phase comparator ( 1 ) variable gain a Gilbert multiplier ( 8th ), a first, a second, a third and a fourth current mirror circuit and a variable current source ( 7 ), which can change its output constant current value, and the PLL circuit outputs an output current of the variable current source ( 7 ) input to the first current mirror circuit, an output current of the first current mirror circuit as a bias current of the Gilbert multiplier ( 8th ) inputting the first and second input signals differentially into the Gilbert multiplier, third and fourth signals representing a differential output current of the Gilbert multiplier respectively input to the second and third current mirror circuits, an output current of the second current mirror circuit in FIG inputs the fourth current mirror circuit and adds an output current of the third current mirror circuit and an output current of the fourth current mirror circuit to obtain an output signal of the phase comparator (FIG. 1 ) to produce variable gain. PLL-Schaltung nach Anspruch 7, wobei die variable Stromquelle (7) mehrere Stromspiegelschaltungen, mehrere Schalter, eine Steuerschaltung (10) und eine Bezugsstrom-Erzeugungsschaltung (9) aufweist, die Basis des jeweiligen Ausgangstransistors der Stromspiegelschaltungen von der Steuerschaltung (10) mit einem Emitter des Ausgangstransistors oder einer Basis des Eingangstransistors der den Ausgangstransistor beinhaltenden Stromspiegelschaltung verbunden wird und die PLL-Schaltung einen konstanten Ausgangsstrom der Referenzstrom-Erzeugungsschaltung (9) in die Stromspiegelschaltungen eingibt und die Ausgangsströme der Stromspiegelschaltungen addiert, um einen Ausgangsstrom der variablen Stromquelle (7) zu erzeugen.PLL circuit according to claim 7, wherein the variable current source ( 7 ) a plurality of current mirror circuits, a plurality of switches, a control circuit ( 10 ) and a reference current generating circuit ( 9 ) having, the base of the respective output transistor of the current mirror circuits of the control circuit ( 10 ) is connected to an emitter of the output transistor or a base of the input transistor of the current mirror circuit including the output transistor, and the PLL circuit outputs a constant output current of the reference current generating circuit (FIG. 9 ) inputs into the current mirror circuits and adds the output currents of the current mirror circuits to an output current of the variable current source ( 7 ) to create. PLL-Schaltung nach Anspruch 3 oder 4, wobei der Phasenkomparator (11) in gleicher Weise wie in Anspruch 7 für den Phasenkomparator variabler Verstärkung ausgestaltet ist, außer daß die in Anspruch 7 angegebene variable Stromquelle von einer Referenzstrom-Erzeugungsschaltung (9) zur Erzeugung einer Konstantstromausgabe ersetzt ist, und die Ausgangssignalamplitude des Verstärkers variabler Verstärkung, die in den Phasenkomparator eingegeben wird, kleiner als k·T/q festgelegt ist.PLL circuit according to claim 3 or 4, wherein the phase comparator ( 11 ) is configured in the same way as in claim 7 for the variable-gain phase comparator, except that the variable current source specified in claim 7 is provided by a reference current generating circuit (12). 9 ) is substituted for generating a constant current output, and the output signal amplitude of the variable gain amplifier input to the phase comparator is set smaller than k · T / q. Funkkommunikations-Endgerät, aufweisend: ein Sendersystem (23) mit einem Quadraturmodulator (17), in den I- und Q-Signale eingegeben werden, einer PLL-Schaltung (18), die zum Empfang eines von den I- und Q-Signalen modulierten ZF-Signals mit einem Ausgangsanschluß des Quadraturmodulators verbunden ist, und einem mit einem Ausgangsanschluß der PLL-Schaltung verbundenen Leistungsverstärker (19), ein Empfängersystem (22) zur Ausgabe von I- und Q-Signalen, eine Antenne (21), und einen die Antenne, das Sendersystem und das Empfängersystem verbindenden Antennenschalter (20), wobei die PLL-Schaltung eine PLL-Schaltung nach einem der Ansprüche 1 bis 9 ist.A radio communication terminal, comprising: a transmitter system ( 23 ) with a quadrature modulator ( 17 ), in which I and Q signals are input, to a PLL circuit ( 18 ) connected to an output terminal of the quadrature modulator for receiving an IF signal modulated by the I and Q signals, and a power amplifier connected to an output terminal of the PLL circuit (12); 19 ), a receiver system ( 22 ) for the output of I and Q signals, an antenna ( 21 ), and an antenna switch connecting the antenna, the transmitter system and the receiver system ( 20 ), wherein the PLL circuit is a PLL circuit according to one of claims 1 to 9. Funkkommunikations-Endgerät nach Anspruch 10, das ein Funktelefon enthält, das folgendes aufweist: ein Mikrophon (24) zur Entgegennahme von Sprache als Analogsignal, einen ersten A-D-Wandler (25) zum Umwandeln des Analogsignals vom Mikrophon in ein Digitalsignal, eine erste Digitalsignal-Verarbeitungseinheit (26) zur Verarbeitung des Digitalsignals vom ersten A-D-Wandler, einen ersten D-A-Wandler (27) zum Umwandeln eines Digitalsignals von der ersten Digitalsignal-Verarbeitungseinheit in ein Analogsignal und zur Ausgabe des Analogsignals an das Sendersystem (23), einen zweiten A-D-Wandler (28) zur Entgegennahme des Analogsignals vom Empfängersystem (22), um es in ein Digitalsignal umzuwandeln, eine zweite Digitalsignal-Verarbeitungseinheit (26) zur Verarbeitung des Digitalsignals vom zweiten A-D-Wandler, einen zweiten D-A-Wandler (29) zum Umwandeln des Digitalsignals von der zweiten Digitalsignal-Verarbeitungseinheit in ein Analogsignal, und einen Lautsprecher (30) zur Ausgabe des Analogsignals vom zweiten D-A-Wandler als Sprache.A radio communication terminal according to claim 10 including a radio telephone comprising: a microphone ( 24 ) for receiving speech as an analog signal, a first AD converter ( 25 ) for converting the analog signal from the microphone into a digital signal, a first digital signal processing unit ( 26 ) for processing the digital signal from the first AD converter, a first DA converter ( 27 ) for converting a digital signal from the first digital signal processing unit into an analog signal and for outputting the analog signal to the transmitter system ( 23 ), a second AD converter ( 28 ) for receiving the analog signal from the receiver system ( 22 ) to convert it to a digital signal, a second digital signal processing unit ( 26 ) for processing the digital signal from the second AD converter, a second DA converter ( 29 ) for converting the digital signal from the second digital signal processing unit into an analog signal, and a speaker ( 30 ) for outputting the analog signal from the second DA converter as speech.
DE69934020T 1998-09-17 1999-09-14 PLL-CIRCUIT AND RADIO COMMUNICATION TRANSMITTER WITH A PHASE RULE LOOP Expired - Lifetime DE69934020T2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26256198A JP4056145B2 (en) 1998-09-17 1998-09-17 PLL circuit and wireless communication terminal device using the same
JP26256198 1998-09-17
PCT/JP1999/005012 WO2000018014A1 (en) 1998-09-17 1999-09-14 Pll circuit and radio communication terminal using pll

Publications (2)

Publication Number Publication Date
DE69934020D1 DE69934020D1 (en) 2006-12-28
DE69934020T2 true DE69934020T2 (en) 2007-06-21

Family

ID=17377526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934020T Expired - Lifetime DE69934020T2 (en) 1998-09-17 1999-09-14 PLL-CIRCUIT AND RADIO COMMUNICATION TRANSMITTER WITH A PHASE RULE LOOP

Country Status (7)

Country Link
US (3) US6996377B1 (en)
EP (2) EP1115205B1 (en)
JP (1) JP4056145B2 (en)
KR (1) KR100687146B1 (en)
CN (1) CN1169296C (en)
DE (1) DE69934020T2 (en)
WO (1) WO2000018014A1 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056145B2 (en) * 1998-09-17 2008-03-05 株式会社ルネサステクノロジ PLL circuit and wireless communication terminal device using the same
US8014724B2 (en) * 1999-10-21 2011-09-06 Broadcom Corporation System and method for signal limiting
EP1183785A1 (en) * 2000-03-21 2002-03-06 Koninklijke Philips Electronics N.V. Communication system with frequency modulation and with a single local oscillator
US6975686B1 (en) * 2000-10-31 2005-12-13 Telefonaktiebolaget L.M. Ericsson IQ modulation systems and methods that use separate phase and amplitude signal paths
EP1346467B1 (en) * 2000-11-29 2010-02-10 Broadcom Corporation Integrated direct conversion satellite tuner
GB2389251B (en) * 2002-05-31 2005-09-07 Hitachi Ltd A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
GB2389253B (en) 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
GB2412513B (en) 2002-05-31 2006-03-08 Renesas Tech Corp Apparatus for radio telecommunication system and method of building up output power
GB2416254B (en) 2002-05-31 2006-06-28 Renesas Tech Corp Semiconductor integrated circuit for communication, radio-communications apparatus, and transmission starting method
US7643847B2 (en) * 2003-02-07 2010-01-05 St-Ericsson Sa Versatile baseband signal input current splitter
EP1555756B1 (en) * 2004-01-13 2007-07-25 Harman/Becker Automotive Systems GmbH Radio receiver having adaptive frequency regulator
US7154346B2 (en) * 2004-07-30 2006-12-26 Broadcom Corporation Apparatus and method to provide a local oscillator signal
WO2006010953A2 (en) 2004-07-30 2006-02-02 Andrew Richardson A local network node
EP1779543B1 (en) 2004-07-30 2012-04-25 Andrew Richardson Signal transmission method from a local network node
EP1782551B1 (en) 2004-07-30 2016-10-05 CommScope Technologies LLC Power control in a local network node (lnn)
US7535976B2 (en) * 2004-07-30 2009-05-19 Broadcom Corporation Apparatus and method for integration of tuner functions in a digital receiver
JP4752272B2 (en) * 2005-01-05 2011-08-17 ソニー株式会社 Communication device
US7397311B2 (en) * 2005-05-25 2008-07-08 Rf Magic Inc. Oscillator coupling to reduce spurious signals in receiver circuits
US7818078B2 (en) * 2005-06-06 2010-10-19 Gonzalo Fuentes Iriarte Interface device for wireless audio applications
US10044381B2 (en) * 2012-02-23 2018-08-07 Qualcomm Incorporated Wireless device with filters to support co-existence in adjacent frequency bands
KR101351589B1 (en) 2013-01-30 2014-01-16 한국과학기술원 System for multi antenna communication system
US9252790B2 (en) 2014-04-11 2016-02-02 Qualcomm Incorporated Locking multiple voltage-controlled oscillators with a single phase-locked loop
US9455666B2 (en) * 2015-02-13 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple frequency LC voltage controlled oscillator scheme
US9425808B1 (en) * 2015-06-05 2016-08-23 Texas Instruments Incorporated Frequency detector

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843632A (en) * 1981-09-01 1983-03-14 テクトロニツクス・インコ−ポレイテツド Phase fixing circuit
FR2564663B1 (en) * 1984-05-15 1986-09-19 Radiotechnique FREQUENCY DEMODULATOR WITH ADJUSTABLE BANDWIDTH
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
US4952889A (en) * 1989-04-28 1990-08-28 Motorola, Inc. Loop filter modulated synthesizer
US5175729A (en) * 1991-06-05 1992-12-29 Motorola, Inc. Radio with fast lock phase-locked loop
FR2685583B1 (en) * 1991-12-23 1997-01-03 Applic Gles Electr Meca MULTIBAND FREQUENCY SYNTHESIZER.
JPH05315950A (en) * 1992-05-14 1993-11-26 Matsushita Electric Ind Co Ltd Pll circuit
EP0691746A1 (en) * 1993-03-18 1996-01-10 Kabushiki Kaisha Toshiba Frequency synthesizer
US5359297A (en) * 1993-10-28 1994-10-25 Motorola, Inc. VCO power-up circuit for PLL and method thereof
JPH0967044A (en) 1995-08-30 1997-03-11 Canon Inc Sheet stack presence state detecting device and image processing device
JPH09186587A (en) * 1995-12-31 1997-07-15 Kenwood Corp Pll circuit
KR100193862B1 (en) * 1996-03-19 1999-06-15 윤종용 Frequency converter to get stable frequency
US5821874A (en) * 1996-03-19 1998-10-13 Sony Corporation Messaging terminal with voice notification
JPH09289447A (en) * 1996-04-22 1997-11-04 Sony Corp Pll circuit
JP3839117B2 (en) * 1997-01-30 2006-11-01 株式会社ルネサステクノロジ PLL circuit and wireless communication terminal device using the same
JP2993559B2 (en) * 1997-03-31 1999-12-20 日本電気株式会社 Phase locked loop
US6208875B1 (en) * 1998-04-08 2001-03-27 Conexant Systems, Inc. RF architecture for cellular dual-band telephones
JP4056145B2 (en) * 1998-09-17 2008-03-05 株式会社ルネサステクノロジ PLL circuit and wireless communication terminal device using the same
JP4036636B2 (en) * 2001-11-26 2008-01-23 アジレント・テクノロジーズ・インク Phase-locked-loop oscillator with a function to compensate for the loop gain

Also Published As

Publication number Publication date
CN1169296C (en) 2004-09-29
JP2000091915A (en) 2000-03-31
KR100687146B1 (en) 2007-02-27
EP1758255A2 (en) 2007-02-28
CN1322402A (en) 2001-11-14
JP4056145B2 (en) 2008-03-05
US6996377B1 (en) 2006-02-07
EP1115205A1 (en) 2001-07-11
DE69934020D1 (en) 2006-12-28
EP1115205B1 (en) 2006-11-15
US6970683B2 (en) 2005-11-29
US7333779B2 (en) 2008-02-19
EP1758255B1 (en) 2014-03-26
EP1758255A3 (en) 2010-11-24
US20050215222A1 (en) 2005-09-29
EP1115205A4 (en) 2004-03-24
WO2000018014A1 (en) 2000-03-30
US20030143960A1 (en) 2003-07-31
KR20010085815A (en) 2001-09-07

Similar Documents

Publication Publication Date Title
DE69934020T2 (en) PLL-CIRCUIT AND RADIO COMMUNICATION TRANSMITTER WITH A PHASE RULE LOOP
DE69832705T2 (en) MULTIPLE WAY DIRECTLY MIXED RECEIVER
DE60006136T2 (en) GAIN CONTROL LOOP FOR FREQUENCY CONVERSION OF ORTHOGONAL SIGNALS
DE69834875T2 (en) FREQUENCY CIRCUIT IMPLEMENTATION
DE4126080C2 (en) Mixer system for a direct implementation recipient
DE60033114T2 (en) Multiband mobile unit
DE69737000T2 (en) Radio transmitter Receiver for sending and receiving MF signals in two bands
DE69534121T2 (en) DUAL-MODE SATELLITE / CELLULAR TELEPHONE WITH A FREQUENCY SYNTHETIZER
KR920007089B1 (en) Rf tuning circuit which provides image frequency rejection
EP1374428B1 (en) Transceiver
DE60034507T2 (en) Radio transceiver for transmitting and receiving in at least two frequency ranges
DE19954255B4 (en) Phase Lock Loop and related procedure
DE60034301T2 (en) Feedforward amplifier and control circuit therefor
DE69936121T2 (en) Signal processing device and communication device
DE10197085T5 (en) Quadrature oscillator with phase error correction
DE19509260A1 (en) Transceiver signal processor for digital, cordless telephone
DE112004002326T5 (en) Multi-mode and multi-band RF transceiver and associated communication method
DE69833184T2 (en) Device in a communication system
EP1405413B1 (en) Multiplier circuit
US4710970A (en) Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal
DE10245609B4 (en) mixing device
WO1989000791A1 (en) Oscillator network for radio receiver
DE69818075T2 (en) SIGNAL PROCESSING SYSTEM
DE3412191A1 (en) Integrable receiver circuit
DE3626792C2 (en)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAG, JP

Owner name: TTPCOM LTD., ROYSTON, HERTFORDSHIRE, GB