DE69930227T2 - Verfahren zum Herstellen eines elektronischen Bauelementes - Google Patents

Verfahren zum Herstellen eines elektronischen Bauelementes Download PDF

Info

Publication number
DE69930227T2
DE69930227T2 DE69930227T DE69930227T DE69930227T2 DE 69930227 T2 DE69930227 T2 DE 69930227T2 DE 69930227 T DE69930227 T DE 69930227T DE 69930227 T DE69930227 T DE 69930227T DE 69930227 T2 DE69930227 T2 DE 69930227T2
Authority
DE
Germany
Prior art keywords
chip
substrate
terminals
antenna
tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69930227T
Other languages
English (en)
Other versions
DE69930227D1 (de
Inventor
Sophie Girard
Denis Vere
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axalto SA
Original Assignee
Axalto SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axalto SA filed Critical Axalto SA
Publication of DE69930227D1 publication Critical patent/DE69930227D1/de
Application granted granted Critical
Publication of DE69930227T2 publication Critical patent/DE69930227T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Credit Cards Or The Like (AREA)

Description

  • Die vorliegende Erfindung hat ein Fertigungsverfahren eines elektronischen Bauteils zum Gegenstand.
  • Genauer gesagt bezieht sich die Erfindung auf die Herstellung eines solchen Bauteils, das ein Isoliersubstrat mit Leiterbahnen und mindestens einen Halbleiterchip umfasst, der auf dem besagten Isoliersubstrat montiert ist.
  • In zahlreichen Fällen ist man dazu veranlasst, einen Halbleiterchip auf eine gedruckte Schaltung zu montieren, insbesondere auf sehr kleine Schaltungen. Dies gilt zum Beispiel für Karten mit elektronischem Speicher, egal ob es sich dabei um Karten mit Kontakten oder um kontaktlose Karten handelt, d. h. Karten, bei denen die Informations- und Energieübertragung zwischen Karte und Lesegerät durch eine elektromagnetische Welle erfolgt.
  • Bei einer Karte mit elektronischem Speicher mit Kontakten dienen die Leiterbahnen der gedruckten Schaltung dazu, die externen Kontaktstellen der Karte mit den Klemmen des Halbleiterchips zu verbinden, um ein elektronisches Modul zu bilden. Bei einer kontaktlosen Karte dienen die Metallisierungen dazu, die Antenne der Karte zu bilden und diese mit dem Halbleiterchip zu verbinden.
  • Bei all diesen Anwendungen sowie bei vielen anderen wird bei den bekannten Lösungen zur Herstellung der Leiterbahnen der gedruckten Schaltung auf einem weichen oder harten isolierenden Träger ein Kupfermuster aufgetragen oder fixiert, das entweder aus der Einlagerung von Kupferdrähten oder Drähten aus einem anderen Metall besteht oder aber es wird eine Kupferfolie angebracht, die dann chemisch geätzt wird, um die gewünschten Bahnen zu erhalten. Ausgehend von dieser gedruckten Schaltung fixiert man dann den Chip auf die Zone.
  • Das US-Patent 5 566 441 beschreibt ein Fertigungsverfahren eines elektronischen Bauteils in der Art einer Chipkarte, bei der eine Antenne auf ein Substrat siebgedruckt wird, anschließend werden leitfähige Bumps, die eine Mischung aus einem leitfähigen Material und einem haftenden Material umfassen, auf die Kontaktstellen der Antenne aufgetragen und schließlich wird ein Chip aufgesetzt, sodass seine hervorstehenden Kontaktstellen jeweils mit den Bumps aus leitfähigem Haftmaterial, die auf den Kontaktstellen der Antenne realisiert werden, in Kontakt kommen. Die Bumps aus leitfähigem Haftmaterial ermöglichen so, gleichzeitig einen elektrischen Kontakt und eine gute mechanische Fixierung von Chip und Antenne zu gewährleisten.
  • Die Patentanmeldung WO97/27646 beschreibt eine Methode zur Realisierung eines wirksamen Bondens zwischen einem Chip und einem anderen elektronischen Bauteil. Dazu wird ein leitfähiges Haftmaterial auf den leitenden Klemmen des Chips angebracht. Der Chip wird dann auf das andere Bauteil so übertragen, dass das auf seinen leitenden Klemmen aufgetragene Haftmittel gegenüber den Leiterbahnen des anderen Bauteils liegt. Anschließend wird auf beide Bauteile ein Druck ausgeübt, sodass das leitfähige Haftmittel eine mechanische Fixierung und einen elektrischen Kontakt zwischen den einzelnen Leiterbahnen und -klemmen gewährleistet.
  • Diese technischen Lösungen zur Herstellung einer gedruckten Schaltung haben sich allerdings als relativ teuer erwiesen. Nun ist jedoch bekannt, dass insbesondere bei der Herstellung von Karten mit elektronischem Speicher mit oder ohne Kontakt die Fertigungskosten der Karte und damit des Moduls mit dem Halbleiterchip so günstig wie möglich sein müssen.
  • Ein Ziel der Erfindung ist also die Vorlage eines Fertigungsverfahrens für ein elektronisches Bauteil, bestehend aus einem Element der gedruckten Schaltung, auf das mindestens ein Chip oder Halbleiterlötauge fixiert wird und dessen Fertigungskosten im Vergleich zu den bekannten Techniken günstig sind.
  • Zum Erreichen dieses Ziels ist das erfindungsgemäße Fertigungsverfahren eines elektronischen Bauteils in der Art einer Chipkarte, die ein Isoliersubstrat mit eine Antenne bildenden Leiterbahnen und einen auf dem besagten Substrat montierten Halbleiterchip umfasst, darin gekennzeichnet, dass es folgende Etappen umfasst:
    durch Siebdruck werden die besagten, eine Antenne bildenden Leiterbahnen auf dem Substrat mithilfe einer polymerisierbaren leitfähigen Tinte hergestellt,
    man stellt den besagten Halbleiterchip mit den Kontaktstellen bereit,
    man stellt zumindest an bestimmten dieser Stellen reliefförmige und leitfähige Klemmen her und
    man bringt den besagten Chip auf dem Substrat derartig an, während die besagte leitfähige Tinte der die Antenne bildenden Leiterbahnen noch nicht trocken ist, dass das Ende der besagten Klemmen an entsprechenden Stellen in die Tinte eindringt.
  • Vorteilhafterweise fixiert man diesen Chip mechanisch durch Polymerisieren eines isolierenden und haftenden Harzes, das zwischen der Unterseite des Chips und der Oberseite des Substrats angebracht wird, auf das Substrat.
  • Es leuchtet ein, dass durch die Herstellung der Leiterbahnen der gedruckten Schaltung durch Siebdruck mithilfe einer leitfähigen Tinte die Kosten im Vergleich zu den herkömmlichen Techniken, bei denen eine Metallablagerung geätzt werden muss oder eine vorab zugeschnittene Kupferfolie angewendet wird, deutlich gesenkt werden können.
  • Es leuchtet auch ein, dass dank der Tatsache, dass der Halbleiterchip mit diesen vorstehenden Verbindungsklemmen angebracht wird, während die mithilfe der siebgedruckten Tinte gefertigten Leiterbahnen noch nicht trocken sind, ein sehr guter elektrischer Kontakt zwischen dem Chip und den Leiterbahnen gewährleistet wird, ohne dass dabei wie bei den früheren Techniken die Anwendung eines leitfähigen Klebers erforderlich ist.
  • Nach einer ersten Ausführungsart wird das Klebeharz nach Anbringen des Chips auf dem Substrat durch Kapillarität zwischen dem Substrat und dem Chip angebracht.
  • Nach einer zweiten Ausführungsart wird das isolierende Klebeharz auf der Unterseite des Chips angebracht, bevor dieser auf das Substrat gesetzt wird.
  • Ein anderes Ziel der Erfindung liegt darin, ein elektronisches Bauteil vorzuschlagen, das ein Isoliersubstrat mit Leiterbahnen umfasst, die mit einer leitfähigen Tinte hergestellt werden, einen Halbleiterchip mit Kontaktstellen und Mitteln zur mechanischen Fixierung des Chips auf dem Substrat, dadurch gekennzeichnet, dass zumindest bestimmte Kontaktstellen mit einer reliefförmigen und leitfähigen Klemme versehen sind, und dass das Ende der leitfähigen Klemmen in die leitfähige Tinte eindringt, die zur Realisierung dieser Bahnen dient.
  • Es leuchtet ein, dass man auf diese Weise ein Bauteil hat, bei dem die elektrische Verbindung zwischen Chip und Leiterbahnen aus dem Eindringen der Enden der leitfähigen Klemmen in die Tinte hervorgeht, die die Leiterbahnen bilden.
  • Weitere Merkmale und Vorteile der Erfindung werden beim Lesen der folgenden Beschreibung mehrerer Ausführungsweisen deutlich, die als Beispiel aufgeführt werden, jedoch nicht einschränkend sind. Die Beschreibung bezieht sich auf beiliegende Abbildungen, wobei:
  • die 1 ein vertikaler Schnitt durch einen Halbleiterchip ist, der auf einer erfindungsgemäßen gedruckten Schaltung fixiert ist;
  • die 2 eine Draufsicht auf ein Ausführungsbeispiel eines Bauteils ist, das eine einem Chip zugeordnete Antenne bildet;
  • die 3 eine Draufsicht einer ersten Ausführungsweise der Siebdruckplatte zur Herstellung der Leiterbahnen ist; und
  • die 4a und 4b Teilansichten sind, die eine zweite Ausführungsweise der Siebdruckplatte darstellen.
  • Als erstes werden in Bezugnahme auf die 1 die einzelnen Etappen des Fertigungsverfahrens des elektronischen Bauteils beschrieben, das aus der gedruckten Schaltung und einem Halbleiterchip besteht. Zunächst werden auf einem Isoliersubstrat 10, das weich oder hart sein kann, Leiterbahnen 12, 14 hergestellt, die ebenfalls die Anschlussklemmen 16, 18 des Halbleiterchips 20 zu den Leiterbahnen 12 und 14 bilden. Gemäß einem wichtigen Merkmal der Erfindung werden die Leiterbahnen 12, 14 durch Siebdruck einer leitfähigen Tinte durch eine Platte hergestellt. Im Weiteren werden wir näher auf die Herstellungsweise durch den Siebdruck eingehen. Diese an sich bekannten Tinten sind thermoplastische oder wärmeaushärtende polymerisierbare Verbindungen, die mit Metallteilchen angereichert sind.
  • Zudem realisiert man auf der Rückseite 20a des Halbleiterchips 20 und den Kontaktstellen 22 und 24 gegenüberliegend reliefförmige Anschlussklemmen wie 26 und 28. Diese Klemmen werden meist durch den englischen Begriff als Bumps bezeichnet. Vorteilhafterweise können die reliefförmigen Klemmen 26 und 28 durch eine Siebdrucktechnik einer leitfähigen Tinte auf der Rückseite 20a des Halbleiterchips erzielt werden.
  • Nach Herstellen der Leiterbahnen 12 und 14 sowie der Bumps 26 und 28 wird der Halbleiterchip 20 so angebracht, dass die Bumps 26 und 28 den Anschlussbereichen 16 und 18 der Leiterbahnen gegenüberliegen. Die Anordnung erfolgt, während die siebgedruckte Tinte, die die Leiterbahnen bildet, noch nicht trocken ist, d. h. sie befindet sich noch in einem viskösen Zustand und ist noch nicht ganz fest. Auf diese Art lässt sich das Eindringen des freien Endes der Bumps 26 und 28 in die leitfähige Tinte erreichen, was einen sehr guten elektrischen Kontakt zwischen diesen beiden Elementen gewährleistet. In einem späteren Schritt führt man zwischen der Rückseite 20a des Chips 20 und der Oberseite 10a des Substrats 10 ein isolierendes Klebeharz 30 ein. Durch Polymerisierung dieses Harzes wird die mechanische Verbindung zwischen dem Substrat 10 und dem Chip 20 hergestellt.
  • Man versteht, dass man auf diese Weise das gewünschte System erhält, das aus dem Substrat 10, den Leiterbahnen 12, 14 und dem Halbleiterchip 20 besteht, der elektrisch mit den Leiterbahnen verbunden und mechanisch mit dem Substrat gefestigt ist.
  • Wahlweise kann man auf der Unterseite des Chips eine Schicht eines isolierenden Klebstoffes anbringen und den so präparierten Chip auf dem Substrat anordnen.
  • In der 2 ist ein Beispiel elektronischer Bauteile gezeigt, die durch die vorausgehend aufgeführte Technik realisierbar sind. Auf dieser Abbildung wird das Isoliersubstrat 32 gezeigt, auf dem eine geschlossene, in etwa rechteckige Leiterbahn 34 realisiert wird, die eine Antenne bildet. Diese Leiterbahn 34 umfasst zwei Anschlussbereiche 38 und 40 für die Anschlussklemmen 42 und 44 eines Halbleiterchips 46. Auf dieser Abbildung ist auch der isolierende Klebstoff 48 zu sehen.
  • In Bezugnahme auf die 3 wird nun eine erste Ausführungsart der Platte 56 beschrieben, die zur Herstellung durch Siebdruck der Leiterbahn 34 mit ihren Anschlussbereichen 38 und 40 dient.
  • Die Blende 56 besteht aus einem Blatt aus Stahl oder Polyester 58, in das zwei Fenster 60 und 62 eingearbeitet wurden entsprechend der Zone, in der man die Anschlussklemmen und eine Bahn 64 herstellen will, die der Form der angestrebten Leiterbahn 34 entspricht. Diese Bahn 64 besteht aus in das Blatt 58 eingearbeiteten Mikroperforierungen. Auf diese Weise erhält man während des Siebdruckvorgangs mit der leitfähigen Tinte in den Bereichen 60 und 62, die den Anschlussklemmen entsprechen, eine stärkere Tintenablagerung als für den umlaufenden Teil 64 der Metallisierung.
  • Die 4a und 4b zeigen eine andere Ausführungsart der Siebdruckplatte. Bei dieser Ausführungsart geht man von einer herkömmlichen Platte aus, die aus Fasermaschen 70 besteht, z. B. aus Polyester. In dem Bereich, in dem man eine stärkere Tintenablagerung anstrebt und der in der 4a durch den Kreis 72 dargestellt ist, werden die Fasern an ihren Knoten 74 verschweißt. Nach dem Verschweißen der Fasern in diesem Bereich schneidet man in der Platte ein Fenster 76 aus, das der genauen Zone entspricht, in der die Tintenablagerung stärker sein muss. Selbstverständlich muss die Zone 72, in der die Fasern im Bereich der Knoten verschweißt wurden, das auszuschneidende Fenster 76 umfassen.

Claims (7)

  1. Fertigungsverfahren eines elektronischen Bauteils in der Art einer Chipkarte, die ein Isoliersubstrat (10) mit eine Antenne bildenden Leiterbahnen und einen auf dem besagten Substrat montierten Halbleiterchip (20) umfasst, darin gekennzeichnet, dass es folgende Etappen umfasst: durch Siebdruck werden die besagten, eine Antenne bildenden Leiterbahnen auf dem Substrat mithilfe einer polymerisierbaren leitfähigen Tinte hergestellt, man stellt den besagten Halbleiterchip mit den Kontaktstellen bereit, man stellt zumindest auf bestimmten dieser Stellen reliefförmige und leitfähige Klemmen (26) her und man bringt den besagten Chip auf dem Substrat derartig an, dass während die besagte leitfähige Tinte der die Antenne bildenden Leiterbahnen noch nicht trocken ist, das Ende der besagten Klemmen an den entsprechenden Stellen in die Tinte eindringt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man den besagten Chip durch Polymerisieren eines isolierenden Klebeharzes, das zwischen der Unterseite des Chips und der Oberseite des Substrats angebracht wird, auf dem besagten Substrat mechanisch fixiert.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das besagte Klebeharz nach dem Anbringen des Chips auf dem Substrat zwischen dem Substrat und dem Chip aufgetragen wird.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das besagte isolierende Klebeharz vor dem Anbringen des Chips auf dem Substrat auf der Unterseite des Chips aufgetragen wird.
  5. Verfahren nach einem beliebigen der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die reliefförmigen Kontaktstellen auf der Unterseite des Chips durch Siebdruck realisiert werden.
  6. Verfahren nach einem beliebigen der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass man zum Herstellen der Leiterbahnen durch Siebdruck als Platte ein Blatt verwendet, in dem die den Bahnen entsprechenden Zonen durch Mikroperforierungen und die den Anschlussbereichen entsprechenden Zonen durch Fenster definiert werden.
  7. Verfahren nach einem beliebigen der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass man zum Herstellen der Siebdruckplatte für Leiterbahnen und Anschlussklemmen von einer Platte mit Fasermaschen aus Kunststoff ausgeht, man die Fasern in der Zone miteinander verschweißt, die die Fläche enthält, in der man einen Anschlussbereich herstellen möchte und man in der besagten Zone den der besagten Fläche entsprechenden Teil ausschneidet.
DE69930227T 1998-04-30 1999-03-17 Verfahren zum Herstellen eines elektronischen Bauelementes Expired - Lifetime DE69930227T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9805484 1998-04-30
FR9805484A FR2778308B1 (fr) 1998-04-30 1998-04-30 Procede de realisation d'un composant electronique et composant electronique

Publications (2)

Publication Number Publication Date
DE69930227D1 DE69930227D1 (de) 2006-05-04
DE69930227T2 true DE69930227T2 (de) 2006-11-23

Family

ID=9525902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69930227T Expired - Lifetime DE69930227T2 (de) 1998-04-30 1999-03-17 Verfahren zum Herstellen eines elektronischen Bauelementes

Country Status (4)

Country Link
US (1) US6281048B1 (de)
EP (1) EP0954021B1 (de)
DE (1) DE69930227T2 (de)
FR (1) FR2778308B1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651891B1 (en) * 1997-11-04 2003-11-25 Elke Zakel Method for producing contactless chip cards and corresponding contactless chip card
FR2775810B1 (fr) 1998-03-09 2000-04-28 Gemplus Card Int Procede de fabrication de cartes sans contact
FR2790849B1 (fr) * 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
DE10117994A1 (de) * 2001-04-10 2002-10-24 Orga Kartensysteme Gmbh Trägerfolie für elektronische Bauelemente zur Einlaminierung in Chipkarten
FR2826153B1 (fr) * 2001-06-14 2004-05-28 A S K Procede de connexion d'une puce a une antenne d'un dispositif d'identification par radio-frequence du type carte a puce sans contact
FR2826154B1 (fr) * 2001-06-14 2004-07-23 A S K Carte a puce sans contact avec un support d'antenne et un support de puce en materiau fibreux
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US20050167797A1 (en) * 2004-01-29 2005-08-04 Advanpack Solutions Pte Ltd Structure package
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
GB2429111A (en) * 2005-08-10 2007-02-14 Nicholas Jim Stone Electronic tag
US9516749B2 (en) * 2012-07-04 2016-12-06 Panasonic Intellectual Property Management Co., Ltd. Electronic component-mounted structure, IC card and COF package
CN107036054B (zh) * 2017-05-27 2023-05-12 重庆新天阳照明科技股份有限公司 一种印刷有导电油墨的led灯板、led灯板的制作工艺及冰箱用一体化led灯具

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
EP0449496B1 (de) * 1990-03-20 1994-07-20 Sharp Kabushiki Kaisha Verfahren zur Montage von einer Halbleiteranordnung
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
US5842273A (en) * 1996-01-26 1998-12-01 Hewlett-Packard Company Method of forming electrical interconnects using isotropic conductive adhesives and connections formed thereby
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure

Also Published As

Publication number Publication date
DE69930227D1 (de) 2006-05-04
EP0954021A1 (de) 1999-11-03
FR2778308B1 (fr) 2006-05-26
FR2778308A1 (fr) 1999-11-05
US6281048B1 (en) 2001-08-28
EP0954021B1 (de) 2006-03-08

Similar Documents

Publication Publication Date Title
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE69839276T2 (de) Verfahren zum herstellen einer chipkarte, geeignet zum kontaktbehafteten oder kontaktlosen betrieb
DE69000153T2 (de) Tragbare, mit bausteinen verbindbare elektronik.
EP0902973B1 (de) Trägerelement für einen halbleiterchip
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE69901712T2 (de) Perforierte antenne für ic karte und ic karte mit solcher antenne
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE69930227T2 (de) Verfahren zum Herstellen eines elektronischen Bauelementes
EP1152368A1 (de) Chipkarte
DE69905288T2 (de) Verfahren zur herstellung einer kontaktlosen chipkarte
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
WO1999005647A1 (de) Kontaktlos betreibbarer datenträger
DE3424241A1 (de) Automatisiertes herstellungsverfahren fuer eine gedruckte schaltung bzw. leiterplatte und deren anwendungsbereich
DE69613905T2 (de) Verwendung eines Mikromoduls als oberflächenmontiertes Gehäuse
DE19848821C1 (de) Verfahren zur Herstellung eines Transponders
DE19702532A1 (de) Chipkarte
DE60116378T2 (de) Elektronischer datenträger
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE60036784T2 (de) Integrierte schaltungsanordnung, elektronisches modul für chipkarte, das die anordnung benutzt, und verfahren zu deren herstellung
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
DE4437844C2 (de) Kontaktloser Datenträger und Verfahren zu seiner Herstellung
WO2009098033A1 (de) Verfahren zum herstellen einer leiterplatte
EP0992065B1 (de) Folie als träger von integrierten schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition