DE69827819T2 - Ein multifunktionelles arithmetisches gerät mit mehrwertangaben - Google Patents

Ein multifunktionelles arithmetisches gerät mit mehrwertangaben Download PDF

Info

Publication number
DE69827819T2
DE69827819T2 DE69827819T DE69827819T DE69827819T2 DE 69827819 T2 DE69827819 T2 DE 69827819T2 DE 69827819 T DE69827819 T DE 69827819T DE 69827819 T DE69827819 T DE 69827819T DE 69827819 T2 DE69827819 T2 DE 69827819T2
Authority
DE
Germany
Prior art keywords
input
output
value
gate
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69827819T
Other languages
English (en)
Other versions
DE69827819D1 (de
Inventor
Dixing Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE69827819D1 publication Critical patent/DE69827819D1/de
Application granted granted Critical
Publication of DE69827819T2 publication Critical patent/DE69827819T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/49Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Nonlinear Science (AREA)
  • Artificial Intelligence (AREA)
  • Logic Circuits (AREA)
  • Advance Control (AREA)
  • Feedback Control In General (AREA)

Description

  • TECHNISCHES GEBIET
  • Diese Erfindung betrifft das Gebiet der Datenverarbeitungs-Technologie. Speziell ist sie eine Art multifunktionaler arithmetische Vorrichtung mit Mehrfach-Wert-Zuständen und ist die Kerntechnologie für Hochgeschwindigkeits- und Hochleistungs-Computer, Computer-Netzwerke, Austausch- und Steuerungs/Regelungs-Systeme.
  • HINTERGRUND DER ERFINDUNG
  • Seit ihrer Erfindung in den 1940er Jahren ist die Architektur der von Neumann Maschine auf Computern, die fortgeschrittene Datenverarbeitungstechnologie repräsentieren, verwendet worden. Eine derartiger Computer ist hauptsächlich dadurch gekennzeichnet, dass: erstens Programme in einem internen Speicher gespeichert werden und die Verarbeitung seriell erfolgt; zweitens die Speicheradresse und die Speicherinhalte getrennt sind; drittens bestimmte Programme nur passiv ausgeführt werden können. Obgleich die Computer-Technologien während der letzten 50 Jahre signifikante Entwicklung erfahren haben, werden durch die traditionelle Computer-Architektur bedingte Begrenzungen mehr und mehr offensichtlich. Da die Funktionen der Hardware solcher Computer im Wesentlichen nur zwei Vorgänge, nämlich Schieben und Addieren, enthalten, sind die Software-Algorithmen verhältnismäßig gut auf die Hardware-Funktionen und -Strukturen ausgerichtet, wenn die Hardware für numerische Operationen verwendet wird. Jedoch, wenn diese für nicht-numerische Operationen verwendet wird, dann sind Software und Hardware weniger gut aufeinander ausgerichtet, hauptsächlich wegen der Tatsache, dass die Daten oder die Kenntnis bei der Speicherung nicht miteinander in Beziehung stehen und nur in Beziehung gebracht werden durch Kommunizieren der Adresse, wobei eine solche Kommunikation die Begrenzung der linearen Zwei-Werte-Logik nicht durchbrechen kann und relativ signifikanter Begrenzung während der logischen Deduktion begegnet. Intelligenz ist in der Tat die makroskopische Wirkung des Systems; dessen Mehrfach-Weg Eingangs-Information benötigt manchmal der parallelen und gleichzeitigen Interaktion, das heißt es benötigt parallele Umwandlung oder Bearbeitung von mehrfachen Werten oder mehrfachen logischen Ebenen und kann nicht vollständig durch zwei Werte oder binäre Bäume in der Zwei-Werte Logik repräsentiert werden. Es ist daher unmöglich das Hardware-Logik-System entsprechend der Architektur des menschlichen Gehirns durch die Verwendung der Zwei-Werte-Logik zu konstruieren. Währenddessen initiiert verstärktes Wachstum der IT-Technologie, wie auch moderne Wissenschaft und Technologie, immer höhere Anforderungen an Computer. Tatsächlich gibt es unbegrenzt Zwischenzustände zwischen gut und schlecht und zwischen vorhanden sein und nicht vorhanden sein. Eine Computer muss daher als Informations-Verarbeitungs-Werkzeug, welches das menschliche Gehirn nachbildet, fähig sein sich an die tatsächlichen Erfordernisse der Informations-Verarbeitung anzupassen. Es ist daher für Computer zwingend erforderlich den gegenwärtigen Zustand der Zwei-Werte-Logik zu durchbrechen, welcher bedeutet es gibt entweder 0 oder 1, entweder gut oder schlecht, entweder vorhanden oder nicht vorhanden, ohne irgendwelche Zwischenzustände.
  • Das US Patent No. 3,587,052 offenbart eine Transistor-Matrix in welcher eine Mehrzahl von Transistoren miteinander verbunden sind, um die Additions-Operation auszuführen.
  • ÜBERSICHT DER ERFINDUNG
  • Ein Ziel dieser Erfindung ist es, die Begrenzung der existierenden neuronalen Netzwerke zu durchbrechen und ein allgemeines neuronales Netzwerk mit Mehrfach-Wert-Logik bereitzustellen, welches anstrebt, dem Mechanismus der Struktur und der Funktion des neuronalen Netzwerks des menschlichen Gehirns zu gleichen, und auf diesem basierend eine Art von Mehrfach-Wert-Arithmetik-Vorrichtung zu konstruieren.
  • Ein anderes Ziel der Erfindung ist es, reziproke Logik zu verwirklichen, welche die operative Verwandtschaft von Addition und Subtraktion verwendet, und darauf basierend eine Art von reziproker Mehrzweck- und Mehrfach-Zustands-Logik-Arithmetik-Vorrichtung zu konstruieren, welche die Funktionen Verarbeitung, Austausch und Steuerung kombiniert.
  • Ein weiteres Ziel dieser Erfindung ist es, in Kombination mit moderner Mikroelektronik-Technologie eine Art von Mehr-Wert-Bitscheiben-Arithmetik-Vorrichtung mit wählbarem Zahlensystem in Form von Bitscheiben zu konstruieren.
  • Diese Erfindung umfasst ein Gatter-Array entsprechend dem Anspruch 1.
  • Die Beziehung zwischen dem Ausgangswert-Zustand und Eingangswert-Zustand des Gatter-Arrays ist basierend auf einer operativen Beziehung definiert, welche durch das Integer-Cluster-Modell repräsentiert ist. Es besteht daher nach Definition eine bestimmte operative Beziehung zwischen den beiden Werten. Die Verarbeitung ist jedoch nur über die Gatterfunktion der Gatter-Einrichtung bewerkstelligt, was bedeutet, dass die arithmetische Operation über die strukturelle Operation realisiert ist.
  • Eine solche strukturelle Operation, welche über das Gatter-Array mit Mehrfach-Wert-Zuständen realisiert ist, ist charakterisiert durch: Vereinheitlichung von Daten und Adresse wie von Speicherung und Berechnung, Verbindung zwischen Algorithmus und Struktur, Verbindung zwischen der Position des Eingangs-/Ausgangs-Anschlusses und des Bit-Wertes, Verbindung zwischen der operativen Beziehung und dem Bit-Wert, und direktes Abbilden des Algorithmus auf die parallele mehr-dimensionale Architektur des Informations-Verarbeitungs-Systems.
  • Eine solche Art von Mehrfach-Wert- und mehr-dimensionalem-Arithmetik-Array kann breite Verwendung finden in der Routing-Auswahl, der Austausch-Matrix, der Positions-Steuerung/Regelung, der Punkt-Steuerung/Regelung und digitalen Steuerungs/Regelungs-Technologien.
  • Eine derartige mathematische Operation kann eine Zwei-Wege-Eingabe/Ausgabe-logisch-reversible Operation sein, welche realisiert sein kann durch irgendeine von diesen Operationen: Addition, Subtraktion, Kombination von Addition und Subtraktion, und Kombination von einer Addition und zwei Subtraktionen.
  • Auf der Basis der oben erwähnten Mehrfach-Wert-Arithmetik-Vorrichtung kann die Vereinheitlichung von Daten und Adresse mittels der Verwendung moderner Mikroelektronik-Technologie und das Hinzufügen externer Schaltungen, welche Additions- und Subtraktions-Übertrags-, Zahlensystem-Bestimmungs-, Komplementär-Konversions- Funktionen besitzen, erreicht werden, um eine neue Bitscheiben-Arithmetik-Einheit zu konstruieren.
  • KURRZ BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt das Integer-Cluster Netzwerk-Modell dieser Erfindung;
  • 2 zeigt das Prinzip-Diagramm der Additions-Operations-Einheit, welches konstruiert ist für das auf 1 basierende Logik-Struktur-Modell;
  • 3 zeigt das Prinzip-Diagramm der Subtraktions-Operations-Einheit, welches konstruiert ist für das auf 1 basierende Logik-Struktur-Modell;
  • 4 zeigt das Prinzip-Diagramm der Additions/Subtraktions-Kombinations-Operations-Einheit, welches konstruiert ist für das auf 1 basierende Logik-Struktur-Modell;
  • 5 zeigt das Prinzip-Diagramm der Umkehr-Logik-Operations-Einheit basierend auf einer Additions- und zwei Subtraktions-Operationen;
  • 6 zeigt das Prinzip-Diagramm der Bitscheiben-Additions-Arithmetik-Einheit, welche konstruiert ist mittels Hinzufügen von Übertrag und Zahlensystem-Bestimmung auf der Basis der 2 als Kern;
  • 7 das Prinzip-Diagramm der Bitscheiben-Subtraktions-Arithmetik-Einheit, welche konstruiert ist mittels Hinzufügen von Übertrag und Zahlensystem-Bestimmung auf der Basis der 2 als Kern.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Nachfolgend ist in Kombination mit den beigefügten Zeichnungen eine detaillierte Beschreibung dieser Erfindung gegeben.
  • Als Erstes, mit Bezug auf 1, diese Erfindung ist auf der Basis des Integer-Cluster-Modells (ein Teil des Quasi-Holografischen-Element-Mathematik-Modells) als Logik-Struktur-Modell entworfen. Das Integer-Cluster-Modell ist selbst-organisiert basierend auf den Additions/Subtraktions-Operations-Beziehungen, welche das Selbst-Organisations-Modell der komplexen Struktur repräsentieren. Das Quasi-Mehrfach-Wert-Logik-Struktur-Modell, welches durch das Modell beibehalten wird, hat die maximale isomorphe Ähnlichkeit mit dem menschlichen Gehirn, hat die Fähigkeit zu Synthese und Konversion der Ursache-Wirkung Logik-Beziehung, welche ähnlich ist dem menschlichen Gehirn, kann ausreichen die Anforderungen des Systems für den Austausch und die Kommunikation von Information auf einer Realzeit- und Zwei-Wege-Basis zu erfüllen, und ist daher die effektive Logik-Grundlage für das Künstliche-Intelligenz-System. In diesem Modell sollte, wenn angenommen ist, dass jeder Parameter einen Speicherinhalt und ein Subsystem repräsentiert, eine inhärente logische Beziehung zwischen Inhalten oder Subsystemen bestehen, diese ist die Selbst-Organisations-Beziehung zwischen bestimmten Parameter-Typen. Dieses Modell ist daher das Selbst-Organisations-Prinzip-Modell der Gruppe von Parametern.
  • Es ist aus 1 ersichtlich, wenn jeder Parameter als Eingangs/Ausgangs-Punkt oder Eingangs/Ausgangs-Anschluss gesehen ist, dann würde jeder Punkt oder Anschluss einen anderen Wert-Zustand aufweisen, das ist das Mehrfach-Wert-Prinzip. Ein solcher Mehrfach-Wert-Zustand kann frei ausgedehnt oder erweitert werden, das heißt Zwischen-Zustands-Werte können frei zwischen zwei Werte eingeschoben werden. Die auf dieser Theorie basierende Arithmetik-Einheit wird fähig sein jede Art von Zahlensystem zu definieren, ohne durch die Binär-Code-Verarbeitung begrenzt zu sein, und ist fähig Operationen mit jeder Art von Zahlensystem auszuführen.
  • 1 definiert eine operative Beziehung und ein operatives Prinzip, das heißt es besteht eine operative oder logische Beziehung unter den Parametern, basierend auf der Eingangs- oder Ausgangs-Beziehung. Insbesondere kann eine solche operative Beziehung ihre operativen Funktionen durch die Verwendung verschiedener Schaltungs-Strukturen realisieren. Es wird verwiesen auf die 2, 3, 4; die Mehrfach-Wert-Arithmetik-Einheit mit Mehrfach-Wert-Zuständen dieser Erfindung umfasst ein Gatter-Array, das aus Gatter-Einrichtungen (100) basierend auf der Struktur von n Reihen × m Spalten erstellt ist, wobei die Gatter-Einrichtung (100) eine Einrichtung ist, welche eine Gatterfunktion hat, und wobei jede Gatter-Einrichtung (100) zumindest zwei Eingangs-Anschlüsse und zumindest einen Ausgangs-Anschluss aufweisen muss; einer der Eingangs-Anschlüsse einer jeden Gatter-Einrichtung (100) in derselben Reihe ist miteinander verbunden als ein Reihen-Eingangs-Kontakt, der andere Eingangs-Anschluss einer jeden Gatter-Einrichtung (100) in derselben Spalte ist miteinander verbunden als ein Spalten-Eingangs-Kontakt, variable Eingangswert-Zustände (Gewicht) bestehen zwischen den Reihen-Eingangs-Kontakten, ähnlich bestehen variable Eingangswert-Zustände (Gewicht) zwischen den Spalten-Eingangs-Kontakten. Weiter gibt es eine Korrespondenz-Beziehung zwischen dem Eingangswert-Zustand einer jeden Gatter-Einrichtung (100) und deren Position im Array. Der Wert des Eingangswert-Zustands des Reihen-Eingangs-Kontakts wird in dem Bereich von 0 bis (n – 1) sein, während der Wert des Eingangswert-Zustands des Spalten-Eingangs-Kontakts in dem Bereich von 0 bis (m – 1) liegen wird. Jeder Ausgangs-Anschluss dieser Gatter-Einrichtung (100) hat auch einen Ausgangswert-Zustand. Eine arithmetische Beziehung existiert zwischen dem Ausgangswert-Zustand einer jeden Gatter-Einrichtung (100) und deren Eingangswert-Zustand basierend auf dem Selbst-Organisations-Prinzip-Modell des Integer-Clusters. Ausgangs-Anschlüsse dieser Gatter-Einrichtungen (100) mit demselben operativen Ausgangswert-Zustand sind miteinander durch eine isolierende Schaltung zu einem Ausgangs-Kontakt verbunden. Der Ausgangswert-Zustand des Ausgangs-Kontakts wird in einem Bereich von 0 bis (n + m – 1) liegen; während die Ausgabe des Ausgangswert-Zustands durch die Gatterfunktion der Gatter-Einrichtung bestimmt ist.
  • Es ist aus obiger Feststellung erkennbar, dass die Beziehung zwischen dem Ausgangswert-Zustand und dem Eingangswert-Zustand der Gatter-Einrichtung basierend auf der durch das oben erwähnte Integer-Cluster-Modell repräsentierten operativen Beziehung definiert werden kann. Über eine solche Definition besteht eine bestimmte operative Beziehung zwischen den Beiden, während die Verarbeitung über die Gatterfunktion der Gatter-Einrichtung realisiert wird, das heißt die mathematische Operation ist über eine strukturelle Operation erreicht.
  • Nur eine solche strukturelle Operation, die über das Gatter-Array mit Mehrfach-Wert-Zuständen realisiert ist, kann die Vereinigung von Daten und Adresse wie auch von Speicherung und Berechnung sichern, wie auch die Verbindung zwischen dem Algorithmus und der Struktur, die Verbindung zwischen der Position des Eingangs/Ausgangs-Kontakts und dem Bit-Wert, die Verbindung zwischen der operativen Beziehung und dem Bit-Wert und das direkte Abbilden des Algorithmus auf die parallele mehrfach-dimensionale Architektur des Informations-Verarbeitungs-Systems.
  • Es wird verwiesen auf die 2, die eine Mehrfach-Wert-Zustands- und Mehrfach-Funktions-Arithmetik-Einheit zeigt, die eine Art von Additions-Operations-Beziehung verwendet und die Additions-Operations-Funktion realisieren kann, welche zwei Eingaben a und b und eine Ausgabe c aufweist und welche definiert ist durch a + b = c, verwendend die Spalten-Eingangs-Kontakte als a0 – a2, mit insgesamt drei Wert-Zuständen, und verwendend die Reihen-Eingangs-Kontakte als b0 – b2, mit insgesamt drei Wert-Zuständen, wobei die Ausgangs-Kontakte c0 – c4 sind, mit insgesamt 5 Wert-Zuständen. Die Definition der Eingangs/Ausgangs-Wert-Zustände repräsentiert die Additions-Operations-Beziehung.
  • Es wird verwiesen auf die 3, die eine Mehrfach-Wert-Zustands- und Mehrfach-Funktions-Arithmetik-Einheit mit Subtraktions-Operations-Beziehung und Subtraktions-Operations-Funktion zeigt, welche zwei Eingaben a und b, zwei Ausgaben h(plus) und e(minus) aufweist, welche definiert sind durch a – b = h (plus) oder e (minus), verwendend die Spalten-Eingangs-Kontakte als a0 – a2 mit insgesamt drei Wert-Zuständen, und verwendend die Reihen-Eingangs-Kontakte als b0 – b2 mit insgesamt drei Wert-Zuständen, wobei die Ausgangs-Kontakte (plus) h0 – h2 sind, mit insgesamt drei Wert-Zuständen, und die Ausgangs-Kontakte (minus) e1 – e2 sind, mit insgesamt zwei Wert-Zuständen, wobei die Definition der Eingangs/Ausgangs-Wert-Zustände die Subtraktions-Operations-Beziehung repräsentiert.
  • Es wird verwiesen auf 4, die eine Mehrfach-Wert-Zustands- und Mehrfach-Funktions-Arithmetik-Einheit zeigt, welche die Additions- und Subtraktions-Operations-Beziehung repräsentiert und die Additions- und Subtraktions-Operations-Beziehungen realisieren kann und welche die Additions-Operations-Beziehungs-Strukturen und die Subtraktions-Operations-Beziehungs-Strukturen kombiniert, wobei die Definition der Eingangs/Ausgangs-Wert-Zustände Beide, die Additions- und Subtraktions-Operations-Beziehungen, repräsentiert.
  • Es wird verwiesen auf die 5, welche die Kombination von einer Additions- und zwei Subtraktions-Operations-Beziehungs-Strukturen, mit nach Konsolidierung sechs Ports, drei Eingaben und drei Ausgaben, zeigt. Die Eingaben A1 (A3) und Ausgabe A2 sind konsistent durch Port A repräsentiert, die Eingaben B1 (B2) und Ausgabe B3 sind konsistent repräsentiert durch Port B, die Eingaben C2 (C3) und Ausgabe C1 sind konsistent durch Port C repräsentiert, nachdem A1 + B1 = C1, C2 – B2 = A2, und C3 – A3 = B3 ist, und daher die Beziehung von A + B = C, C – B = A, C – A = B realisiert ist, welche logische Umkehrbarkeit und Zwei-Wege-Eingangs/Ausgangs-Operation realisieren kann, gleichzeitig die Eingangs/Ausgangs-Ports erweitern kann, sowie strenger Austausch-, Verarbeitungs- und Steuerungs/Regelungs-Funktionen zentralisieren und konsolidieren kann. Wenn ein Signal über irgendwelche zwei der drei Eingangs-Ports A, B, C gleichzeitig eingegeben ist, dann kann die Operation ausgeführt werden. Wenn die Einstellung durch einen Port gemacht ist, dann können die anderen beiden Ports wechselseitigen und synchronen Zwei-Wege-Austausch realisieren. Steuerung ist ermöglicht durch die Verwendung der wechselseitig komplementären Beziehung der Ports A und B in Bezug auf Port C als auch der logisch-umkehrbaren Beziehung und der operativen Beziehung zwischen den Ports A, B und C.
  • Die oben erwähnten Mehrfach-Wert-Zustände und der mehrdimensionale operative Array kann breite Verwendung finden in der Routing-Auswahl, der Austausch-Matrix, der Positions-Steuerung/Regelung, der Punkt-Steuerung/Regelung und digitalen Steuerungs/Regelungs-Technologien, wobei die Gatter-Einrichtung (100) entweder ein digitales Gatter, z. B. ein UND-Gatter, oder ein analoges Übertragungs-Gatter sein kann, und die Isolations-Schaltung (101) entweder ein ODER-Gatter oder einen Operationsverstärker aufweisen kann. Die Gatter-Einrichtung (100) kann entweder zwei Eingänge oder einen Ausgang, oder zwei Eingänge und zwei Ausgänge, oder mehrfache Eingänge und mehrfache Ausgänge aufweisen.
  • Auf der Basis der oben erwähnten Mehrfach-Wert-Arithmetik-Einheit kann, um eine neue Bitscheiben-Arithmetik-Vorrichtung zu konstruieren, Vereinheitlichung von analogen und digitalen Operationen wie auch Vereinheitlichung von Daten und Adresse erreicht werden durch Anwendung der modernen Mikroelektronik-Technologie und das Hinzufügen externer Schaltungen, welche Additions- und Subtraktions-Übertrags- und Zahlensystem-Bestimmungs- sowie Komplementär-Konversions-Funktionen aufweisen. Derartige Vereinheitlichung kann als die grundlegendste Eigenschaft der neuen Computer-Generation erachtet werden in Bezug auf Ähnlichkeit mit dem menschlichen Gehirn hinsichtlich Struktur und Funktionen.
  • Es wird verwiesen auf die 6 und 7, die das Schaltungs-Prinzip-Diagramm der auf dem erwähnten Gatter-Array basierenden Additions-Arithmetik-Bitscheiben-Einheit und der Subtraktions-Arithmetik-Bitscheiben-Einheit mit hinzugefügtem Design von Additions- und Subtraktions-Übertrags- und Zahlensystem-Bestimmungs-Funktionen zeigt.
  • 6 zeigt die Additions-Operations-Beziehung und deren Gatter-Array verbunden mit der Schiebe-Einrichtung (mit der Funktion, Eingabe des Übertrags von niedrigeren Bits zu empfangen und dann Ausgabe zu erzeugen), dem drei-acht Dekodierer mit der Funktion, das Zahlensystem vorzuwählen oder den Eingangs-Werte-Bereich zu bestimmen, und die Schaltung für das Festlegen des Zahlensystems. Auf diese Weise ist die Bitscheiben-Additions-Arithmetik-Einheit gebildet, welche insgesamt zwei Eingangs-Ports, einen Ausgangs-Port (z. B. ist jeder definiert durch 8 Anschlüsse, um angepasst zu sein für die Behandlung von Zahlensystemen unterhalb des Oktal-Systems), einen Übertrag-Eingangs-Anschluss und einen Übertrag-Ausgangs-Anschluss aufweist. Damit kann eine Mehrfach-Bit-Additions-Arithmetik-Vorrichtung konstruiert werden, verwendend eine Kombination von mehrfachen Bitscheiben mittels der Übertrag-Schaltungen.
  • 7 zeigt die Subtraktions-Operations-Beziehung und deren Gatter-Array in Verbindung mit der Schiebe-Einrichtung, dem drei-acht Dekodierer, mit der Funktion das Zahlensystem vorzuwählen oder den Eingangs-Werte-Bereich zu bestimmen, der Komplementär-Konversions-Schaltung und der Schaltung für das Festlegen des Zahlensystems. Alle diese bilden die Bitscheiben-Subtraktions-Arithmetik-Einheit, welche insgesamt zwei Eingangs-Ports, einen Ausgangs-Port (z. B. ist jeder definiert durch 8 Anschlüsse, um angepasst zu sein für die Behandlung von Zahlensystemen unterhalb des Oktal-Systems), einen Übertrag-Eingangs-Anschluss und einen Übertrag-Ausgangs-Anschluss aufweist. Damit kann eine Mehrfach-Bit-Subtraktions-Arithmetik-Vorrichtung konstruiert werden, verwendend eine Kombination von mehrfachen Bitscheiben mittels der Übertrag-Schaltungen.
  • Die Festlegung von Eingangswert-Zuständen und des Zahlensystems kann innerhalb eines durch die Konstruktion vorgegebenen maximalen Bereichs von Wert-Zuständen mittels des Dekodierers gewählt werden, das bedeutet, die obere Grenze und das Zahlensystem werden durch den Dekodierer innerhalb eines bestimmten Bereichs von Wert-Zuständen ausgewählt. Zum Beispiel kann die Festlegung von 8 Wert-Zuständen innerhalb des binär-oktalen Bereichs gewählt werden (unter Verwendung des drei-acht Dekodierers; die Festlegung von 16 Wert-Zuständen kann innerhalb des binär-hexadezimalen Bereichs gewählt werden), unter Verwendung des vier-sechzehn Dekodierers. Der Dekodierer ist daher geeignet für die Verarbeitung, den Austausch und die Steuerung von Codes verschiedener Zahlensysteme.
  • Eine Additions- und Subtraktions-Bitscheiben-Arithmetik-Einheit kann nicht nur aus einer Additions-Subtraktions-Arithmetik-Einheit mit der Bitscheibe in der Form einer Mehrfach-Bit-Kaskade gebildet werden, sondern kann auch den Werte-Bereich einer Bitscheibe durch Verbinden erweitern, z. B. kann eine 8-Wert-Zustände-Bitscheibe in eine 16-Wert-Zustände-Bitscheibe umgewandelt werden.
  • Wenn die operative Beziehung des Gatter-Arrays der oben erwähnten Bitscheiben-Arithmetik-Einheit eine Kombination einer Additions- und Subtraktions-Operations-Beziehung ist, dann kann dieses eine Mehrfach-Funktions-Bitscheiben-Arithmetik-Einheit bilden, die, wenn ausgestattet mit externen Schaltungen, gleichzeitig Beides, Summe und Differenz, ausgeben kann.
  • Wenn die operative Beziehung des Gatter-Arrays der oben erwähnten Bitscheiben-Arithmetik-Einheit eine Kombination von einer Additions- und von zwei Subtraktions-Operations-Beziehungen ist, dann kann dieses, wenn ausgestattet mit externen Schaltungen, eine Bitscheiben-Arithmetik-Einheit bilden, welche gekennzeichnet ist durch Logik-Umkehrbarkeit wie auch durch Mehrzweck-Zwei-Wege-Eingangs/Ausgangs- und Mehrfach-Wert-Zustände. Eine neue Art von Mehrfach-Wert-Zustands-Parallel-Verarbeitungs-Computer kann aus dieser neuen Mehrzweck-Mehrfach-Wert-Zustands-Bitscheiben-Arithmetik-Einheit mit Logik-Umkehrbarkeit gebildet werden, diese ausgestattet mit paralleler Befehlsregister-Verarbeitung, dem Ein-Zwei Verteiler, der Eins aus Zwei Schaltung, und dem Dual-Port-RAM. Solch ein Computer ist ausgezeichnet durch: Durchbrechen der Begrenzung der Zwei-Werte-Logik, Aufweisen von Logik-Umkehrbarkeit und Zwei-Wege-Eingang/Ausgang, Vereinheitlichung von Adresse und Daten, Auswahl und Festlegung des Zahlensystems, Offenheit, Eliminierung zusätzlicher Operationen. Er kann breite Anwendung finden in den Gebieten wie Steuerung/Regelung, Datenverarbeitung, Kommunikations-Austausch und Computer-Netzwerken, und wird fähig sein, die Schnittstelle von Computern der neuen Generation Benutzer-freundlicher, die Mensch-Maschine Wechselwirkung lebendiger zu machen und wird den Funktionen des menschlichen Gehirns ähnlicher sein, dank seines parallelen Selbst-Organisations-Struktur-Algorithmus.

Claims (8)

  1. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung, umfassend: ein Gatter-Array, gebildet aus einer Struktur von n Reihen × m Spalten von Gatter-Einrichtungen (100), jede Gatter-Einrichtung (100) zumindest zwei Eingangs-Anschlüsse und zumindest einen Ausgangs-Anschluss aufweisend, wobei – für jede Reihe jeweils einer der Eingangs-Anschlüsse jeder der Gatter-Einrichtungen in dieser Reihe zu einem Reihen-Eingangs-Kontakt (b0, b1, b2) miteinander verbunden sind, für jede Spalte der jeweils andere Eingangs-Anschluss jeder der Gatter-Einrichtungen in dieser Spalte zu einem Spalten Eingangs-Kontakt (a0, a1, a2) miteinander verbunden sind, jeder der Reihen-Eingangs-Kontakte (b0, b1, b2) einen unterschiedlichen Wert-Zustand aufweist und jeder der Spalten-Eingangs-Kontakte (a0, a1, a2) einen unterschiedlichen Wert-Zustand aufweist; – die Eingangswert-Zustände einer jeden Gatter-Einrichtung zu deren Position im Array korrespondieren; – der Wert des Eingangswert-Zustands des Reihen-Eingangs-Kontakts im Bereich 0 bis (n – 1) liegt; – der Wert des Eingangswert-Zustands des Spalten-Eingangs-Kontakts im Bereich 0 bis (m – 1) liegt; – jeder Ausgangs-Anschluss dieser Gatter-Einrichtung einen Ausgangswert-Zustand aufweist; – die Vorrichtung so eingerichtet ist, dass eine Additions- und/oder Subtraktions-Beziehung zwischen dem Ausgangswert-Zustand einer jeden Gatter-Einrichtung und deren Eingangswert-Zuständen besteht, wobei die Ausgangs-Anschlüsse derjenigen Gatter-Einrichtungen, welche den gleichen Ausgangswert-Zustand aufweisen, miteinander durch eine isolierende Schaltung zu einem Ausgangs-Kontakt (c0, c1, c2, c3, c4) verbunden sind; – der Ausgangs-Zustand des Ausgangs-Kontakts innerhalb des Bereichs von 0 bis (n + m – 1) liegt; – die Vorrichtung so eingerichtet ist, dass die Ausgangsgröße des Ausgangswert-Zustandes durch die Gatterfunktion der Gatter-Einrichtung bestimmt ist, dadurch gekennzeichnet, dass: die Additions- und/oder Subtraktions-Beziehung der n Reihen × m Spalten Gatter-Einrichtung Addition ist, wobei die Reihen-Eingangs-Kontakte mit einem ersten Eingangs-Port (A1) verbunden sind, die Spalten-Eingangs-Kontakte mit einem zweiten Eingangs-Port (B1) verbunden sind, die Ausgangs-Kontakte mit einem ersten Ausgangs-Port (C1) verbunden sind; die Vorrichtung zwei weitere n Reihen × m Spalten Gatter-Einrichtungen enthält, bei welchen die Additions- und/oder Subtraktions-Beziehung Subtraktion ist, wobei – für einen der beiden Arrays die Reihen Eingangs-Kontakte mit einem dritten Eingangs-Port (C2) verbunden sind, die Spalten Eingangs-Kontakte mit einem vierten Eingangs-Port (B2) verbunden sind, die Ausgangs-Kontakte mit einem zweiten Ausgangs-Port (A2) verbunden sind, – für einen anderen der beiden Arrays die Reihen Eingangs-Kontakte mit einem fünften Eingangs-Port (C3) verbunden sind, die Spalten Eingangs-Kontakte zu einem sechsten Eingangs-Port (A3) verbunden sind, die Ausgangs-Kontakte mit einem dritten Ausgangs-Port (B3) verbunden sind; und der erste Eingangs-Port (A1) verbunden ist mit dem sechsten Eingangs-Port (A3), der zweite Eingangs-Port (B1) verbunden ist mit dem vierten Eingangs-Port (B2), und der dritte Eingangs-Port (C2) verbunden ist mit dem fünften Eingangs-Port (C3).
  2. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass: die Gatter-Einrichtung (100) ein digitales Gatter und die Isolations-Schaltung ein digitales Oder-Gatter ist.
  3. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass: die Gatter-Einrichtung (100) ein analoges Übertragungs-Gatter und die Isolations-Schaltung ein Operationsverstärker ist.
  4. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass: der Gatter-Array so eingerichtet ist, dass er fähig ist durch Zusammenwirken mit zusätzlichen externen Schaltungen eine mehrfunktionale Mehrfach-Wert-Zustands-Bit-Scheiben-Arithmetik-Einheit zu bilden.
  5. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass: n = 8, m = 8 ist; die externen Schaltungen für das Gatter-Array, das die Funktions-Beziehung der Additions-Operation hat, enthalten: – eine Schiebe-Einrichtung, die dafür ausgelegt ist, niedrigere Bit-Eingaben zu empfangen und dann Ausgaben zu erzeugen, – einen Dekodierer, der dafür ausgelegt ist, das Zahlensystem vorzuwählen oder die Wert-Zustände festzulegen, – eine Zahlensystem-Festlegungs-Schaltung; und die Bit-Scheibe zwei Eingangs-Ports, einen Ausgangs-Port, einen Anschluss für Übertrag-Eingabe und einen Anschluss für Übertrag-Ausgabe aufweist.
  6. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass: n = 8, m = 8 ist; die externen Schaltungen für das Gatter-Array, das die Funktions-Beziehung der Subtraktions-Operation hat, enthalten: – eine Schiebe-Einrichtung, die dafür ausgelegt ist, niedrigere Übertrags-Bit-Eingaben zu empfangen und dann Ausgaben zu erzeugen, – einen Dekodierer, der dafür ausgelegt ist, das Zahlensystem vorzuwählen oder die Wert-Zustände festzulegen, – eine Komplementär-Konversions-Schaltung, – eine Zahlensystem-Festlegungs-Schaltung; und die Bit-Scheibe zwei Eingangs-Ports, einen Ausgangs-Port, einen Anschluss für die Eingabe der Komplementär-Konversions-Schaltung, einen Anschluss für die Ausgabe der Komplementär-Konversions-Schaltung, einen Anschluss für Übertrag-Eingabe und einen Anschluss für Übertrag-Ausgabe aufweist.
  7. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass diese eingerichtet ist für: das Auswählen und Festlegen des Wert-Zustands und des Zahlen-Systems mittels des Dekodierers, indem die obere Grenze und das Zahlensystem der Eingangswert-Zustände innerhalb eines bestimmten Wert-Zustands-Bereichs unter Verwendung des Dekodierers ausgewählt und festgelegt werden.
  8. Mehrfunktionale digitale Mehrfach-Wert-Zustands-Arithmetik-Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass: die Bit-Scheibe fähig ist die Additions- und Subtraktions-Arithmetik-Einheit in der Form einer Mehrfach-Bit-Kaskade aufzubauen und den Werte-Bereich einer Bit-Scheibe durch Verbinden zu erweitern.
DE69827819T 1997-02-25 1998-02-25 Ein multifunktionelles arithmetisches gerät mit mehrwertangaben Expired - Lifetime DE69827819T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN97100089A CN1192011A (zh) 1997-02-25 1997-02-25 一种多用、多值态逻辑可逆运算器
CN97100089 1997-02-25
PCT/CN1998/000027 WO1998038569A1 (fr) 1997-02-25 1998-02-25 Appareil arithmetique mutlifonctionnel a multiples etats-valeur

Publications (2)

Publication Number Publication Date
DE69827819D1 DE69827819D1 (de) 2004-12-30
DE69827819T2 true DE69827819T2 (de) 2005-12-08

Family

ID=5164765

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69827819T Expired - Lifetime DE69827819T2 (de) 1997-02-25 1998-02-25 Ein multifunktionelles arithmetisches gerät mit mehrwertangaben

Country Status (8)

Country Link
US (1) US6671678B1 (de)
EP (1) EP1014259B1 (de)
JP (1) JP3579796B2 (de)
CN (2) CN1192011A (de)
AU (1) AU6088098A (de)
DE (1) DE69827819T2 (de)
EA (1) EA001838B1 (de)
WO (1) WO1998038569A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7801712B2 (en) * 2006-06-15 2010-09-21 Microsoft Corporation Declaration and consumption of a causality model for probable cause analysis
WO2017095652A1 (en) 2015-11-30 2017-06-08 Microsoft Technology Licensing, Llc Method and system for efficient quantum ternary arithmetic

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3587052A (en) * 1968-10-28 1971-06-22 Tektronix Inc Transistor matrix
DE3403100A1 (de) * 1984-01-30 1985-08-08 Paul 7032 Sindelfingen Merkle Serielles elektronisches addier-subtrahierwerk im dezimal-code
JPH04236626A (ja) * 1991-01-18 1992-08-25 Mitsubishi Electric Corp 演算装置
FR2694825B1 (fr) * 1991-06-26 1994-12-23 Frantz Lanoix Dispositif pour effectuer des calculs arithmétiques non booléens.
JP3219880B2 (ja) * 1992-12-22 2001-10-15 株式会社鷹山 乗算回路
JP3055739B2 (ja) * 1993-01-13 2000-06-26 シャープ株式会社 乗算回路
JP3260197B2 (ja) * 1993-02-16 2002-02-25 株式会社鷹山 加算回路
US5491650A (en) * 1993-04-19 1996-02-13 California Institute Of Technology High precision computing with charge domain devices and a pseudo-spectral method therefor
US5517667A (en) 1993-06-14 1996-05-14 Motorola, Inc. Neural network that does not require repetitive training
JPH0944582A (ja) 1995-07-28 1997-02-14 Sharp Corp 重み付き加算回路

Also Published As

Publication number Publication date
DE69827819D1 (de) 2004-12-30
CN1249043A (zh) 2000-03-29
AU6088098A (en) 1998-09-18
EP1014259B1 (de) 2004-11-24
CN1192011A (zh) 1998-09-02
EA199900682A1 (ru) 2000-08-28
WO1998038569A1 (fr) 1998-09-03
EP1014259A1 (de) 2000-06-28
EA001838B1 (ru) 2001-08-27
EP1014259A4 (de) 2000-06-28
JP2001521685A (ja) 2001-11-06
US6671678B1 (en) 2003-12-30
JP3579796B2 (ja) 2004-10-20

Similar Documents

Publication Publication Date Title
DE69220597T2 (de) Feldprogrammierbares Funktionselement
DE3883192T2 (de) Neuronale Netzwerkschaltung und -struktur.
DE4417575C2 (de) Verbesserte Array-Architektur für programmierbare logische Zellen
DE69522380T2 (de) Parallel-Verarbeitungsarchitektur für Bildverarbeitung
DE3750017T2 (de) Prozessor für orthogonale Transformation.
DE69132129T2 (de) In der Grundzahl 4 arbeitende Übertragvorgriffsbäume
DE68927611T2 (de) Digitales neuronales Netwerk
DE2625973B2 (de) Verfahren und Anordnung zur redundanzvermindernden Transformation von Bildern
DE69900796T2 (de) Digitale verarbeitungsvorrichtung
DE2936763A1 (de) Multiplikationsanordnung fuer dualzahlen in zweikomplementdarstellung
DE19822776A1 (de) Datenverarbeitungsvorrichtung
DE69029702T2 (de) Programmierbares Steuergerät mit unscharfer Steuerungsfunktion, unscharfem Steuerungsprozess und unscharfem Steuerungsüberwachungsprozess
DE1197650B (de) Parallel-Addierer
DE69100150T2 (de) Vorrichtung für die Verarbeitung des Viterbi-Algorithmus mit einem Prozessor und einer spezialisierten Einheit.
DE3788758T2 (de) Polymorphes Maschennetzwerk für Bildverarbeitungssystem.
DE4345029C2 (de) Schaltkreis für diskrete Kosinustransformation
DE2926048A1 (de) Verschiebe-rechenwerk
DE2364865C2 (de) Schaltungsanordnung zur Bildung von erweiterten Adressen in einer digitalen Rechenanlage
DE69521464T2 (de) Paralleler Prozessor
DE69827819T2 (de) Ein multifunktionelles arithmetisches gerät mit mehrwertangaben
DE2848096C3 (de) Digitale Addieranordnung
DE3410496C2 (de)
DE60221515T2 (de) Speichersystem für schleifenbeschleunigung nach wunsch
DE2459476C3 (de)
DE2024584B2 (de) Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition