DE69826365T2

DE69826365T2 - Empfangsgerät für CDMA Nachrichtenübertragungssystem

Info

Publication number: DE69826365T2
Application number: DE1998626365
Authority: DE
Inventors: Changming Setagaya-ku Zhou; Xuping Setagaya-ku Zhou; Mamoru Yokohama-shi Sawahashi; Fumiyuki Yokohama-shi ADACHI
Original assignee: Yozan Inc; NTT Docomo Inc
Current assignee: NTT Docomo Inc
Priority date: 1997-06-18
Filing date: 1998-06-18
Publication date: 2005-02-17
Anticipated expiration: 2018-06-19
Also published as: DE69826365D1; EP0886385B1; EP0886385A2; KR19990007063A; US6426949B1; CN1209697A; EP0886385A3; JPH118568A; CN1144407C; JP3204925B2; KR100552076B1

Description

Hintergrund der Erfindung
Sachgebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem, insbesondere auf einen Rake-Empfänger zum Kombinieren von Mehrkanal-Signalen mit Phasenkompensation.
Stand der Technik
Ein Kommunikationssystem mit gespreiztem Spektrum absorbiert eine Beachtung aufgrund seiner Hochfrequenzeffektivität, wenn die Benutzer einer Land-Mobil-Kommunikation stark zunehmen. Unter verschiedenen Typen einer Kommunikation mit gespreiztem Spektrum ist ein Kommunikationssystem mit einem Direkt-Folge-Code-Teilungs-Mehrfach-Zugriff (direct sequence code division multiple access – DS-CDMA) dasjenige, das durch das International Committee of Communication, hauptsächlich auf dem Gebiet des mobilen, zellularen Funk- und drahtlosen LAN, standardisiert wird.
Gewöhnlich bewirkt ein Signal, das gesendet ist, eine Vielzahl von Propagationssignalen, die durch unterschiedliche Pfade mit unterschiedlichen Pfadlängen hindurchführen. Da diese Signale nicht kohärent addiert werden können, tritt ein Multipath- bzw. Mehrfachkanal-Fading auf. In dem DS-CDMA-System wird das Mehrfachkanal-Signal aufgelöst und durch Kombinieren davon verwendet.
7(a) stellt ein Beispiel eines Frame-Formats in dem DS-CDMA-System dar. Jeder Frame besteht aus einer Mehrzahl von Schlitzen, zum Beispiel 6 Schlitzen. Jeder Schlitz besteht aus einem Pilot-Symbol-Block und einem Informations-Symbol-Block. Jeder der Pilot-Symbol-Blöcke P1, P2,..., Pn besitzt eine vorbestimmte Anzahl von Symbolen, zum Beispiel von 4 Symbolen, und umfasst eine vorbestimmte Symbol-Sequenz. Jeder der Informations-Symbol-Blöcke I1, I2,..., In besitzt eine vorbestimmte Anzahl von Symbolen, zum Beispiel von 36 Symbolen. Die Pilot-Symbol-Blöcke und die Informations-Symbol-Blöcke sind einer nach dem anderen so angeordnet, dass jeder Informations-Symbol-Block einem Pilot-Symbol-Block folgt.
Symbol-Blöcke werden durch eine QPSK-Informations-Modulation moduliert und werden durch eine BPSK-Spreiz-Modulation oder durch eine QPSK-Spreiz-Modulation moduliert, und dann gesendet.
Ein zusammengesetzter Code wird durch Zusammensetzen eines kurzen Codes mit einer gleichen Länge zu der Symboldauer und einem langen Code mit einer Länge gleich zu einer Mehrfach-Symbol-Dauer gebildet.
7(b) stellt einen herkömmlichen Rake-Empfänger dar. Das Signal, empfangen durch eine Antenne 101, wird in ein Zwischenfrequenzsignal durch einen Hochfrequenzempfängerbereich 102 umgewandelt. Ein Ausgang des Bereichs 103 wird durch einen Dividierer 103 in zwei Komponenten einer In-Phase-Komponenten (I-Komponente) und einer Quadratur-Komponenten (Q-Komponente) unterteilt, um in Multiplizierer 106 und 107, jeweils, eingegeben zu werden. Eine Welle einer lokalen Frequenz wird durch einen Oszillator 104 erzeugt. Die Welle wird direkt zu dem Multiplizierer 106 eingegeben und wird über eine Phasenverschiebeeinrichtung 105 zum Verschieben der Welle in Phase um π/2 zu dem Multiplizierer 107 eingegeben. Der Multiplizierer 106 multipliziert das Zwischenfrequenzsignal von dem Dividierer 103 mit der Welle von dem Oszillator 104. Ein Ausgang des Multiplizierers 106 wird durch einen Tiefpassfilter 108 so verarbeitet, dass ein I-Komponenten-Basisbandsignal Ri erzeugt wird. Der Multiplizierer 107 multipliziert das Zwischenfrequenzsignal von dem Dividierer 104 mit der Welle von der Phasenverschiebeeinrichtung 105. Ein Ausgang des Multiplizierers 107 wird durch einen Tiefpassfilter 109 so verarbeitet, dass das Q-Komponenten-Basisbandsignal Rq erzeugt wird. Die Quadratur-Erfassung wird durchgeführt.
Die Basisbandsignale Ri und Rq werden zu einem komplexen, angepassten Filter 110 zum Multiplizieren des Basisbandsignals mit I- und Q-Komponenten der PN-Code-Sequenz, zugeführt von einem PN-Codegenerator 111, eingegeben. Dies ist ein Entspreizen. Die I- und Q-Komponenten Di und Dq des Ausgangs des angepassten Filters 110 werden zu einem Signal-Level-Detektor 112, einer Frame-Synchronisationsschaltung 114 und einem Phasenkompensationsbereich 115 eingegeben.
Der Signal-Level-Detektor 112 berechnet die Leistung des empfangenen Signals Di und Dq. Der Signal-Leistungspegel wird zu einem Multipath-Auswahlbereich 113 zum Auswählen von N-Pfaden, zum Beispiel von 4 Pfaden, die einen höheren Leistungspegel als andere haben, eingegeben.
Die Frame-Synchronisationsschaltung 114 empfängt eine Information des Pfads mit maximaler Leistung von dem Multipath-Auswahlbereich 113 zum Erfassen des Kopfteils des Frames entsprechend dem Symbolmuster des Pilot-Symbol-Blocks.
Ein Ausgang des Multipath-Auswahlbereichs 113 wird zu dem Phasenkompensationsbereich 115 eingegeben, der die Phase der ausgewählten Pfade, zum Beispiel bis zu 4 Pfade, kompensiert. Die Ausgänge werden synchronisiert und durch einen Rake-Kombinierer 116 kombiniert. Unter Verwendung des Ausgangs des Rake-Kombinierers 116 wird eine Entscheidung durch einen Datenentscheidungsbereich 117 vorgenommen und das Informationssignal wird zurückgewonnen.
Wie vorstehend erwähnt ist, wird die Phase des entspreizten, empfangenen, komplexen Signals durch den Bereich 115 entsprechend der Phasendrehung des bekannten Pilot-Symbols in dem empfangenen Signal kompensiert. Dies ist für eine kohärente Erfassung notwendig, da die absolute Phase bei der kohärenten Erfassung benötigt wird.
8 stellt den Phasenkompensationsbereich 115 dar. Das entspreizte Pilot-Symbol Di und Dq, ausgegeben von dem komplexen, angepassten Filter 110, wird zu einer Einrichtung 120 zum Extrahieren und Mitteln des Phasenfehlers in Di und Dq eingegeben.
Ein Kompensationssignal wird von der Einrichtung 120 zu einer Phasenkompensationseinrichtung 130 ausgegeben. Die Einrichtung 130 multipliziert den entspreizten Informations-Symbol-Block mit dem Kompensationssignal, um so die Phase von Di und Dq zu kompensieren.
Wenn ein Pilot-Symbol, das gesendet ist, als ein komplexer Teil a=a_i+j·a_q ausgedrückt wird und das Pilot-Symbol, das empfangen ist, P=P_i+j·P_q ist, sind „a" und „P" nur in der Phase θ unterschiedlich, durch Ignorieren der Differenz zwischen den Amplituden, wie in der Formel (1) dargestellt ist. P = Pi+j·Pq = (ai+j·aq)·ejθ (1)
Wie in der Formel (2) dargestellt ist, wird die Phase des Pilot-Symbols P durch Multiplizieren von „P" mit einem Konjugiert-Komplexen von „a" extrahiert. (Pi, Pq) des Pilot-Symbols wird als „Phasenvektor" nachfolgend bezeichnet. ev = (Pi+j·Pq)(ai–j·aq) = (Pi+ai+Pq·aq)+j·(Pq·ai–Pi·aq) = ejθ (2)
Der durchschnittliche Phasenfehler des Pilot-Symbols wird durch die Formel (3) ausgedrückt.
Hierbei ist „L" die gesamte Zahl von Symbolen, umfasst innerhalb eines Pilot-Symbol-Blocks. L=4 zum Beispiel. Der obere Buchstabe „k" ist die Ordinalzahl des Pilot-Symbols. (Ei, Ej) wird als „Fehlervektor" nachfolgend bezeichnet.
Gewöhnlich ist das Pilot-Symbol a=a_i+j a_q ein solches mit a_i=(–1, +1) und a_q=(–1, +1). So kann die Multiplikation in der Formel (2) durch Kontrollieren eines positiven und negativen Vorzeichens des empfangenen Pilot-Symbols ausgeführt werden. Der Phasenfehler E in dem Pilot-Symbol-Block kann durch einen Addierer berechnet werden. Deshalb wird die Berechnung durch eine einfache Schaltung durchgeführt.
Dabei sind zwei Verfahren für eine Phasenkompensation unter Verwendung des durchschnittlichen Phasenfehlers des Pilot-Symbols vorhanden.
9(a) stellt das erste Verfahren einer Phasenkompensation dar. Die Informations-Symbole I1, I2 und I3 werden durch die Phasenfehlervektoren E⁽¹⁾, E⁽²⁾ und E⁽³⁾ unmittelbar vor den Informations-Symbolen, jeweils, kompensiert. Dieses Verfahren kann als extrapolierende Kompensation bezeichnet werden. Der erste Pilot-Symbol-Block P1 und der erste Informations-Symbol-Block I1 werden repräsentativ beschrieben.
Ein Vektor zum Kompensieren des Phasenfehlers des Pilot-Symbol-Blocks in jedem Pfad kann durch die Formeln (4) bis (6) berechnet werden. Der Vektor (Mi, Mq) für die Kompensation wird als „Kompensationsvektor" nachfolgend bezeichnet. M = Mi+j·Mq (4) Mi = Ei (5) Mq = Eq (6)
Das empfangene Symbol D=D_i+j D_q wird durch das Konjugiert-Komplexe des Kompensationsvektors M multipliziert, wie in der Formel (7) dargestellt ist, so dass der Informations-Symbol-Block in dem Schlitz in der Phase kompensiert ist. Ein kompensiertes, empfangenes Signal wird durch D mit Dach ausgedrückt (D mit einem Symbol ähnlich einem „Dach"). D ^ = (Di+j·Dq)·(Mi–j·Mq) = (DiMi+DqMq)+j·(DqMi–DiMq ) (7)
Andere Pfade, ausgewählt durch den Bereich 113 des Multipath-Signals, werden ähnlich verarbeitet.
Der Rake-Kombinierer synchronisiert die kompensierten Signale und kombiniert sie. Der Ausgang des Rake-Kombinierers ist in den Formeln (8) und (9) dargestellt. Der Ausgang wird ausgedrückt durch D mit Balken (D mit einem Symbol eines Balkens).
wobei das hochgestellte (n) die Ordinalzahl des Pfads darstellt. n=1, 2,..., N, und N=4, zum Beispiel.
9(b) stellt das zweite Verfahren einer Phasenkompensation dar. Die Informations-Symbole I1, I2 und I3 werden durch Paare der Phasenfehlervektoren E⁽¹⁾ und E⁽²⁾, E⁽²⁾ und E⁽³⁾, und E⁽¹⁾, E⁽³⁾ und E⁽⁴⁾, unmittelbar vor und hinter jedem Informations-Symbol, jeweils, kompensiert. Dieses Verfahren kann als Interpolationskompensation bezeichnet werden. Der erste Pilot-Symbol-Block P1 und der erste Informations-Symbol-Block I1 werden repräsentativ beschrieben. Wenn ein Pilot-Symbol-Block aus 4 Symbolen besteht, werden 36 Symbole von einem Informations-Symbol-Block durch einen durchschnittlichen Phasenfehler von 8 Symbolen von aufeinander folgenden zwei Pilot-Symbol-Blöcken kompensiert.
Ein Fehlervektor, gemittelt über 4 Pilot-Symbole, wird von der Einrichtung 120 ausgegeben, wie dies in den Formeln (10) und (11) dargestellt ist. E(t) = Ei (t) + j·Eq (t) (10) E(t+1)= Ei (t+1) + jEq (t+1) (11)
Der Kompensationsvektor M wird wie in den Formeln (10) und (13) berechnet. Mi = (Ei (t) + Ei (t+1))/2 (12) Mq = (Eq (t) + Eq (t+1))/2 (13)
Der Durchschnitt zwischen dem gemittelten Fehlervektor E⁽¹⁾ unmittelbar vor dem Informations-Symbol-Block Ii und der gemittelte Fehlervektor E^(t+1) unmittelbar hinter Ii wird als ein Kompensationsvektor M verwendet. Der empfangene Vektor D=D_i+j D_q wird mit einem konjugierten Vektor von M so multipliziert, dass Ii zwischen E^(t) und E^(t+1) in der Phase kompensiert wird.
Das zweite Verfahren ist von einer höheren Genauigkeit als das erste Verfahren, allerdings ist eine Verzögerungsschaltung, wie beispielsweise ein Speicher, zum Halten eines Informations-Symbol-Blocks notwendig, bis ein Phasenfehlersignal berechnet ist.
Der Pfadauswahlabschnitt 113 berechnet die elektrische Energie von dem entspreizten Signal, wie dies in der Formel (14) dargestellt ist. Ein Einfluss einer Interferenz und eines Rauschens ist in der Leistung umfasst.
Die Leistung ist immer positiv ungeachtet des gespreizten Signals. Der Peakwert ist nicht so viel höher als andere Werte, wenn eine Mehrzahl von Symbolen gemittelt wird.
Ein Dokument, das den Stand der Technik offenbart, ist die EP 717505 .
Zusammenfassung der Erfindung
Die vorliegende Erfindung ist gemacht worden, um die herkömmlichen Probleme zu lösen, und hat eine Aufgabe, ein Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem zu schaffen.
Gemäß der vorliegenden Erfindung berechnet das Signalempfangsgerät die Leistung eines in der Phase korrigierten Signals zum Verringern des Einflusses von Rauschen und Interferenz.
Kurze Beschreibung der Zeichnungen
1 zeigt ein Blockdiagramm einer Ausführungsform eines Signalempfangsgeräts gemäß der vorliegenden Erfindung.
2 zeigt ein Blockdiagramm der ersten Ausführungsform eines Bereichs für eine Phasenkompensation und eine Pfadauswahl in der Ausführungsform.
3 zeigt ein Blockdiagramm der zweiten Ausführungsform eines Bereichs für eine Phasenkompensation und eine Pfadauswahl in der Ausführungsform.
4 zeigt ein Blockdiagramm der dritten Ausführungsform eines Bereichs für eine Phasenkompensation und Pfadauswahl in der Ausführungsform.
5 zeigt ein Blockdiagramm der vierten Ausführungsform eines Bereichs für eine Phasenkompensation und Pfadauswahl in der Ausführungsform.
6 zeigt ein Blockdiagramm eines Pfadauswahlbereichs in der Ausführungsform.
7(a) zeigt ein Diagramm, das ein Frame-Format eines Signals, das gesendet werden soll, darstellt.
7(b) zeigt ein Blockdiagramm eines herkömmlichen Rake-Empfängers.
8 zeigt ein Blockdiagramm einer herkömmlichen Phasenkompensationseinrichtung.
9 zeigt ein Diagramm eines Frame-Formats, das die Phasenkompensation darstellt.
Bevorzugte Ausführungsform
1 zeigt ein Blockdiagramm einer Ausführungsform eines Signalempfangsgeräts eines DS-CDMA-Kommunikationssystems. Das Signalempfangsgerät besitzt einen komplexen, angepassten Filter 10 zum Berechnen einer Korrelation von abgetasteten Komponenten RI und RQ eines empfangenen Signals nach einer Quadratur-Erfassung und einer Replizierung des gespreizten Codes, umfassend einen langen Code und einen kurzen Code, und zum Ausgeben einer entspreizten In-Phasen-Komponenten D_i (I-Komponente) und einer entspreizten Quadratur-Komponenten D_q (Q-Komponente). Die Abtastrate des empfangenen Signals ist gleich einer Chip-Rate oder einem ganzzahligen Vielfachen, zum Beispiel zweimal, der Chip-Rate.
Der komplexe, angepasste Filter 10 ist ähnlich zu demjenigen in dem herkömmlichen System in 7(b). Irgendwelche Typen von angepassten Filtern können angewandt werden, zum Beispiel ein angepasster Filter durch einen digitalen Signalprozessor (DSP) oder andere, digitale Schaltungen, und ein angepasster Filter einer oberflächenakustischen Welle (SAW). Ein analoger, angepasster Filter, vorgeschlagen in der japanischen Patentveröffentlichung vor der Prüfung Hei09-083486 durch die Erfinder der vorliegenden Erfindung, ist vorteilhafter als der digitale, angepasste Filter, da der digitale, angepasste Filter ein A/D-Wandler zum Eingeben des empfangenen Signals zu dem angepassten Filter benötigt und einen hohen Energieverbrauch aufweist. Der analoge, angepasste Filter ist auch von hoher Geschwindigkeit und hoher Genauigkeit.
Die Korrelationsausgänge D_i und D_q werden zu einem Signal-Level-Detektor 11 zum Berechnen einer Energie bzw. Leistung des Korrelationsausgangs und zum Ausgeben der Leistung zu einem Frame-Synchronisations-Bereich 12 eingegeben. Der Frame-Synchronisations-Bereich 12 berechnet einen Durchschnittswert der Leistung einer Mehrzahl von Symbolen und extrahiert einen Pfad mit maximaler Leistung. Dann wird ein Pilot- Symbol des extrahierten Pfads mit einem vorbestimmten Muster verglichen. Wenn das Pilot-Symbol identisch zu dem Muster ist, gibt der Bereich 12 ein Frame-Synchronisations-Signal aus. Die Beurteilung der Identifikation des Pilot-Symbols wird durch einen angepassten Filter oder durch eine Verzögerungs-Differenzial-Erfassung durchgeführt.
Der Korrelationsausgang D_i und D_q werden auch zu einem Bereich 13 für eine Phasenkompensation und eine Pfadauswahl eingegeben, die die Phase des Informations-Symbols unter Verwendung des Phasenfehlers, berechnet von Pilot-Symbolen, kompensiert. Die Leistung jedes Pfads wird von dem in der Phase kompensierten Signal für eine Multipath-Auswahl berechnet.
Das empfangene Signal wird, nach einer Phasenkompensation, zu einem Rake-Kombinierer 14 zur Synchronisation des Multipath-Signals und zum Kombinieren davon eingegeben, um so kombinierte Ausgänge von I- und Q-Komponenten Di mit Balken und Dq mit Balken auszugeben. Diese Komponenten werden in ein Informations-Symbol in einer Entscheidungsschaltung demoduliert.
2 stellt die erste Ausführungsform des Bereichs 13 für eine Phasenkombination und eine Pfadauswahl dar, der eine Einrichtung 20 für eine Phasen-Fehler-Extraktion und eine Mittelung besitzt, die einen Phasenfehler von dem Pilot-Symbol extrahiert und den Phasenfehler mittelt, um ein Phasenkompensationssignal zu berechnen. Das Phasenkompensationssignal wird zu einer Phasenkompensationseinrichtung 30 zum Kompensieren des entspreizten Informations-Symbols gemäß dem Phasenkompensationssignal eingegeben. Die Phasenkompensationseinrichtung 30 besteht aus einer Abtast- und Halteschaltung 31 und einer Multiplikationsschaltung 32. Der gemittelte Phasenfehler M_i und M_q, dargestellt in den Formeln (5) und (6), das bedeutet, das Phasenkompensationsignal des Pilot-Symbols in einem Schlitz jedes Pfads, wird in digitale Daten, zum Beispiel von 8 Bit, durch einen A/D-Wandler 21 umgewandelt. Die digitalen Daten werden in einem Speicher 22 gespeichert und entsprechend den Formeln (15) und (16) für eine Mehrzahl von Schlitzen gemittelt und ein Leistungspegel wird von den gemittelten Daten jedes Pfads in einem Pfadauswahlbereich 23 berechnet. In den Formeln (15) und (16) ist T eine Gesamtzahl von Schlitzen zum Mitteln und (n) ist eine serielle Zahl von Schlitzen. Der Bereich 23 vergleicht die Energie mit einem vorbestimmten Schwellwertpegel so, um eine Mehrzahl von Pfaden, höher als der Schwellwertpegel, auszuwählen.
Das entspreizte Informations-Symbol, ausgegeben von dem angepassten Filter 10, wird durch die Abtast- und Halteschaltung 31 gehalten. In der Multiplikationsschaltung wird das gehaltene Informations-Symbol mit dem Phasenkompensationssignal, gespeichert in dem Speicher 22, multipliziert. Ein Ausgang der Multiplikationsschaltung 32 umfasst das entspreizte Informationssignal jedes Pfads nach einer Phasenkompensation, das zu einem Rake-Kombinierer für eine Synchronisation und Addition des Informations-Symbols für eine Pfad-Diversity eingegeben wird.
Der angepasste Filter 10 empfängt das empfangene Signal, abgetastet bei jeder Chip-Periode, für eine einzelne Abtastung. Allerdings kann die Doppel-Abtastung oder Abtastung höherer Ordnung durch ähnliche Schaltungen realisiert werden.
Als die Multiplikationsschaltung 32 kann eine Analog-Digital-Multiplikationsschaltung angewandt werden, zum Beispiel eine solche, die in der japanischen Patentveröffentlichung Hei 06-162230 und Hei 06-21516,4 dargestellt ist.
Das entspreizte Signal zu der Zeitabstimmung des Pilot-Symbol-Blocks wird zu dem Bereich 20 entsprechend dem Frame-Synchronisationssignal eingegeben. Der Phasenfehler wird entsprechend der Formel (2) berechnet, der in dem entspreizten Pilot-Symbol umfasst war. Der Phasenfehler wird über die Pilot-Symbole innerhalb eines Pilot-Symbol-Blocks für jeden Pfad gemittelt.
Gemäß den gemittelten Phasen-Kompensations-Signalen Y_i und Y_q für T Schlitze, berechnet durch die Formeln (15) und (16), wird ein Energie-Pegel des empfangenen Signals aus der Formel (17) berechnet. Hierbei gilt Y= Y_i+j Y_q.
Eine Mehrzahl von Pfaden einer vorbestimmten Zahl von L und einer Höhe der gemittelten Energie |Y| werden für den Pfad der maximalen Energie ausgewählt.
Da die Phasen-Kompensations-Signale M_j(n) und M_q(n) für jeden Schlitz gemittelt sind, werden die Rausch-Komponente und die Interferenz-Komponente auch gemittelt. Der Einfluss der Quer-Korrelation und der Interferenz wird reduziert. Die Quer-Korrelation eines langen Codes in dem Komposit-Code-System verursacht zufällige Ausgänge für jedes Symbol. Diese Zufälligkeit wird dabei helfen, die Quer-Korrelations-Interferenz durch die Mittelung zu reduzieren.
Der A/D-Wandler 21, die Abtast- und Halteschaltung 31 und die Multiplikationsschaltung 32 arbeiten unter einem Chip-Raten-Takt.
3 stellt die zweite Ausführungsform des Bereichs 13 für eine Phasenkompensation und eine Pfad-Auswahl dar, in der die Einrichtung 20 für eine Phasenfehler-Extraktion und -Mittelung eine digitale Schaltung ist. Ein A/D-Wandler 24 ist zwischen dem angepassten Filter 10 und der Einrichtung 20 verbunden, um das entspreizte Signal entsprechend zu dem Pilot-Symbol-Block in digitale Daten von vorbestimmten Bits, zum Beispiel 8 Bit, umzuwandeln. Die Einrichtung 20 berechnet M_j und M_q durch eine digitale Schaltung. Andere Bereiche sind ähnlich zu solchen in 2.
4 stellt die dritte Ausführungsform des Bereichs 13 für eine Phasenkompensation und eine Pfad-Auswahl dar, in der die Multiplikationsschaltung 32 eine digitale Schaltung ist. Ein A/D-Wandler 25 ist mit dem angepassten Filter 10 zum Umwandeln des Ausgangs des angepassten Filters 10 in digitale Daten vorbestimmter Bits verbunden. Die digitalen Daten werden zu den Einrichtungen 20 und 30 eingegeben. Die Einrichtung 30 besteht aus einer Multiplikationsschaltung 32 und einem Speicher 33 als ein Puffer für die digitalen Daten. Andere Bereiche sind ähnlich zu solchen in 2.
5 stellt die vierte Ausführungsform des Bereichs 13 für eine Phasenkompensation und eine Pfad-Auswahl dar, bei der die Abtast- und Halteschaltung 31 der dritten Ausführungsform (3) durch einen A/D-Wandler 34 substituiert ist. Die Multiplikationsschaltung 32 ist eine digitale Schaltung. Andere Bereiche sind ähnlich zu solchen in 2.
Wenn der angepasste Filter 10 ein digitaler, angepasster Filter ist, kann der A/D-Wandler 25 in 4 weggelassen werden.
6 stellt den Pfad-Auswahlbereich 23 dar, der eine Mehrzahl von Berechnungsbereichen 41₁ bis 41_N für den empfangenen Signal-Pegel entsprechend zu Pfad-Kandidaten besitzt. Hierbei ist N ein Multiplikationsergebnis der Zahl von Chips, multipliziert durch die Größe der Überabtastung. Wenn ein Symbol 128 Chips ist, und die Überabtastung eine doppelte Abtastung ist, gilt N=128×2=256. Die Berechnungsschaltung 411 besitzt Mittelungsschaltungen 51 und 52 für I- und Q-Komponenten M_I und M_q, jeweils. Jede der Mittelungsschaltungen berechnet einen durchschnittlichen Wert des Phasen kompensationssignals für eine Mehrzahl von Schlitzen, wie dies in den Formeln (15) und (16) dargestellt ist. Die gemittelten Phasenkompensationssignale werden zu einem die elektrische Energie berechnenden Bereich 53 zum Berechnen der durchschnittlichen Energie |Y| des empfangenen Signals eingegeben, wie dies in der Formel (17) dargestellt ist. Die Bereiche 412 bis 41N sind ähnlich zu 411, und die Beschreibung dafür wird weggelassen.
Die gemittelte Energie |Y| zu jeder Chip-Zeitabstimmung wird zu einem Selektor 42 zum Auswählen zumindest von L (vorbestimmte Zahl) von Pfaden höherer Energie von der maximalen Energie eingegeben. Das Zeitabstimmungssignal für diese Pfade wird in die Phasenkompensationseinrichtung 30 eingegeben.
Wie vorstehend erwähnt ist, wird das digitale Phasenkompensationssignal von dem Speicher 22 zu dem Pfad-Auswahlbereich 23 gemäß der vorliegenden Erfindung eingegeben. Die Schaltungsgröße wird verringert, da der A/D-Wandler für die Pfad-Auswahl in dem herkömmlichen Empfänger weggelassen werden kann. Der Pfad-Auswahlbereich arbeitet synchron zu der Empfangs-Zeitabstimmung des Pilot-Symbol-Blocks und kann während der Zeitabstimmung der Informations-Blöcke gestoppt werden. Der Verbrauch an elektrischer Energie kann verringert werden.

Claims

Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem zum Empfangen eines Signals einer Reihe von Frames, wobei jeder Frame eine Vielzahl von Schlitzen aufweist, wobei jeder Schlitz einen Pilot-Symbol-Block und einen Informations-Symbol-Block aufweist, wobei jeder Pilot-Symbol-Block eine Vielzahl von Symbolen aufweist, wobei jeder Informations-Symbol-Block eine Vielzahl von Symbolen aufweist, wobei das Signalempfangsgerät aufweist: einen angepassten Filter zum Entspreizen des Signals und zum Ausgeben eines entspreizten Signals; einen Signal-Level-Erfassungbereich zum Erfassen eines Levels des entspreizten Signals; einen Frame-Synchronisations-Erfassungsbereich zum Erfassen einer Frame-Synchronisation entsprechend dem Pilot-Symbol in dem entspreizten Signal; einen Phasenkompensations- und Pfad-Auswahl-Bereich zum Berechnen eines Phasenkompensations-Signals von dem Pilot-Symbol in dem empfangenen Signal, um das Informations-Symbol des entspreizten Signals in der Phase entsprechend dem Phasenkompensations-Signal zu kompensieren, um Pfade auszuwählen, die empfangen werden sollen, entsprechned einer elektrischen Leistung des Phasenkompensations-Signals, und um ein kompensiertes Signal der ausgewählten Pfade auszugeben; und einen Rake-Kombinierer zum Synchronisieren der kompensierten Signale der ausgewählten Pfade und zum Kombinieren der Signale.
Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem nach Anspruch 1, wobei der Phasenkompensations- und Pfad-Auswahlbereich aufweist: eine Phasenfehler-Extraktions- und -Mittelungseinrichtung zum Extrahieren eines Phasenfehlers des Pilot-Symbols des entspreizten Signals, um den Phasenfehler zu mitteln und um die Mittelung als ein Phasenkompensations-Signal auszugeben; einen A/D-Wandler zum Umwandeln des Phasenkompensations-Signals in ein digitales Phasenkompensations-Signal; einen Speicher zum Speichern des digitalen Phasenkompensations-Signals; einen Pfad-Auswahlbereich zum Berechnen eines Durchschnitts des digitalen Signals in dem Speicher, um eine elektrische Leistung des empfangenen Signals von der Mittelung des digitalen Signals einer Vielzahl von Schlitzen zu berechnen und um Pfade, die empfangen werden sollen, entsprechend der elektrischen Leistung auszuwählen; eine Abtast- und Halteschaltung zum Halten des Informations-Symbols in dem entspreizten Signal, ausgegeben von dem angepassten Filter; und einen Multiplizierer zum Multiplizieren des Informations-Symbols in der Abtast- und Halteschaltung durch das digitale Phasenkompensations-Signal.
Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem nach Anspruch 1, wobei der Phasen-Kompensations- und Pfad-Auswahlbereich aufweist: einen A/D-Wandler zum Umwandeln des Pilot-Symbols in dem entspreizten Signal, ausgegeben von dem angepassten Filter, in ein digitales Pilot-Symbol; eine Phasenfehler-Extraktions- und -Mittelungseinrichtung zum Extrahieren eines Phasenfehlers des digitalen Pilot-Symbols des entspreizten Signals, um den Phasenfehler zu mitteln und um die Mittelung als ein Phasenkompensations-Signal auszugeben; einen Speicher zum Speichern des Phasenkompensations-Signals; einen Pfad-Auswahlbereich zum Berechnen einer Mittelung des Phasenkompensations-Signals in dem Speicher, um eine elektrische Leistung des empfangenen Signals von der Mittelung des Phasenkompensations-Signals einer Vielzahl von Schlitzen zu mitteln und um Pfade, die empfangen werden sollen, entsprechend der elektrischen Leistung auszugeben; eine Abtast- und Halteschaltung zum Halten des Informations-Symbols in dem entspreizten Signal, ausgegeben von dem angepassten Filter; und einen Multiplizierer zum Multiplizieren des Informations-Symbols in der Abtast- und Halteschaltung mit dem Phasenkompensations-Signal.
Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem nach Anspruch 1, wobei der Phasen-Kompensations- und Pfad-Auswahl-Bereich aufweist: einen A/D-Wandler zum Umwandeln des entspreizten Signals, ausgegeben von dem angepassten Filter, in ein digitales, entspreiztes Symbol; eine Phasenfehler-Extraktions- und -Mittelungs-Einrichtung zum Extrahieren eines Phasenfehlers des Pilot-Symbols von dem digitalen, entspreizten Signal, um den Phasenfehler zu mitteln und um die Mittelung als ein Phasenkompensations-Signal auszugeben; einen Speicher zum Speichern des Phasenkompensations-Signals; einen Pfad-Auswahlbereich zum Berechnen einer elektrischen Leistung des empfangenen Signals von der Mittelung des Phasenkompensations-Signals einer Vielzahl von Schlitzen und zum Auswählen von Pfaden, die empfangen werden sollen, entsprechend zu der elektrischen Leistung; und einen Multiplizierer zum Multiplizieren des Informations-Symbols in dem digitalen, entspreizten Signal mit dem Phasenkompensations-Signal in dem Speicher.
Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem nach Anspruch 1, wobei der Phasen-Kompensations- und Pfad-Auswahl-Bereich aufweist: einen ersten A/D-Wandler zum Umwandeln des Pilot-Symbols in dem entspreizten Signal, ausgegeben von dem angepassten Filter, in ein digitales Pilot-Symbol; eine Phasenfehler-Extraktions- und -Mittelungs-Einrichtung zum Extrahieren eines Phasenfehlers des digitalen Pilot-Symbols, um den Phasenfehler zu mitteln und um die Mittelung als ein Phasenkompensations-Signal auszugeben; einen Speicher zum Speichern des Phasenkompensations-Signals; einen Pfad-Auswahlbereich zum Berechnen einer elektrischen Leistung des empfangenen Signals von der Mittelung des Phasenkompensations-Signals einer Vielzahl von Schlitzen und zum Auswählen von Pfaden, die empfangen werden sollen, entsprechend der elektrischen Leistung; einen zweiten A/D-Wandler zum Umwandeln des Informations-Symbols in dem entspreizten Signal, ausgegeben von dem angepassten Filter, in ein digitales Informations-Symbol; und einen Multiplizierer zum Multiplizieren des digitalen Informations-Symbols in dem entspreizten Signal mit dem Phasenkompensations-Signal in dem Speicher.
Signalempfangsgerät für ein DS-CDMA-Kommunikationssystem nach Anspruch 1, wobei der Phasen-Kompensations- und Pfad-Auswahl-Bereich nur in Perioden des Pilot-Symbols arbeitet und ansonsten seine Arbeit anhält, wodurch ein Verbrauch an elektrischer Energie verringert wird.