DE69722131D1 - Verfahren und Schaltungsanordnung zur Multiplikation mit einer Abrund-Funktion - Google Patents

Verfahren und Schaltungsanordnung zur Multiplikation mit einer Abrund-Funktion

Info

Publication number
DE69722131D1
DE69722131D1 DE69722131T DE69722131T DE69722131D1 DE 69722131 D1 DE69722131 D1 DE 69722131D1 DE 69722131 T DE69722131 T DE 69722131T DE 69722131 T DE69722131 T DE 69722131T DE 69722131 D1 DE69722131 D1 DE 69722131D1
Authority
DE
Germany
Prior art keywords
multiplication
circuit arrangement
rounding function
rounding
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69722131T
Other languages
English (en)
Other versions
DE69722131T2 (de
Inventor
Kazumasa Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69722131D1 publication Critical patent/DE69722131D1/de
Application granted granted Critical
Publication of DE69722131T2 publication Critical patent/DE69722131T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49963—Rounding to nearest

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
DE69722131T 1996-10-31 1997-10-31 Verfahren und Schaltungsanordnung zur Multiplikation mit einer Abrund-Funktion Expired - Lifetime DE69722131T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30580196 1996-10-31
JP8305801A JPH10133856A (ja) 1996-10-31 1996-10-31 丸め機能付き乗算方法及び乗算器

Publications (2)

Publication Number Publication Date
DE69722131D1 true DE69722131D1 (de) 2003-06-26
DE69722131T2 DE69722131T2 (de) 2004-04-01

Family

ID=17949534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69722131T Expired - Lifetime DE69722131T2 (de) 1996-10-31 1997-10-31 Verfahren und Schaltungsanordnung zur Multiplikation mit einer Abrund-Funktion

Country Status (5)

Country Link
US (1) US6010063A (de)
EP (1) EP0840205B1 (de)
JP (1) JPH10133856A (de)
KR (1) KR100309520B1 (de)
DE (1) DE69722131T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7797366B2 (en) 2006-02-15 2010-09-14 Qualcomm Incorporated Power-efficient sign extension for booth multiplication methods and systems
JP5074425B2 (ja) * 2006-02-15 2012-11-14 クゥアルコム・インコーポレイテッド 拡張された削減ツリー回路構成を有するブース乗算器
US7809783B2 (en) 2006-02-15 2010-10-05 Qualcomm Incorporated Booth multiplier with enhanced reduction tree circuitry
US11488002B2 (en) * 2018-02-15 2022-11-01 Atlazo, Inc. Binary neural network accelerator engine methods and systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229800A (en) * 1978-12-06 1980-10-21 American Microsystems, Inc. Round off correction logic for modified Booth's algorithm
JPH05150950A (ja) * 1991-11-29 1993-06-18 Sony Corp 乗算回路
JPH05265709A (ja) * 1992-03-23 1993-10-15 Nec Corp 丸め演算回路
JPH06103304A (ja) * 1992-09-22 1994-04-15 Sony Corp ディジタル演算方法及び回路
JP3276444B2 (ja) * 1993-03-22 2002-04-22 三菱電機株式会社 除算回路
JPH06348455A (ja) * 1993-06-14 1994-12-22 Matsushita Electric Ind Co Ltd 乗算における丸め込み方法及び乗算回路
US5696710A (en) * 1995-12-29 1997-12-09 Thomson Consumer Electronics, Inc. Apparatus for symmetrically reducing N least significant bits of an M-bit digital signal

Also Published As

Publication number Publication date
EP0840205B1 (de) 2003-05-21
KR100309520B1 (ko) 2001-12-17
EP0840205A1 (de) 1998-05-06
US6010063A (en) 2000-01-04
DE69722131T2 (de) 2004-04-01
JPH10133856A (ja) 1998-05-22
KR19980033417A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
DE69430838T2 (de) Schaltung und Verfahren zur parallelen Verschiebung und Addition
DE69707133T2 (de) System und verfahren zur verminderung von rauschen in einer verteilten antennenanordnung
DE59503347D1 (de) Verfahren zur erstellung einer elektronischen programmzeitschrift und schaltung hierfür
DE69712230T2 (de) Verfahren und gerät zur frequenzdomäneabwärtsumsetzung mit zwangblockschaltung für audiodekoderfunktionen
DE69717981D1 (de) Verfahren und vorrichtung zur raumbeduftung in einer programmierten einrichtung
DE59610212D1 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE69721590D1 (de) Ein bereichsbasiertes seiten-table-walk-bit verwendendes verfahren sowie vorrichtung
DE69731358D1 (de) Verfahren zur vereinfachung der demodulation in einem mehrfachträger-übertragungssystem
DE69510823T2 (de) Verfahren zur binär orientierten gruppenanreihung
DE69726357D1 (de) Stossstangenabdeckung und Verfahren zur Befestigung einer Stossstangenabdeckung
DE69823693T2 (de) Verfahren und einrichtung zur schätzung einer frequenzverschiebung
DE69523567D1 (de) Verfahren zur handschrift-eingangsaufteilung
DE69435047D1 (de) Schaltung und Verfahren zur parallelen Addition und Mittelwertbildung
DE69523137D1 (de) Verfahren zur handschrift-eingangsverbindung
DE69313249D1 (de) Verfahren zur beschränkten Koaleszenz
DE69731700D1 (de) Arithmetischer Schaltkreis und arithmetisches Verfahren
DE69533308D1 (de) Verfahren und zugehöriger Schaltkreis zur Feststellung einer Schaltungsunterbrechung
DE69527301D1 (de) Verfahren und schaltung in einem übertragungssystem
DE69818414D1 (de) Gerät und Verfahren zum Übersetzen mit einer Dekodierfunktion
DE59710274D1 (de) Vorrichtung zur lagefixierung von formkörpern einer gleisübergangseinrichtung an einer gleisanlage
DE69627948D1 (de) Rechenschaltung mit sofortiger Erkennungsfunktion und Verfahren zur sofortigen Erkennung
DE59510457D1 (de) Verfahren zur Fehlerbehebung in einer Stromrichterschaltungsanordnung
DE59605196D1 (de) Verfahren und schaltungsanordnung zur überwachung einer steuerschaltung
DE69707425T2 (de) Verfahren und vorrichtung mit gerätebeschreibung für konventionelles gerät
DE69722131D1 (de) Verfahren und Schaltungsanordnung zur Multiplikation mit einer Abrund-Funktion

Legal Events

Date Code Title Description
8364 No opposition during term of opposition