Die
vorliegende Erfindung betrifft allgemein Digital/Analog-Converter
zur Zuführung
von Helligkeitssignalen zu Pixeln einer Wiedergabeeinheit und insbesondere
in einer Flüssigkristallwiedergabe (LCD).The
The present invention relates generally to digital-to-analog converters
to the feeder
from brightness signals to pixels of a playback unit and in particular
in a liquid crystal display (LCD).
Wiedergabeeinheiten,
wie LCD's, bestehen aus
einer Matrix oder einer Anordnung von Pixeln, die horizontal in
Reihen und vertikal in Spalten angeordnet sind. Die wiederzugebenden
Videoinformationen werden als Helligkeits (Grauskala)-Signale Datenleitungen
zugeführt,
die einzeln mit jeder Spalte von Pixeln verbunden sind. Die Reihen
von Pixeln werden nacheinander abgetastet, und die Kapazitäten der
Pixel in der aktivierten Reihe werden entsprechend den Werten der
den einzelnen Spalten zugeführten
Helligkeitssignale innerhalb der aktivierten Reihe auf verschiedene
Helligkeitswerte geladen.Playback units,
like LCD's, consist of
a matrix or array of pixels that are horizontal in
Rows and are arranged vertically in columns. The to be reproduced
Video information is called brightness (greyscale) signals data lines
supplied
which are individually connected to each column of pixels. The rows
of pixels are scanned one by one, and the capacities of the
Pixels in the activated row are displayed according to the values of the
fed to the individual columns
Brightness signals within the activated row to different
Brightness values loaded.
Die US 5 170 155 auf den Namen
Plus et al., (Plus et al.) mit dem Titel "System for Applying Brightness Signals
To A Display Device And Comparator Therefore" beschreibt ein Beispiel einer Datenleitung oder
Spaltentreibern einer LCD-Anordnung. In der Anordnung nach Plus
et al. werden die Videoinformationen in einem digitalen Format in
einem Speicher mit Ausgangsleitungen gespeichert. Jede Gruppe der
Ausgangsleitungen liefert die gespeicherten digitalen Informationen
zu einem entsprechenden Digital/Analog (D/A)-Converter. Ein Ausgangssignal
eines bestimmten D/A-Converters wird einem entsprechenden Datenleitungstreiber
zugeführt,
der eine entsprechende Datenleitung der LCD-Anordnung steuert.The US 5 170 155 in the name of Plus et al., (Plus et al.) entitled "System for Applying Brightness Signals To Display Device And Comparator Therefore" describes an example of a data line or column drivers of an LCD array. In the arrangement according to Plus et al. For example, the video information is stored in a digital format in memory with output lines. Each group of output lines provides the stored digital information to a corresponding digital-to-analog (D / A) converter. An output of a particular D / A converter is supplied to a corresponding data line driver which controls a corresponding data line of the LCD device.
Die US 4 827 260 mit dem Titel "DIGITAL-TO ANALOG
CONVERTER" auf den
Namen von Sugawa et al. beschreibt einen D/A-Converter für eine Videosignalverarbeitung,
bezeichnet als ein Stromsegment oder Stromsummiertyp D/A-Converter.
In einem Beispiel eines derartigen D/A-Converters für ein Datenwort
mit n Bit werden 2n-1 identische Stromquellen
durch 2n-1 Schalter gesteuert. Die Schalter werden
selektiv entsprechend den Zuständen
der Bit des Datenwortes eingeschaltet. Die Ströme der Stromquellen für die leitenden
Schalter werden in einem Stromaddierwiderstand kombiniert und erzeugen
einen Summenstrom. Der Wert des Summenstroms nimmt durch den Wert
des Stromes einer Stromquelle zu, wenn der Wert des Datenwortes
um eins zunimmt. Eine analoge Ausgangsspannung, die proportional
ist zu dem Summenstrom, entsteht in dem Widerstand.The US 4,827,260 entitled "DIGITAL-TO ANALOG CONVERTER" in the name of Sugawa et al. describes a D / A converter for video signal processing, referred to as a stream segment or stream summation type D / A converter. In one example of such a n-bit data word D / A converter, 2 n -1 identical current sources are controlled by 2 n -1 switches. The switches are selectively turned on according to the states of the bits of the data word. The currents of the current sources for the conductive switches are combined in a current adding resistor and generate a summation current. The value of the summation current increases by the value of the current of a current source when the value of the data word increases by one. An analog output voltage that is proportional to the sum current arises in the resistor.
Eine
relativ große
Zahl von zum Beispiel 40 der D/A-Converter vom Typ mit Stromaddierung
kann dazu dienen, gleichzeitig die Videoinformationen den entsprechenden
40 Datenleitungstreibern zuzuführen.
In vorteilhafter Weise bildet ein derartiger Parallelbetrieb der
D/A-Converter eine kürzere
Zykluszeit für
die Aktualisierung der Pixelinformationen für eine bestimmte Reihe.A
relatively large
Number of, for example, 40 of the current-adding type D / A converters
can serve at the same time the video information the corresponding
40 data line drivers to supply.
In an advantageous manner, such a parallel operation forms the
D / A converter a shorter one
Cycle time for
updating the pixel information for a particular series.
Die
europäische
Patentanmeldung 0 061 199 mit dem Titel "Digital to analog converter" auf den Namen von
Hitachi Ltd beschreibt einen D/A-Converter mit einem geschalteten
Netzwerk, das ein analoges Ausgangssignal auf Grund eines entsprechenden
Eingangsdatenworts erzeugt.The
European
Patent Application 0 061 199 entitled "Digital to Analog Converter" in the name of
Hitachi Ltd describes a D / A converter with a switched one
Network that has an analog output signal due to a corresponding
Input data word generated.
Ein
D/A-Converter für
eine LCD-Widergabe kann eine Genauigkeit von z.B. mehr als 0,25%
erfordern. Jedoch müssen
die Ausgangsspannungen der D/A-Converter für ein bestimmtes Datenwort
mit einer ebenso hohen Genauigkeit übereinstimmen. Eine derartige Übereinstimmungsgenauigkeit
kann notwendig sein, um eine beanstandungsfähige Wahrnehmung der Änderungen
des Farbtons oder der Grauskala in einem Teil eines wiedergegebnen
Bildes zu vermeiden, das als gleichmäßig angenommen wird.One
D / A converter for
an LCD display can have an accuracy of e.g. more than 0.25%
require. However, you have to
the output voltages of the D / A converter for a particular data word
agree with equally high accuracy. Such a match accuracy
may be necessary to make a complaint about the changes
of the hue or gray scale in a part of a re-performed
To avoid image that is assumed to be even.
Im
Allgemeinen kann ein einziger D/A-Converter vom Typ mit Stromsummierung
durch Anwendung einer gemeinsamen Lösung zur Schwerpunktbemessung
aufgebaut sein, um nennenswerte Abweichungen der Arbeitsparameter
unter den Stromquellen der D/A-Converter zu vermeiden. Jedoch ist es
wegen der großen
Zahl von in der Treiberschaltung einer LCD benötigten D/A-Converter nicht
praktikabel, die oben genannte gemeinsame Schwerpunktausbildung
bezüglich
aller Stromquellen derartiger D/A-Converter zu erreichen. Außerdem können die
Summierwiderstände
der verschiedenen D/A-Converter eine Fehlübereinstimmung erleiden, da
jede einer Ungenauigkeit unterworfen ist, die z.B. mehr als 1% betragen
kann. Es kann erwünscht
sein, die D/A-Converter automatisch abzugleichen oder zu kalibrieren
und periodisch während
des Betriebs der LCD-Wiedergabe zur Verbesserung der Genauigkeit der
D/A-Converter.in the
In general, a single D / A converter of the type with current summation
by applying a common solution for the design of the center of gravity
be constructed to appreciable deviations of the working parameters
under the power sources of the D / A converter to avoid. However it is
because of the big one
Number of D / A converter required in driver circuit of LCD not
practicable, the above common focus training
in terms of
of all power sources to achieve such D / A converter. In addition, the
summing
the various D / A converters suffer a mismatch since
each is subject to an inaccuracy, e.g. more than 1%
can. It may be desired
be to automatically calibrate or calibrate the D / A converters
and periodically during
the operation of LCD playback to improve the accuracy of the
D / A Converter.
In
einem bestimmten D/A-Converter mit einem erfindungsgemäßen Merkmal
werden die Stromquellen gemeinsam in einer Stromspiegelanordnung
durch ein Steuersignal gesteuert.In
a particular D / A converter with a feature of the invention
the power sources are common in a current mirror arrangement
controlled by a control signal.
Gemäß einem
Aspekt der Erfindung enthält ein
Digital/Analog-Converter vom Typ mit Stromsummierung folgendes:
mehrere
geschaltete Stromquellen, die gemeinsam in einer Stromspiegelanordnung
gesteuert und entsprechend einem Eingangsdatenwort gewählt werden.
Ein analoges Ausgangssignal wird aus den Strömen der gewählten Stromquellen erzeugt.
Ein Komparator spricht an auf ein Referenzsignal und auf ein Signal,
das das Ausgangssignal anzeigt, zur Erzeugung eines Fehlersignals
entsprechend einer Differenz dazwischen. Das Fehlersignal wird der
Stromspiegelanordnung zur automatischen Einstellung des analogen
Ausgangssignals nach Art einer Servoschleife zugeführt.According to one aspect of the invention, a current summation type digital / analog converter includes:
a plurality of switched current sources that are commonly controlled in a current mirror arrangement and selected according to an input data word. An analog output signal is generated from the currents of the selected current sources. A comparator is responsive to a reference signal and to a signal indicative of the output signal for generating an error signal corresponding to a difference between them. The error signal is supplied to the current mirror arrangement for automatic adjustment of the analog output signal in the manner of a servo loop.
1 zeigt
eine Anordnung für
eine Flüssigkristallwiedergabe,
die selbstabgeglichene D/A-Converter enthält, mit einem Aspekt der Erfindung,
und 1 shows an arrangement for liquid crystal display containing self-balanced D / A converters, with an aspect of the invention, and
2 zeigt
im Detail einen der selbstabgeglichenen D/A-Converter von 1. 2 shows in detail one of the self-balanced D / A converters from 1 ,
In 1 wird
ein Videosignal, das zu wiederzugebende Bildinformationen darstellt,
z.B. von einer Antenne 12 empfangen. Eine analoge Schaltung 11 liefert
ein Videosignal auf einer Leitung 13 als ein Eingangssignal
zu einem Analog/Digital-Converter (A/D) 14. Das Fernsehsignal
von der analogen Schaltung 11 wird auf einer Flüssigkristallwiedergabe 16 wiedergegeben,
die aus einer großen
Zahl von Pixelelementen besteht, wie einer Flüssigkristallzelle 16a, angeordnet
horizontal in m = 560 Reihen und vertikal in n = 960 Spalten. Die
Flüssigkristallanordnung 16 enthält n = 960
Spalten von Datenleitungen 17, eine für jede der vertikalen Spalten
von Flüssigkristallzellen 16a und
m = 560 Auswahlleitungen 18, eine für jede der horizontalen Reihen
der Flüssigkristallzellen 16a.In 1 becomes a video signal representing image information to be reproduced, for example, from an antenna 12 receive. An analog circuit 11 delivers a video signal on a line 13 as an input to an analogue to digital converter (A / D) 14 , The television signal from the analog circuit 11 is on a liquid crystal display 16 which consists of a large number of pixel elements, such as a liquid crystal cell 16a arranged horizontally in m = 560 rows and vertically in n = 960 columns. The liquid crystal device 16 contains n = 960 columns of data lines 17 one for each of the vertical columns of liquid crystal cells 16a and m = 560 select lines 18 one for each of the horizontal rows of liquid crystal cells 16a ,
Ein
A/D-Converter 14 enthält
eine Ausgangssammelschiene 19 zur Lieferung von Helligkeitswerten
oder Grauskala-Codes zu einem Speicher 21 mit 40 Gruppen
von Ausgangsleitungen 22. Jede Gruppe der Ausgangsleitungen 22 des
Speichers 21 liefert die gespeicherten digitalen Informationen
zu einem entsprechenden Digi tal/Analog (D/A)-Converter 23 mit
einem erfindungsgemäßen Merkmal.
Es gibt 40 D/A-Converter 23, die den 40 Gruppen von Leitungen 22 entsprechen.
Ein Ausgangssignal OUT eines bestimmten D/A-Converters 23 wird über eine
entsprechende Leitung 31 einem entsprechenden Demultiplexer
und Datenleitungstreiber 100 zugeführt, der das Signal OUT speichert.An A / D converter 14 contains an output busbar 19 for providing brightness values or grayscale codes to a memory 21 with 40 groups of output lines 22 , Each group of output lines 22 of the memory 21 provides the stored digital information to a corresponding digital / analog (D / A) converter 23 with a feature of the invention. There are 40 D / A converters 23 that the 40 groups of lines 22 correspond. An output signal OUT of a specific D / A converter 23 is via an appropriate line 31 a corresponding demultiplexer and data line driver 100 supplied, which stores the signal OUT.
Während eines
Intervalls von 13 Mikrosekunden einer bestimmten Videoleitungszeit
werden Signale OUT der 40 D/A-Converter 23 erzeugt und
in jedem der 24 aufeinanderfolgenden Umsetzzyklen gespeichert. Dadurch
werden Signale OUT in jedem der 960 Demultiplexer und Datenleitungstreibern 100 gespeichert.
Die Zeit zwischen den Umsetzzyklen beträgt ungefähr 1,24 Mikrosekunden.During an interval of 13 microseconds of a given video line time, OUT signals become the 40 D / A converter 23 and stored in each of the 24 consecutive conversion cycles. This will produce OUT signals in each of the 960 demultiplexers and data line drivers 100 saved. The time between conversion cycles is approximately 1.24 microseconds.
Ein
Auswahlzeilenabtaster 60 erzeugt Reihenauswahlsignale in
Leitungen 18 zur Auswahl in einer geeigneten Weise in einer
bestimmten Reihe der Anordnung 16. Die in den 960 Datenleitungen 17 gebildeten
Spannungen werden während
einer Zeilenzeit von 32 Mikrosekunden den Pixeln 16a der
gewählten
Reihe zugeführt.A selection line scanner 60 generates row selection signals in lines 18 for selection in a suitable manner in a particular row of the arrangement 16 , The in the 960 data lines 17 generated voltages become the pixels during a line time of 32 microseconds 16a fed to the selected row.
Wie
oben bemerkt, dient ein bestimmter Demultiplexer und Datenleitungstreiber 100 zur
Speicherung des entsprechenden Signals OUT und zur Übertragung
des gespeicherten Signals OUT zu der entsprechenden Datenleitung 17.
Jede Datenleitung 17 wird 560 Reihen von Pixelzellen 16a zugeführt. Der
Demultiplexer und Datenleitungstreiber 100 arbeitet als
ein getakteter oder zerhackter (chopped) Rampenverstärker. Ein
Referenzrampensignal REF-RAMP und das Signal OUT werden einem Comparator 24 zugeführt, der
einen Ausgangstransistor MN6 steuert. Eine Datenrampenspannung DATA-RAMP
wird während
jeder Videozeilenzeit über einen
Transistor MN6 der Datenleitung 17 zugeführt, bis
zu einem Zeitpunkt, wenn der Comperator den Transistor MN6 sperrt.
Der Zeitpunkt, wann der Comparator 24 den Transistor MN6
sperrt, ist durch die Größe des Signals
OUT bestimmt. Somit ist die Pixelspannung durch das Signal OUT bestimmt.
Ein Beispiel einer Anordnung, die zu dem Demultiplexer und Datenleitungstreiber 100 ähnlich sein
kann, ist im Detail beschrieben in der Patentschrift von Plus et
al.As noted above, a particular demultiplexer and data line driver is used 100 for storing the corresponding signal OUT and for transmitting the stored signal OUT to the corresponding data line 17 , Every data line 17 will be 560 rows of pixel cells 16a fed. The demultiplexer and data line driver 100 works as a clocked or chopped ramp amplifier. A reference ramp signal REF-RAMP and the signal OUT become a comparator 24 supplied, which controls an output transistor MN6. A data ramp voltage DATA-RAMP is applied via a transistor MN6 of the data line during each video line time 17 supplied until a time when the Comperator the transistor MN6 blocks. The time when the comparator 24 the transistor MN6 is blocked, is determined by the size of the signal OUT. Thus, the pixel voltage is determined by the signal OUT. An example of an arrangement related to the demultiplexer and data line driver 100 may be similar, is described in detail in the Plus et al patent.
2 zeigt
im Detail einer der selbstabgeglichenen D/A-Converter 23 von 1 mit
einem erfindungsgemäßen Merkmal.
Gleiche Symbole und Bezugszeichen in den 1 und 2 bezeichnen gleiche
oder ähnliche
Teile oder Funktionen. 2 shows in detail one of the self-balanced D / A converters 23 from 1 with a feature of the invention. Same symbols and reference numbers in the 1 and 2 designate the same or similar parts or functions.
Jeder
der selbstabgeglichenen D/A-Converter 23 von 2 convertiert
ein Datenwort W mit 8 Bit mit Pixelvideoinformationen in eine analoge
Spannung OUT. Diese enthält
z.B. 28 – 1 = 255 geschaltete Stromquellen 120,
die so ausgebildet sind, dass sie miteinander übereinstimmen, z.B. durch Anwendung eines
gemeinsamen Schwerpunktaufbaus. Jede geschaltete Stromquelle 120 enthält einen
nicht-geschalteten
Stromquellentransistor 110, gebildet durch ein Paar von
Metalloxyd-Halbleiter
(PMOS) Transistor. Jeder Transistor 110 enthält eine
Sourceelektrode, die über
eine gemeinsame Leitung 110a mit einer Betriebsspannung
von +5V verbunden ist, und eine Gateelektrode, die gemeinsam mit
den Gateelektroden über
eine Leitung 110b mit den Gateelektroden der anderen Transistoren
verbunden ist. Die Leitung 110b ist mit einer Drainelektrode
eines PMOS-Stromsteuertransistors 111 verbunden. Der Transistor 111 enthält eine
Gate- und eine Drainelektrode, die miteinander verbunden sind. Ein
Steuerstrom I111 in dem Transistor 111 steuert die Größe des Stroms
I110 in jedem Transistor 110 nach Art eines Stromspiegels.
Jeder Strom I110 hat dieselbe Größe und folgt
jedem Strom I110 der anderen Transistoren 110 des D/A-Converters 23.Each of the self-balanced D / A converters 23 from 2 converts an 8-bit data word W with pixel video information into an analog voltage OUT. This contains eg 2 8 - 1 = 255 switched current sources 120 , which are designed so that they agree with each other, for example by using a common center of gravity. Each switched power source 120 includes a non-switched current source transistor 110 formed by a pair of metal oxide semiconductor (PMOS) transistor. Every transistor 110 contains a source electrode, which has a common line 110a connected to an operating voltage of + 5V, and a gate electrode common to the gate electrodes via a line 110b is connected to the gate electrodes of the other transistors. The administration 110b is connected to a drain of a PMOS current control transistor 111 connected. The transistor 111 includes a gate and a drain electrode connected together. A control current I111 in the transistor 111 controls the magnitude of the current I110 in each transistor 110 in the manner of a current mirror. Each current I110 is the same size and follows each current I110 of the other transistors 110 of the D / A converter 23 ,
In
einer bestimmten geschalteten Stromquelle 120 ist ein Stromquellentransistor 110 mit
der Sourceelektrode eines entsprechenden PMOS-Schalttransistors 113 und
mit einer Sourceelektrode eines entsprechenden PMOS-Schalttransistors 114 verbunden.
Die Drainelektroden der Transistoren 114 sind gemeinsam
mit einer Drainelektrode eines stromsummierenden Metalloxid-Halbleiter
vom N-Typ (NMOS) Transistor 116 einer Stromspiegelanordnung 117 verbunden.
Die Drainelektroden jedes der Transistoren 113 sind mit
einer der Erdreferenzklemme 118 verbunden.In a specific switched current source 120 is a current source transistor 110 to the source of a corresponding PMOS switching transistor 113 and a source electrode of a corresponding PMOS switching transistor tors 114 connected. The drain electrodes of the transistors 114 are common with a drain electrode of a current-summing N-type metal oxide semiconductor (NMOS) transistor 116 a current mirror arrangement 117 connected. The drain electrodes of each of the transistors 113 are with one of the earth reference terminal 118 connected.
Die
geschalteten Stromquellen 120 sind in acht Gruppen organisiert,
die durch das Wort W mit 8 Bit gesteuert werden. Die Anzahl der
geschalteten Stromquellen 120, die in einer bestimmten
Gruppe enthalten sind, ist bestimmt durch das Gewicht der entsprechenden
Bit des Wortes W, das die geschalteten Stromquellen 1209 in der
Gruppe steuert. Z.B. werden 127 geschaltete Stromquellen 120 durch
ein höchstwer tiges
Bit MSB eines Worts W gesteuert, während eine geschaltete Stromquelle 120 durch
ein geringswertiges Bit LSB des Worts W gesteuert wird. Es gibt
insgesamt 255 geschaltete Stromquellen 120 in dem D/A-Converter 23.The switched current sources 120 are organized into eight groups controlled by the word W with 8 bits. The number of switched current sources 120 that are included in a particular group is determined by the weight of the corresponding bits of the word W that controls the switched current sources 1209 in the group. For example, 127 switched current sources 120 controlled by a most significant bit MSB of a word W while a switched current source 120 is controlled by a low-order bit LSB of the word W. There are a total of 255 switched current sources 120 in the D / A converter 23 ,
Die
Gateelektroden jedes der Transistoren 114 einer bestimmten
Gruppe von geschalteten Stromquellen 120 sind gemeinsam
mit einem Ausgang eines entsprechenden Invertergatters 121 verbunden.
Das Invertergatter 121 liefert einen logischen Wert "0", wenn das entsprechende Bit des Worts
W bei einem logischen Wert "1" in einer Weise zur
Einschaltung des Transistors 114 liegt. Daher gelangt der
Strom I110 in jedem Transistor 110 über einen entsprechenden Transistor 114 zu
dem Stromsummiertransistor 16 und trägt zu einem Strom I116 in dem
Transistor 116 bei. Dadurch wird ein Strom I116 in dem
Transistor I116 um einen Wert erhöht, der durch das Gewicht steuernden
Bit des Wortes W bestimmt ist.The gate electrodes of each of the transistors 114 a particular group of switched current sources 120 are common to an output of a corresponding inverter gate 121 connected. The inverter gate 121 provides a logical value "0" when the corresponding bit of the word W at a logical value "1" in a manner to turn on the transistor 114 lies. Therefore, the current I110 enters each transistor 110 via a corresponding transistor 114 to the current summing transistor 16 and contributes to a current I116 in the transistor 116 at. Thereby, a current I116 in the transistor I116 is increased by a value determined by the weight controlling bit of the word W.
die
Gateelektroden jedes der Transistoren 113 einer derartigen
Gruppe von geschalteten Stromquellen 120 sind gemeinsam
mit einem Ausgang eines entsprechenden Invertergatters 122 verbunden. Das
Invertergatter 122 liefert einen logischen Wert "1", wenn das entsprechende Bit des Wortes
W bei dem logischen Wert "1" liegt. Daher werden
die Transistoren 113 abgeschaltet.the gate electrodes of each of the transistors 113 such a group of switched current sources 120 are common to an output of a corresponding inverter gate 122 connected. The inverter gate 122 provides a logical value "1" when the corresponding bit of the word W is at the logical value "1". Therefore, the transistors 113 off.
Anderseits
liefert das entsprechende Invertergatter 121 einen logischen
Wert "1", wenn sich das entsprechende
Bit des Wortes W bei dem logischen Wert "0" befindet.
Daher werden die Transistoren 114 ausgeschaltet und die
Transistoren 113 eingeschaltet, derart, dass sie den Strom
I110 in jedem Transistor 110 von dem Stromsummiertransistor 116 entkoppeln.
Daher liefern die Ströme 110 keinen
Beitrag zu dem Strom I116 in dem Transistor 116, wenn das
Bit des Wortes W sich bei dem logischen Wert "0" befindet.On the other hand, the corresponding inverter gate supplies 121 a logical value "1" when the corresponding bit of the word W is at the logical value "0". Therefore, the transistors 114 turned off and the transistors 113 switched on, such that they receive the current I110 in each transistor 110 from the current summing transistor 116 decouple. Therefore deliver the currents 110 no contribution to the current I116 in the transistor 116 when the bit of the word W is at the logical value "0".
In
vorteilhafter Weise fließt
der Strom I110 ungestört
in einem der Transistoren 113 und 114, unabhängig von
dem Zustand des Steuerbit des Wortes W. Auf diese Weise wird eine
Stromumschaltstörung in
vorteilhafter Weise verringert.Advantageously, the current I110 flows undisturbed in one of the transistors 113 and 114 irrespective of the state of the control bit of the word W. In this way, a current switching failure is advantageously reduced.
Der
volle Bereich der Spannung OUT tritt auf, wenn jeder Strom I110
in dem D/A-Converter 23 dem
Transistor 110 zugeführt
wird. Diese Situation tritt auf, wenn alle acht Bit des Wortes W
bei dem Zustand "1" befinden. Ein Maßstab mit
dem Wert "0" tritt auf, wenn
keiner der Ströme
I110 dem Transistor 116 zugeführt wird. Diese Situation entsteht,
wenn die acht Bit des Wortes W sich in dem Zustand "0" befinden.The full range of voltage OUT occurs when every I110 current is in the D / A converter 23 the transistor 110 is supplied. This situation occurs when all eight bits of the word W are at state "1". A scale of value "0" occurs when none of the currents I110 are applied to the transistor 116 is supplied. This situation arises when the eight bits of the word W are in the "0" state.
Der
Summenstrom I116 steuert einen Summenstrom I123 in einem Transistor 123 nach
Art eines Stromspiegels. Daraus folgt, dass der Summenstrom I123
auf einen dem Strom 110 proportionalen Wert ansteigt, wenn
der Wert des Datenworts W um eins zunimmt.The summation current I116 controls a summation current I123 in a transistor 123 in the manner of a current mirror. It follows that the summation current I123 to a the current 110 proportional value increases as the value of the data word W increases by one.
Der
Strom I123 wird einem invertierenden Anschluss 124 eines
invertierenden Verstärkers 125 zugeführt. Eine
Ausgangsklemme 126 des invertierenden Verstärkers 125 ist über einen
Widerstand R mit der Klemme 124 verbunden. Eine den Wert
verschiebende Spannung von 1,5V wird einer nicht-invertierenden
Eingangsklemme des Verstärkers 125 zugeführt. Daher
ist die analoge Ausgangsspannung OUT des Verstärkers 125 gleich 1,5V+
(der Wert des Summenstroms I123, multipliziert mit dem Wert des Widerstands
R). Wenn der Wert jedes Bit des Wortes W null ist, ist die Spannung
OUT gleich 1,5V. Somit bestimmt die Spannung 1,5V den Nullskalenwert
der Spannung OUT.The current I123 becomes an inverting terminal 124 an inverting amplifier 125 fed. An output terminal 126 of the inverting amplifier 125 is via a resistor R with the clamp 124 connected. A value shifting voltage of 1.5V becomes a non-inverting input terminal of the amplifier 125 fed. Therefore, the analog output voltage is OUT of the amplifier 125 equal to 1.5V + (the value of the total current I123 multiplied by the value of the resistance R). When the value of each bit of the word W is zero, the voltage OUT is equal to 1.5V. Thus, the voltage 1.5V determines the zero-scale value of the voltage OUT.
Die
selbstabgleichende Schaltung 130 mit einem erfindungsgemäßen Merkmal
enthält
einen differenziellen Fehlerverstärker 131 mit einer
invertierenden Eingangsklemme, die mit der Ausgangsklemme 126 des
Verstärkers 125 und
einer nichtinvertierenden Eingangsklemme verbunden ist, die mit
einer nicht dargestellten Quelle einer Referenzspannung VREF verbunden
ist, die der in 1 dargestellten VREF entspricht.
Der Verstärker 131 enthält ein differenzielles
Paar von PMOS-Transistoren 132 und 133,
das mit einem Paar von NMOS-Lasttran-sistoren 138 bzw. 139 verbunden
ist. Ein PMOS-Transistor 135, ein Stromsteuerwiderstand 137 und
ein Transistor 134, die in Reihe liegen, steuern die Summe der
Ströme
in den Transistoren 132 und 133 über einen
Transistor 136 eines Stromspiegels.The self-balancing circuit 130 with a feature according to the invention includes a differential error amplifier 131 with an inverting input terminal connected to the output terminal 126 of the amplifier 125 and a non-inverting input terminal connected to a source, not shown, of a reference voltage VREF, which is the one in 1 corresponds to the VREF. The amplifier 131 contains a differential pair of PMOS transistors 132 and 133 that with a pair of NMOS load transistors 138 respectively. 139 connected is. A PMOS transistor 135 , a current control resistor 137 and a transistor 134 that are in series control the sum of the currents in the transistors 132 and 133 via a transistor 136 a current mirror.
Eine
Ausgangsklemme 140 des Fehlerverstärkers 131 ist über einen
Fehlerabtast-Schalttransistor
NMOS 141 mit einer kleinen Abtastkapazität CP1 verbunden,
die eine Streukapazität
sein kann. Die Kapazität
CP1 ist über
einen NMOS- Schalttransistor
mit einer zweiten, integrierenden Kapazität CP2 verbunden. Die Transistoren 141 und 142 werden
durch komplementäre
Steuersignale SAMP bzw. SAMP-INVERSE gesteuert. Ein Klemmtransistor 150 liegt
zwischen der Klemme 140 und einer Verbindungsklemme 151.
Die Verbindungsklemme 151 liegt zwischen den Transistoren 132 und 139.An output terminal 140 of the error amplifier 131 is via a fault sensing switching transistor NMOS 141 connected to a small sampling capacitance CP1, which may be a stray capacitance. Capacitance CP1 is via a NMOS switching transistor with a second integrating capacitance CP2 connected. The transistors 141 and 142 are controlled by complementary control signals SAMP and SAMP-INVERSE. A clamping transistor 150 lies between the clamp 140 and a connection terminal 151 , The connection terminal 151 lies between the transistors 132 and 139 ,
Eine
periodische Fehlerabtastung des D/A-Converters 23 erfolgt
während
eines Fehlerabtastintervalls 160 des Signals SAMP-INVERSE
zwischen aufeinander folgenden Digital/Analog-Umsetzintervallen 161.
Während
des Fehlerabtastintervalls 160 schaltet ein Impuls eines
Stromsteuersignals SAMP den Transistor 141 ein, und ein
komplementärer
Impuls des Abtaststeuersignals SAMP-INVERSE schaltet den Transistor 142 ab.
Während
des Abtastintervalls 160 wird das Signal SAMP einer nicht
dargestellten Ausgangsstufe des Speichers 21 von 1 zugeführt, zur
Erzeugung eines Wortes W, deren sämtliche Bit bei dem logischen
Zustand "1" befinden. Das Signal
SAMP-INVERSE schaltet den Transistor 150 derart aus, dass
ein Fehlersignal ERROR an der Klemme 140 erzeugt werden
kann. In Folge dessen liefert die Kapazität CP1 eine Fehlerkorrekturspannung
VCP1, die proportional ist zu einer Differenz zwischen der Spannung
OUT bei voller Aussteuerung und der Spannung VREF.A periodic error scan of the D / A converter 23 occurs during a Fehlerabtastintervalls 160 the signal SAMP INVERSE between successive digital / analog conversion intervals 161 , During the error sampling interval 160 a pulse of a current control signal SAMP turns on the transistor 141 on, and a complementary pulse of the scan control signal SAMP INVERSE turns on the transistor 142 from. During the sampling interval 160 the signal SAMP of an output stage, not shown, of the memory 21 from 1 supplied for generating a word W, all of whose bits are at the logic state "1". The signal SAMP-INVERSE switches the transistor 150 such that an error signal ERROR at the terminal 140 can be generated. As a result, the capacitance CP1 provides an error correction voltage VCP1 which is proportional to a difference between the full-drive voltage OUT and the voltage VREF.
Nach
dem Abtastintervall 160 schaltet das Abtaststeuersignal
SAMP den Transis-tor 141 aus, und das Abtaststeuersignal
SAMP-INVERSE schaltet den Transistor 142 ein. Daher wird
eine in der Kapazität
gespeicherte Ladung, die einen Fehler in der Spannung OUT bei Vollaussteuerung
anzeigt, dem fehlerintegrierenden Kondensator CP2 zur Erzeugung
eines Steuersignals VCP2 zugeführt.
Im eingeschwungenen Zustand versucht die Spannung VCP2, in der Nähe der Spannung
OUT bei dem Wert der Spannung VREF zu bleiben.After the sampling interval 160 the scan control signal SAMP switches the transistor 141 and the sample control signal SAMP INVERSE turns on the transistor 142 one. Therefore, a charge stored in the capacitance indicative of an error in the voltage OUT at full scale is supplied to the error integrating capacitor CP2 to generate a control signal VCP2. In the steady state, the voltage VCP2 attempts to stay near the voltage OUT at the value of the voltage VREF.
Der
Klemmtransistor 150 ist zu allen Zeiten leitend, ausgenommen
während
des Intervalls 160. Daher wird in vorteilhafter Weise außerhalb
des Abtastintervalls 160 ein Signal an der Klemme in einer Weise
konstant, dass die Einfügung
eines Rauschsignals in die Kapazitäten CP1 und CP2 verhindert wird.The clamping transistor 150 is conductive at all times, except during the interval 160 , Therefore, advantageously outside the sampling interval 160 a signal on the terminal constant in a manner that prevents the insertion of a noise signal into the capacitances CP1 and CP2.
Die
Spannung VCP2 wird einem Quellenfolger-NMOS-Transistor 143 einem
Spannung/Strom-Converter zugeführt,
der aus der Reihenschaltung eines Widerstands R1 und eines NMOS-Transistors 144 besteht.
Der Transistor 144 ist mit seiner Gateelektrode mit seiner
Drainelektrode verbunden. Das Drain/Gate des Transistors 144 ist mit
dem Gate eines NMOS-Transistors 145 verbunden, zur Bildung
einer Stromspiegelanordnung. Ein Strom I145 in dem Transistor 145 ist
proportional zu der Steuerspannung VCP2. Der Strom I145 ist ein veränderlicher
Strom, der mit einem konstanten Strom I147 in einem Transistor 147 summiert
wird und als Summenstrom I111 in dem Transistor 111 fließt. Der
Strom I147 entsteht in einem Stromspiegelweg durch einen Strom I146,
der in einem Transistor 146 fließt. Der Strom I111 steuert
jeden der Ströme
I110 in der Form eines Stromspiegels.The voltage VCP2 becomes a source follower NMOS transistor 143 fed to a voltage / current converter, which consists of the series connection of a resistor R1 and an NMOS transistor 144 consists. The transistor 144 is connected to its gate electrode with its drain electrode. The drain / gate of the transistor 144 is connected to the gate of an NMOS transistor 145 connected to form a current mirror assembly. A current I145 in the transistor 145 is proportional to the control voltage VCP2. The current I145 is a variable current that has a constant current I147 in a transistor 147 is summed and summed current I111 in the transistor 111 flows. The current I147 is generated in a current mirror path by a current I146 that is in a transistor 146 flows. The current I111 controls each of the currents I110 in the form of a current mirror.
Eine
Differenz oder ein Fehler zwischen den Spannungen OUT und VREF bewirkt,
dass sich der Strom I145 und somit der Strom I111 ändert. In
Folge dessen erfolgt eine Änderung
in jedem der Ströme I110.
Daher wird der Fehler in dem Strom I110 in Form einer Servoschleife
korrigiert. Der Fehler kann wenigstens teilweise während eines
bestimmten Abtastintervalls 160 korrigiert werden. Ein
großer
Fehler kann für
eine vollständige
Korrektur mehrere Abtastintervalle benötigen.A difference or error between the voltages OUT and VREF causes the current I145 and thus the current I111 to change. As a result, a change occurs in each of the currents I110. Therefore, the error in the current I110 is corrected in the form of a servo loop. The error may be at least partially during a particular sampling interval 160 Getting corrected. A large error may require multiple sample intervals for a complete correction.
Gemäß einem
erfindungsgemäßen Merkmal wird
der Fehler in jedem der D/A-Converter 23 durch dieselbe
Referenzspannung VREF korrigiert. Daher beeinflussen in vorteilhafter
Weise Differenzen in den Werten des Widerstands R oder in den Werten
des Stroms I110 zwischen den D/A-Convertern 23 nicht nennenswert
die Übereinstimmung
der Spannungen OUT bei voller Aussteuerung. Die Spannung OUT bei einer
Aussteuerung null wird durch den Widerstand R oder die Ströme I110
nicht nennenswert beeinflusst, weil die Ströme I110 bei Nullaussteuerung
null sind. Bei einem Zwischenwert des Wortes W bleibt die Genauigkeit
erhalten, da in jedem D/A-Converter 23 die Ströme I110
untereinander gleich sind. Jeder Transistor des D/A-Converters 23 kann
durch eine Technologie mit bipolaren Transistoren ausgeführt sein.According to a feature of the invention, the error is in each of the D / A converters 23 corrected by the same reference voltage VREF. Therefore, differences in the values of the resistance R or in the values of the current I110 between the D / A converters advantageously influence 23 not significantly the match of the voltages OUT at full modulation. The voltage OUT at zero level is not appreciably affected by the resistor R or the currents I110, because the currents I110 are zero at zero output. With an intermediate value of the word W, the accuracy is preserved because in each D / A converter 23 the currents I110 are equal to each other. Each transistor of the D / A converter 23 can be implemented by a technology with bipolar transistors.