DE69617336D1 - Vorrichtung und Verfahren zur Prüfung von Einzelbitfehlern in integrierten Speicherschaltungen - Google Patents

Vorrichtung und Verfahren zur Prüfung von Einzelbitfehlern in integrierten Speicherschaltungen

Info

Publication number
DE69617336D1
DE69617336D1 DE69617336T DE69617336T DE69617336D1 DE 69617336 D1 DE69617336 D1 DE 69617336D1 DE 69617336 T DE69617336 T DE 69617336T DE 69617336 T DE69617336 T DE 69617336T DE 69617336 D1 DE69617336 D1 DE 69617336D1
Authority
DE
Germany
Prior art keywords
memory circuits
bit errors
integrated memory
checking single
checking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69617336T
Other languages
English (en)
Other versions
DE69617336T2 (de
Inventor
David Charles Mcclure
Mark Alan Lysinger
Frank Josef Sigmund
John Anthony Michlowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Application granted granted Critical
Publication of DE69617336D1 publication Critical patent/DE69617336D1/de
Publication of DE69617336T2 publication Critical patent/DE69617336T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30Accessing single arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
DE69617336T 1995-08-24 1996-08-09 Vorrichtung und Verfahren zur Prüfung von Einzelbitfehlern in integrierten Speicherschaltungen Expired - Lifetime DE69617336T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/519,075 US5633828A (en) 1995-08-24 1995-08-24 Circuitry and methodology to test single bit failures of integrated circuit memory devices

Publications (2)

Publication Number Publication Date
DE69617336D1 true DE69617336D1 (de) 2002-01-10
DE69617336T2 DE69617336T2 (de) 2002-08-08

Family

ID=24066708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69617336T Expired - Lifetime DE69617336T2 (de) 1995-08-24 1996-08-09 Vorrichtung und Verfahren zur Prüfung von Einzelbitfehlern in integrierten Speicherschaltungen

Country Status (4)

Country Link
US (1) US5633828A (de)
EP (1) EP0760518B1 (de)
JP (1) JP3901250B2 (de)
DE (1) DE69617336T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875135A (en) * 1995-12-28 1999-02-23 Intel Corporation Characterization of self time circuit
US6112316A (en) * 1997-12-03 2000-08-29 Micron Electronics, Inc. System for use of bus parking states to communicate diagnostic information
US6092219A (en) * 1997-12-03 2000-07-18 Micron Technology, Inc. Method for use of bus parking states to communicate diagnostic information
US6044010A (en) * 1998-10-05 2000-03-28 National Semiconductor Corporation Five transistor SRAM cell
US6909659B2 (en) * 2001-08-30 2005-06-21 Micron Technology, Inc. Zero power chip standby mode
KR100585090B1 (ko) * 2003-06-04 2006-05-30 삼성전자주식회사 스태틱 메모리셀 소프트 결함 검출수단을 구비하는 반도체집적회로 및 이의 소프트 결함 검출방법
JP2006216174A (ja) * 2005-02-04 2006-08-17 Fujitsu Ltd 半導体記憶装置
JP5440066B2 (ja) * 2009-09-18 2014-03-12 凸版印刷株式会社 半導体装置及び半導体装置の評価方法
US10037794B1 (en) * 2017-07-26 2018-07-31 Stmicroelectronics International N.V. SRAM read multiplexer including replica transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685086A (en) * 1985-11-14 1987-08-04 Thomson Components-Mostek Corp. Memory cell leakage detection circuit
FR2622019B1 (fr) * 1987-10-19 1990-02-09 Thomson Semiconducteurs Dispositif de test structurel d'un circuit integre
JPH01251496A (ja) * 1988-03-31 1989-10-06 Toshiba Corp スタティック型ランダムアクセスメモリ
US5463585A (en) * 1993-04-14 1995-10-31 Nec Corporation Semiconductor device incorporating voltage reduction circuit therein
JP2606082B2 (ja) * 1993-07-02 1997-04-30 日本電気株式会社 半導体集積回路
TW243531B (de) * 1993-09-03 1995-03-21 Motorola Inc

Also Published As

Publication number Publication date
EP0760518A3 (de) 1997-03-26
US5633828A (en) 1997-05-27
EP0760518A2 (de) 1997-03-05
DE69617336T2 (de) 2002-08-08
JPH09128999A (ja) 1997-05-16
EP0760518B1 (de) 2001-11-28
JP3901250B2 (ja) 2007-04-04

Similar Documents

Publication Publication Date Title
DE69726668D1 (de) Verfahren und Vorrichtung zur Prüfung einer Speicherschaltung in einer Halbleitereinrichtung
DE69636701D1 (de) Verfahren und Vorrichtung zur Prüfung von Halbleiterchips
DE69520714D1 (de) Verfahren und Vorrichtung zum Sichern elektronischen Abstimmen
DE69718917D1 (de) Verfahren und vorrichtung zum nachweis von mikrofehlern in halbleitern
DE69415053D1 (de) Verfahren und Vorrichtung zur Kreditkartenechtheitsprüfung
DE69629098D1 (de) Verfahren und Vorrichtung zur Belastungsprüfung
DE69633553D1 (de) Verfahren und Vorrichtung zur Einbettung von Daten in einem elektronischen Dokument
DE69941455D1 (de) Verfahren und vorrichtung zum überprüfen von münzen
DE69905750D1 (de) Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE69841981D1 (de) Verfahren und Vorrichtung zur Erzeugung und Prüfung vom Datenprüffeld
DE69423251D1 (de) Verfahren und Vorrichtung zur Datensicherung
DE69911364D1 (de) Verfahren und Vorrichtung zur Parallelredundanz bei Halbleiterspeichern
DE69612075T2 (de) Vorrichtung zur Fehlerbeseitigung und Verfahren zur Fehlerbeseitigung in einem Spielprogramm in einem ROM-Speichermodul
DE69127742D1 (de) Verfahren und Vorrichtung zur Ultraschallfehlerprüfung
DE59905213D1 (de) Verfahren und vorrichtung zur beurteilung von fehlern in textilen flächengebilden
DE69533567D1 (de) Vorrichtung und Verfahren zum Auffinden von False-Timing-Paths in digitalen Schaltkreisen
DE69617336T2 (de) Vorrichtung und Verfahren zur Prüfung von Einzelbitfehlern in integrierten Speicherschaltungen
DE69932456D1 (de) VERFAHREN UND VORRICHTUNG ZUR KüHLUNG VON INTEGRIERTEN SCHALTUNGEN, DIE RüCKSEITIG OPTISCH GEPRüFT WERDEN
DE19980807D2 (de) Verfahren und Vorrichtung zum Prüfen von Schraubverbindungen
DE69711426D1 (de) Verfahren und vorrichtung zur initialisierung eines halbleiterspeichers
DE69819532D1 (de) Verfahren und vorrichtung zum überprüfen von münzen
DE69703103T2 (de) Vorrichtung und Verfahren zum Prüfen von Münzen
DE69724737D1 (de) Verfahren und Vorrichtung zur Prüfung von Speicherschaltungen
DE69628785D1 (de) Verfahren und Vorrichtung zum Ermitteln und Korrigieren von Fehlern in Magnetometermessungen
DE69605122D1 (de) Verfahren und vorrichtung zur prüfung von gewindeverbindungen und gewindeteilen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition