DE69610163T2 - Synchronisation eines Farbrades in einem Bildanzeigesystem - Google Patents

Description

TECHNISCHES GEBIET DER ERFINDUNG
• Diese Erfindung bezieht sich auf Bildanzeigesysteme und insbesondere auf ein Verfahren zum Erzeugen eines Farbrad-Synchronisationssignals wie im Oberbegriff von Anspruch 1 definiert sowie auf eine Phasenfehler-Steuereinheit wie im Oberbegriff von Anspruch 15 definiert.
HINTERGRUND DER ERFINDUNG
• Bildanzeigesysteme auf der Grundlage von räumlichen Lichtmodulatoren (SLMs) stellen eine Alternative zu Bildanzeigesystemen dar, die auf Katodenstrahlröhren basieren (CRT-Bildanzeigesysteme). SLM-Systeme liefern eine hohe Auflösung, ohne die Größe von CRT-Systemen zu besitzen.
• Digitale Mikrospiegelvorrichtungen (DMDs) stellen einen SLM-Typ dar, der entweder für Direktsicht-Wiedergabeinrichtungen oder für Projektionsanzeigen Anwendung finden könnte. Eine digitale Mikrospiegelvorrichtung (DMD) hat eine Matrixanordnung von einigen hundert oder tausend winzigen, schwenkbaren Spiegeln, wovon jeder Licht für ein Pixel eines Bildes spendet. Um den Spiegeln das Schwenken zu ermöglichen, ist jeder Spiegel an einem oder an mehreren Drehgelenken angebracht, welche auf Halterungsvorrichtungen befestigt und mittels eines Fluidstegs (Luft oder Flüssigkeit) von der darunterliegenden Steuerschaltungsanordnung beabstandet sind. Die Steuerschaltungsanordnung sorgt für elektrostatische Kräfte, die bewirken, daß jeder Spiegel selektiv geschwenkt werden kann. Zur Anzeige werden Bilddaten in Speicherzellen der DMD geladen und diesen Daten entsprechend werden die Spiegel so geschwenkt, daß sie entweder Licht zur Eintrittspupille einer Projektionslinse und dann zu einer Bildebene reflektieren oder Licht von dieser ablenken.
• Ein Lösungsweg zum Erzeugen von Farbbildern in SLM-Anzeigesystemen wird als "Rasterwechsel-Farbanzeige" bezeichnet. Alle Pixel eines Bildes werden nacheinander mit verschiedenen Farben adressiert. Beispielsweise könnte jedes Pixel einen Rot-, einen Grün- und einen Blauwert besitzen. Dann werden während jeder Bildperiode die Pixel dieses Bildes abwechselnd mit ihren Rot-, Grün- und dann Blauwerten adressiert. Ein Farbrad mit Segmenten aus genau diesen Farben ist mit den Daten so synchronisiert, daß, während die Daten für jede Farbe von dem SLM zur Anzeige gebracht werden, das auf den SLM einfallende Licht durch das Farbrad gefiltert wird. Für Standardanzeigegeschwindigkeiten nimmt das Auge das Bild so wahr, als ob es die richtige Farbe hätte.
• In vielen Farbrad-Anzeigesystemen wird das vertikale Synchronisationssignal ("vertical sync") des ankommenden Videosignals dazu benutzt, das Farbrad zu steuern. Wenn ein Kanalwechsel erfolgt, wird das vertikale Synchronisationssignal in bezug auf das Farbrad eine neue Phase besitzen. Das Synchronisierungsproblem wird ein Problem der Synchronisierung von ankommendem Signal, Farbrad und anzuzeigenden Daten.
• Das US-Patent Nr. US-A-5 365 283 mit dem Titel "Color Phase Control for Projection Display Using Spatial Light Modulator", das an Texas Instruments übertragen worden ist, beschreibt ein Verfahren zum Synchronisieren des ankommenden Signals mit dem Farbrad. Im wesentlichen beinhaltet dieses Verfahren, das Farbrad mit einem Signal zu steuern, welches statt vom vertikalen Synchronisationssignal vom horizontalen Synchronisationssignal abgeleitet ist.
• Ein Verfahren und eine Vorrichtung - wie am Anfang definiert - sind aus GB-A-2 132 387 bekannt. In der Vorrichtung zur Synchronisierung der Drehzahl eines Farbfilterrades mit einer Videoteilbildrate unter Nutzung eines Schrittmotorantriebs erfolgt die Ableitung der Schrittgeschwindigkeit direkt vom Haupttaktgeber des Videosystems durch zwei Divisionseinrichtungen und einen Phasenregelkreis, welche für die erforderliche Teilung in den Bruchteil der Rate sorgen. Die endgültige Synchronisierung des Rades in korrekter Ausrichtung auf das Videoteilbild wird durch eine durchgängige Nutzung einer Koinzidenzerfassungsschaltung erzielt, die den Motor veranlaßt, die Schritte mit einer geringeren als der Normalgeschwindigkeit auszuführen, bis die Koinzidenz zwischen einem vom Videosystem erzeugten Teilbildindexsignal und einem auf optischen Weg abgeleiteten Radumdrehungs-Indexsignal festgestellt ist, wobei zu diesem Zeitpunkt die Schrittgeschwindigkeit auf die Sollgeschwindigkeit gebracht wird.
ZUSAMMENFASSUNG DER ERFINDUNG
• Ein Aspekt der Erfindung ist ein Verfahren zum Synchronisieren eines Farbrades mit einem ankommenden Videosignal, welches die Schritte des kennzeichnenden Teils von Anspruch 1 enthält. Das Verfahren kann für jeden Typ des ankommenden Videosignals Anwendung finden, wobei einige Parameter für verschachtelte versus nicht verschachtelte Signale und für Signale, die andere Zeilenauflösungen und Bildfrequenzen haben, geändert werden müssen.
• Als ein Beispiel zur Anwendung des Verfahrens für ein verschachteltes Signal wird das Pixeltaktsignal durch ein Viertel der Anzahl der Pixel pro Zeile dividiert, wodurch ein geteiltes Pixeltaktsignal entsteht. Ein Indexsignal, oder alternativ das Farbrad-Synchronisationssignal, wird mit dem vertikalen Synchronisationssignal verglichen, um festzustellen, ob das Farbrad und das ankommende Videosignal in Phase sind, wobei ein Phasenfehlerwert erzeugt wird. Dann wird der Phasenfehlerwert zu der Anzahl der Zeilen in zwei Vollbildern addiert. Diese Summe wird dazu verwendet, das geteilte Pixeltaktsignal noch weiter zu teilen, um dadurch das Farbrad-Synchronisationssignal zu erzeugen.
• Ein weiterer Aspekt der Erfindung ist eine Phasenfehler-Steuereinheit, die die Merkmale des kennzeichnenden Teils von Anspruch 15 besitzt.
• Ein Vorteil der Erfindung besteht darin, daß sie einen äußeren Regelkreis zur Steuerung des Phasenfehlers, der sich aus einem die Phase ändernden Ereignis ergibt, etwa einem Kanalwechsel, hinzufügt. Das Ergebnis ist eine streng überwachte Motordrehzahl, wodurch sichtbare Artefakte während der Phasenänderung sehr gering gehalten werden.
KURZBESCHREIBUNG DER ZEICHNUNG
• Fig. 1 ist ein Blockschaltplan eines Anzeigesystems mit einer Farbrad-Motorsteuereinheit gemäß der Erfindung.
• Fig. 2 ist ein Zeitdiagramm der verschiedenen, an der Synchronisierung des Farbrades von Fig. 1 mit den ankommenden Videodaten beteiligten Signale.
• Fig. 3 veranschaulicht die Motorsteuereinheit von Fig. 1 in weiteren Einzelheiten.
• Fig. 4 veranschaulicht die Fehler-Steuereinheit von Fig. 3 in weiteren Einzelheiten.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG Überblick über das Anzeigesystem
• Die nachfolgende Beschreibung betrifft ein Anzeigesystem, das von einem SLM oder von einer anderen Pixelmatrixanzeigevorrichtung erzeugte Bilder zur Anzeige bringt. Der Begriff "Pixelmatrixanzeigevorrichtung" wird im weiten Sinne benutzt, um jeden Typ von Matrixanordnung, der unter Verwendung einzeln adressierter Pixel eine Anzeige entstehen läßt, einzuschließen. Folglich könnte die Anzeigevorrichtung beispielsweise eine Flüssigkristall-Matrixanordnung sein. Die Erfindung ist jedoch nicht auf derartige Vorrichtungen beschränkt, sondern könnte mit jedem Anzeigesystem zum Einsatz gelangen, das ein Farbrad für Rasterwechsel-Farbanzeigevorrichtungen verwendet. Beispielsweise könnten die hier beschriebenen Daten an ein analoges Signal zur Verwendung durch ein Weißlicht-CRT-Anzeigesystem angepaßt werden, dessen Bilder durch ein Farbrad gefiltert werden.
• Fig. 1 ist ein Blockschaltplan eines typischen, SLM-basierten Anzeigesystems 10, welches ein Farbrad 15 gemäß der Erfindung verwendet. Wie weiter unten erläutert ist, zielt die Erfindung auf die Steuerung des Farbrades 15, um Artefakte zu reduzieren, die andernfalls bei Ereignissen, welche die Phase der ankommenden Videoinformation unterbrechen, wie z. B. bei Kanalwechseln, auftreten.
• Der folgende Überblick über die verschiedenen Baugruppen des Anzeigesystems 10 liefert Einzelheiten, die für das Verständnis der Erfindung hilfreich sind.
• Weitere, ein DMD-basiertes Bildanzeigesystem mit anderen Farbradtypen betreffende Einzelheiten sind in dem US-Patent Nr. US-A-5 079 544 mit dem Titel "Standard Independent Digitized Video System", im US-Patent Nr. US-A-5 526 051 mit dem Titel "Digital Television System" und im US-Patent Nr. US-A-5 452 024 mit dem Titel "DMD Display System" dargestellt. Weitere, die allgemeine Funktionsweise von Farbrädern für SLM-basierte Anzeigesysteme beschreibende Einzelheiten sind im US-Patent Nr. 5 233 385 mit dem Titel "White Light Enhanced Color Field Sequential Projection", im US-Patent Nr. US-A-5 448 314 mit dem Titel "Method and Apparatus for Sequential Color Imaging" und in der europäischen Patentanmeldung mit der lfd. Nr. 95117914.2 mit dem Titel "Digital Motor Controller for Color Wheel", Veröffentlichungs- Nr. EP-A-0 712 253, Veröffentlichungsdatum 15. Mai 1996, dargestellt. Jedes dieser Patente und jede dieser Patentanmeldungen ist an Texas Instruments Incorporated übertragen worden.
• Die Signalschnittstelle 11 empfängt ein Eingangssignal. Um ein Beispiel hierfür zu geben, wird angenommen, daß das Eingangssignal ein Standard-NTSC-Vidosignal mit horizontalen und vertikalen Synchronisationskomponenten ist. In anderen Systemen könnten graphische Daten, die bereits in digitaler Form vorliegen, das Eingangssignal bilden. Das Signal ist insofern ein "Rasterwechselsignal", als die Bildinformationen Raster für Raster angeordnet sind, wobei sie entsprechend dem vertikalen Synchronisationssignal voneinander getrennt sind.
• Im Fall eines Videoeingangssignals trennt die Schnittstelle 11 das Bildsignal von den Synchronisations- und Tonsignalen. Sie umfaßt einen Analog-/Digital-Umsetzer, welcher die Daten in Pixeldatenabtastwerte umwandelt, sowie einen Y/C-Separator, welcher die Luminanzdaten von den Chrominanzdaten trennt. Das Signal könnte vor der Y/C-Umsetzung in digitale Daten umgesetzt werden oder aber die Y/C-Separation könnte vor der Digitalisierung erfolgen.
• Der Pixeldatenprozessor 12 bereitet die Daten für die Anzeige auf, indem verschiedene Tasks zur Verarbeitung ausgeführt werden. Der Prozessor 12 enthält zum Speichern der Pixeldaten während der Verarbeitung einen Verarbeitungsspeicher. Die vom Prozessor 12 ausgeführten Tasks können eine Linearisierung, eine Farbraumkonvertierung und die Vorabtastung (Proscan) umfassen. Die Linearisierung entfernt die Auswirkung der Gammakorrektur, welche über Sendesignalen ausgeführt wird, um die nichtlineare Arbeitsweise von CRT-Anzeigevorrichtungen auszugleichen. Die Farbraumkonvertierung wandelt die Daten in RGB- Werte um.. Die Vorabtastung (Proscan) wandelt verschachtelte Halbbilder von Daten in Vollbilder um, indem neue, in ungerade oder gerade Zeilen zu füllende Daten erzeugt werden. Die Reihenfolge, in der diese Tasks ausgeführt werden, kann variieren.
• Der Anzeigespeicher 13 empfängt vom Prozessor 12 verarbeitete Pixeldaten. Der Anzeigespeicher 13 formatiert die Daten beim Eingang oder beim Ausgang in ein "Bitebenen-Format" und übergibt die Bitebenen an den räumlichen Lichtmodulator (SLM) 14. Das Bitebenenformat stellt zu einem bestimmten Zeitpunkt ein Bit für jedes Pixel des SLM 14 bereit und ermöglicht, daß jedes Pixel entsprechend der Wertigkeit dieses Bits ein- oder ausgeschaltet wird. Wenn beispielsweise jedes Pixel durch n Bits für jede von drei Farben dargestellt ist, wird es 3 n Bitebenen pro Vollbild geben. Die Bitebenen, die niedrigerwertige Bits enthalten, werden kürzere Anzeigedauern zur Folge haben als die Bitebenen, die höherwertigere Bits enthalten. Ein Pixelwert von 0 (schwarz) führt dazu, daß für diese Farbe das Pixel während der Bildanzeige ausgeschaltet ist. Für jede Farbe kann jedes Spiegelelement des räumlichen Lichtmodulators (SLM) 14 für eine Dauer zwischen einer durch das niedrigstwertigste Bit bestimmte Periode und 2n-1 durch das niedrigstwertigste Bit bestimmte Perioden "an" sein. Mit anderen Worten: Jede Farbe besitzt 2n-1 Zeitscheiben, innerhalb derer jedes Pixel für irgendeine Anzahl von Zeitscheiben zwischen 0 und 2n-1 eingeschaltet sein kann.
• In einem typischen Anzeigesystem 10 ist der Speicher 13 ein Doppelpufferspeicher, was bedeutet, daß er die Kapazität für wenigstens zwei Bildschirmvollbilder besitzt. Der Puffer für ein Bildschirmvollbild kann aus dem SLM 14 ausgelesen werden, während der Puffer für ein weiteres Schirmvollbild gerade geschrieben wird. Die beiden Puffer werden in einem "Pingpong- Modus" gesteuert, so daß dem SLM 14 ständig Daten zur Verfügung stehen.
• Der SLM 14 kann ein räumlicher Lichtmodulator (SLM) beliebigen Typs sein. Für Beispielszwecke ist diese Beschreibung auf ein Anzeigesystem bezogen, dessen SLM 14 eine digitale Mikrospiegelvorrichtung (DMD) ist. Wie jedoch weiter oben erläutert worden ist, treffen die gleichen Konzepte auf Anzeigesysteme zu, die andere Typen von SLMs oder andere bildaufbereitende Vorrichtungen verwenden.
• Das auf den SLM 14 fallende Licht wird von einer Lichtquelle 16 erzeugt und durch ein sich drehendes Farbrad 15 geschickt. Die Linse 17a fokussiert das Licht der Lichtquelle in Form eines Lichtstrahles auf "Lichtpunktgröße" in der Ebene des Farbrades 15. Die Linse 17b lenkt das Licht zu dem SLM 14.
• In dem Beispiel von Fig. 1 hat das Farbrad 15 drei Filtersegmente von jeweils verschiedener Grundfarbe. Als Beispiel hierzu seien diese Farben Rot, Grün und Blau. In anderen möglichen Ausführungsformen könnten andere Farben und weniger oder mehr als drei Farben verwendet werden. Außerdem könnte es für jede Farbe mehr als ein Segment geben. Die Segmente brauchen nicht von genau gleicher Größe sein, je nachdem, welche Farbabstimmung angestrebt wird.
• Wie im Abschnitt "Hintergrund" erläutert ist, sind die Daten für jede Farbe sequentiell angeordnet und die Anzeige der Daten wird synchronisiert, so daß der Abschnitt des Farbrades 15, durch den gerade Licht zu dem SLM 14 durchgelassen wird, den Daten entspricht, die gerade zur Anzeige gelangen. In dem Beispiel dieser Beschreibung ist jedes Pixel durch RGB-Daten dargestellt, was bedeutet, daß jedes Pixel einen Wert für Rot, einen Wert für Grün und einen Wert für Blau besitzt. Da die Werte für jede Farbe aller Pixel in einem Vollbild angezeigt werden sollen, dreht sich das Farbrad 15 so, daß das Licht durch das entsprechende Rot-, Blau- oder Grünfilter gelassen wird. Für jedes Pixel wird die Kombination dieser drei Werte als die gewünschte Farbe wahrgenommen.
• Das Farbrad 15 ist an einer Welle 15b angebracht, die vom Motor 15a angetrieben wird, der die Drehung des Farbrades 15 bewirkt. Eine Motorsteuereinheit 15c steuert die Geschwindigkeit und die Phase des Farbrades 15. Wo ein Datenblock für eine Bildanzeigedauer von T Sekunden angezeigt wird, hat das Farbrad 15 eine Umlaufdauer von T Sekunden. Beispielsweise könnte die Sollgeschwindigkeit 60 Umdrehungen pro Sekunde betragen, um einer Bildanzeigefrequenz von 60 Vollbildern pro Sekunde zu entsprechen.
• Wenn das Farbrad 15 und die anzuzeigenden Daten "in Phase" sind, läßt das richtige Filter (Rot, Grün oder Blau) des Farbrades 15 Licht vom SLM 14 durch, sowie die Daten für dieses Filter zur Anzeige gelangen sollen. Das US-Patent Nr. US-A-5 365 283 mit dem Titel "Color Phase Control for Projection Display Using Spatial Light Modulator", das an Texas Instruments Incorporated übertragen worden ist, beschreibt ein Verfahren, das Zeiger verwendet, um die "in-Phase-Beziehung" zwischen dem Farbrad 15 und den angezeigten Daten aufrechtzuerhalten. Der Hauptzeitgeber 18 stellt verschiedene Systemsteuerfunktionen bereit. Ein Zeitsteuerungssignal, das vom Hauptzeitgeber 18 abgegeben wird, ist ein Signal, welches die Anzeigedauern für jede Bitwertigkeit des Pixelwertes festlegt.
• Das System 10 enthält, obwohl dies in Fig. 1 nicht dargestellt ist, außerdem eine Projektionslinse und verschiedene andere optische Vorrichtungen zum Fokussieren und Projizieren des Bildes vom SLM 14 in die Bildebene (Bildschirm).
• Fig. 2 ist ein Zeitdiagramm der verschiedenen an der Synchronisierung des Farbrades 15 mit den ankommenden Videodaten beteiligten Signale. Wie bereits angegeben, enthält Fig. 2 einen Kanalwechsel, der zu einer willkürlichen Phasenänderung der neuen Videodaten in bezug auf die vorangehenden Videodaten führt. Unmittelbar nach dem Kanalwechsel tritt eine Verzögerungszeit auf, bevor sich die Abstimmungsvorrichtung auf das neue Signal einstellt.
• Die "Videodatenzeile" zeigt die Zeitsteuerung von Blöcken (Teilbildern) der ankommenden Daten an. In dem Beispiel dieser Beschreibung sind die Daten von einem Standard-NTSC-Signal abgetastet worden und jeder ankommende Datenblock (262,5 Zeilen pro Teilbild) ist in ein Vollbild von "DMD-Daten" (525 Zeilen pro Vollbild) umgewandelt worden.
• Ein vertikales Synchronisationssignal (VSYNC) trennt die Vollbilddaten und hat eine Frequenz von 59,94 Vollbildern pro Sekunde. In Fig. 2 gibt das Signal VSYNC eine Phasenänderung nach dem Kanalwechsel wieder. Das Datenende für den vorhergehenden Kanal kam als Vollbilder N+1 und N+2 sowie als Teil des Vollbildes N+3 an. Nach dem Kanalwechsel kommen die Daten für den neuen Kanal als die Vollbilder X, X+1, X+2, ... an. Nachdem n Vollbilddaten des neuen Kanals eingetroffen sind, sind die Signale VSYNC und INDEX wieder synchronisiert.
• Fig. 3 zeigt die Motorsteuereinheit 15c in weiteren Einzelheiten. Die Motorsteuereinheit 15c hat zwei Hauptbestandteile: eine Fehlersteuereinheit 31 und eine Antriebssteuereinheit 33. Wie weiter unten dargelegt ist, überwacht die Fehlersteuereinheit 31 einen Phasenfehler und gibt an die Antriebssteuereinheit 33 ein Farbradsynchronisationssignal (CWSYNC) ab. Die Antriebssteuereinheit 33 gleicht ein Indexsignal (INDEX), das von einem Positionssensor 35 am Farbrad 15 erzeugt wird, in der Phase an das Signal CWSYNC an. Das Indexsignal zeigt die Geschwindigkeit und die Phase des Farbrades 15 an. In dem Beispiel dieser Beschreibung wird einmal pro Umdrehung ein INDEX- Impuls erzeugt.
• Fig. 4 veranschaulicht die Fehler-Steuereinheit 31 und ihr Ausgangssignal CWSYNC in weiteren Einzelheiten. Allgemein besteht das Signal CWSYNC aus einer Aufeinanderfolge von Impulsen, die abgeleitet werden, indem das Pixeltaktsignal (PIXCLK) zweimal heruntergeteilt wird, wobei der zweite Teiler um einen Phasenfehlerwert berichtigt ist. Genauer gesagt dividiert ein erster "Dividiere-durch-N-Zähler" 41 durch einen Wert, der aus der Anzahl der Pixel pro Zeile abgeleitet ist, um ein Vielfaches von HSYNC zu erhalten. Ein zweiter "Dividiere-durch-N- Zähler" 46 dividiert durch ein Vielfaches der Anzahl der Zeilen pro Vollbild vermehrt oder vermindert um den Phasenfehler. Das Ergebnis ist CWSYNC, welches eine Periodendauer hat, die um einen gewissen Betrag länger oder kürzer als VSYNC ist.
• In dem Beispiel dieser Beschreibung, die auf NTSC-Daten zielt, dividiert der erste "Dividiere-durch-N-Zähler" 41 durch 195, was gleich der Anzahl der Pixel pro Zeile dividiert durch 4 (780/4 = 195) ist. Der zweite "Dividiere-durch-N-Zähler" 46 dividiert durch die Anzahl der Zeilen in zwei Vollbildern (2 · 525 = 1050) vermehrt oder vermindert um den Phasenfehlerwert. Weitere Ausführungsformen sind möglich. Beispielsweise könnte der Zähler 41 durch 390 (780/2 = 390) dividieren, und der Zähler 46 würde durch die Anzahl der Zeilen in einem Vollbild (525) vermehrt oder vermindert um den Phasenfehlerwert dividieren. Oder der Zähler 41 könnte durch 780 dividieren, und der Zähler 46 würde durch die Anzahl der Zeilen in einem Teilbild (262,5) vermehrt oder vermindert um den Phasenfehler dividieren. Diese Ausführungsformen werden als äquivalent angesehen, da sie jeweils zu einem vom Signal PIXCLK abgeleiteten Signal führen, das, außer daß es um den Phasenfehler berichtigt worden ist, dem Signal VSYNC gleicht.
• Somit zählt in diesem Beispiel der Verhältniszähler 42 die Anzahl der Zeilen in zwei Vollbildern (2 · 525 = 1050). Der Verhältniszähler 42 berücksichtigt eine nicht dem Standard entsprechende Bildgebung, die nicht wie das NTSC-Fernsehsystem genau 525 Zeilen pro Vollbild aufweisen muß. Brauchte die Fehler-Steuereinheit 31 nur für NTSC-Fernsehen ausgelegt zu werden, könnte der Verhältniszähler 42 weggelassen werden, und die Additionsschaltung 44 würde einfach 1050 zu dem Phasenfehlerwert addieren, der vom Phasenkomparator 43 bereitgestellt werden würde. Der Zählvorgang wird durch Zählen der HSYNC-Signale zwischen den VSYNC-Signalen ausgeführt.
• Der "Dividiere-durch-N-Zähler" 41 empfängt ein PIXCLK-Signal, welches dem Abtasttakt für die Videodaten entspricht und dessen Phase an HSYNC angeglichen ist. In dem NTSC-Beipiel dieser Beschreibung beträgt PIXCLK 780 mal HSYNC, wobei 780 die Anzahl der Pixel pro Zeile ist. Der Zähler 41 dividiert PIXCLK durch 195, was gleich 780/4 ist. Das Ergebnis ist ein Takt von 62,937 kHz, welcher gleich viermal der HSYNC-Frequenz von 15,734 kHz ist.
• Der Phasenkomparator 43 vergleicht die Phase des VSYNC-Signals mit der Phase des INDEX-Signals vom Farbrad 15 oder, als andere Möglichkeit, mit der Phase von CWSYNC. In der Ausführungform von Fig. 4 ermöglicht ein Schalter 48 die Wahl zwischen CWSYNC und INDEX als Eingangssignal in den Phasenkomparator 43. In anderen Ausführungsformen könnte jedoch nur das eine oder das andere dieser beiden Signale als Eingangssignal vorgesehen sein.
• Wenn der Phasenkomparator 43 einen Phasenfehler feststellt, wird ein Wert von 1 oder -1 erzeugt, je nachdem, ob der Fehler nachlaufend oder vorauseilend ist. Wenn kein Phasenfehler vorliegt, wird der Wert 0 erzeugt. Die Additionsschaltung 44 addiert den Phasenfehler (-1, 0 oder 1) zu dem Ausgangssignal des Verhältniszählers 42. In weiteren möglichen Ausführungsformen der Erfindung könnte der Phasenfehlerwert für größere Phasenfehler auch +2 oder -2 betragen. Für einen gegebenen Phasenfehler würde dieser erweiterte Bereich von Phasenfehlerwerten für eine schnellere Resynchronisation sorgen. Wenn es gewünscht wird, kann die Phase von INDEX oder VSYNC vorsätzlich um einen Offset-Wert versetzt werden, um somit Datenladeverzögerungen zu berücksichtigen.
• Der "Dividiere-durch-N-Zähler" 46 dividiert das Ausgangssignal des "Dividiere-durch-N-Zählers" 41 durch N, wobei N der Ausgang des Addierers 44 ist. Das Ergebnis ist ein CWSYNC-Signal mit 59,94 +/- D Hz. Wo kein Phasenfehler vorliegt, hat das CWSYNC- Signal die gleiche Frequenz wie das VSYNC-Signal. Wenn ein Phasenfehler vorliegt, ist CWSYNC geringfügig schneller oder langsamer als VSYNC.
• Nun wieder mit Bezug auf Fig. 2, worin ein geringfügiges Vorauseilen von CWSYNC nach dem Kanalwechsel veranschaulicht ist: Während eines Kanalwechsels ist der Phasenabgleich zwischen VSYNC und INDEX gestört. Der resultierende Fehler modifiziert die Periode von CWSYNC. Die Anwort der Motorantriebseinheit 33 und des Motors 15a auf den von CWSYNC hervorgerufenen Phasenanstieg des Eingangssignals ist eine ständige Geschwindigkeitserhöhung, welche bewirkt, daß INDEX und VSYNC in kontrollierter Weise wieder abgeglichen werden. Mit anderen Worten, ein geringfügiges Nachstellen der Periode des Signals CWSYNC setzt sich so als "Ziehen" des INDEX-Signals fort, bis es an dem VSYNC-Signal ausgerichtet ist. Für eine Korrektur einer nacheilenden Verschiebung anstelle einer Korrektur einer vorauseilenden Verschiebung würde das Signal CWSYNC bewirken, daß das Farbrad langsamer läuft. In beiden Fällen beträgt für ein NTSC-Signal der Phasen-Abgleichvorgang von CWSYNY aufgrund einer Kanaländerung im ungünstigsten Fall 31 Mikrosekunden (die Hälfte einer Zeilendauer).
• Fig. 2 und Fig. 4 veranschaulichen außerdem die Wirkung eines Phasenwechsels des VSYNC-Signals auf die anzuzeigenden Daten. Wie in Fig. 4 dargestellt ist, erzeugt ein Sequenzstartzeitgeber 47 ein Anzeigestartsignal (START) aus dem INDEX-Signal, um zu steuern, wann Daten in den SLM 14 geladen werden. In Fig. 2 entspricht in dem Beispiel dieser Beschreibung das Signal START dem INDEX-Signal; es könnte jedoch eine Verzögerung vorgesehen werden. Jedesmal werden die Lesepuffer und die Schreibpuffer des Speichers 13 entsprechend dem VSYNC-Signal geschaltet. Ein Puffer wird gelesen, während der andere beschrieben wird. Nach einem Kanalwechsel tritt während des Nachführens der Abstimmvorrichtung eine Rauschperiode auf, die von einer Übergangsperiode gefolgt ist, während der START nicht mit VSYNC abgeglichen ist. Während der Zeit zur Wiederherstellung des Abgleichs, fährt START fort, Daten in den SLM 14 zu laden. Sowie die Puffer von Lesen auf Schreiben schalten, ganz gleich welcher, der Puffer, der zur Zeit gerade gelesen wird, ist derjenige, der die Daten für die Anzeige liefert. Folglich werden während der Zeit, in der VSYNC nicht dem INDEX-Signal entspricht, die richtigen Farben, Bitfolgen und Pixelpositionen beibehalten; die Pixeldaten werden jedoch von zeitlich benachbarten Bilder stammen.
• Das oben angegebene Beispiel betrifft ein NTSC-Signal mit einer VSYNC-Frequenz von 59,94 Vollbildern pro Sekunde für verschachtelte Daten. Die gleichen Konzepte könnten für ein VGA- Signal Anwendung finden, welches eine VSYNC-Frequenz von 60 Vollbildern pro Sekunde, eine HSYNC-Rate von 31,5 Zeilen pro Sekunde, 800 Pixel pro Zeile und eine PIXCLK-Frequenz von 25,2 MHz hat. Für VGA würde der Dividierer 41 die Anzahl der Pixel pro Zeile durch 2 (800/2 = 400) dividieren. Der Dividierer 46 würde durch die Anzahl der Zeilen in zwei Vollbildern (1050) vermehrt oder vermindert um den Fehlerbetrag dividieren. Es ist keine weitere vom Dividierer 41 auszuführende Division durch zwei erforderlich, da HSYN mit 31,5 kHz bereits die richtige Anzahl von Zeilen pro Vollbild wiedergibt. Das Ausgangssignal des Dividierers 41 würde ein Signal von 63 kHz (zweimal HSYNC) sein, und das Ausgangssignal des Dividierers 46 würde ein Signal mit 60 +/-D Hz sein.
• Eine Verbesserung der Fehlersteuereinheit 31 würde die CWSYNC- Frequenz in die Nähe von 59,94 (für NTSC) zwingen, um die Regelzeit möglichst gering zu halten. Dies kann durch Festlegen der höchstwertigen Bits des "Dividiere-durch-N-Zählers" 46 auf 010000 und Lieferung der sechs niedrigerwertigen Bits vom Addierer 44 geschehen. Dies zwingt N in ein Intervall zwischen 1024 und 1087, was einem Bereich von 61,52 Hz bis 57,96 Hz entspricht.
WEITERE AUSFÜHRUNGSFORMEN
• Obwohl die Erfindung mit Bezug auf spezielle Ausführungsformen beschrieben worden ist, ist diese Beschreibung nicht dazu bestimmt, in einem beschränkenden Sinn ausgelegt zu werden. Sowohl verschiedene Modifikationen der offenbarten Ausführungsformen als auch weitere mögliche Ausführungsformen sind für den Fachmann offensichtlich.

Claims (18)

1. Verfahren zum Erzeugen eines Farbrad-Synchronisationssignals zum Synchronisieren eines Farbrades (15) mit einem ankommenden Videosignal, wobei das Videosignal mit einem Pixeltakt abgetastet worden ist und aus einer Reihe von Bildern besteht, die durch ein vertikales Synchronisationssignal getrennt sind, wobei das Verfahren die folgenden Schritte umfaßt: Vergleichen eines Farbrad-Taktsignals mit dem vertikalen Synchronisationssignal, um dadurch einen Phasenfehlerwert zu erzeugen; Dividieren des Pixeltakts durch einen Bruchteil der Anzahl der Pixel pro Zeile, um dadurch ein dividiertes Pixeltaktsignal zu erzeugen; weiteres Dividieren des dividierten Pixeltaktsignals, dadurch gekennzeichnet, daß der Schritt des weiteren Dividierens des dividierten Pixeltaktsignals das Dividieren des dividierten Pixeltaktsignals durch einen Divisor, der gleich einem Vielfachen der Zeilen pro Bild ist, das durch den Phasenfehlerwert korrigiert ist, umfaßt.

2. Verfahren nach Anspruch 1, bei dem der Schritt des Vergleichens eines Farbrad-Takts, mit dem vertikalen Synchronisationssignal den Schritt des Vergleichens eines Indexsignals, das durch das Farbrad (15) erzeugt wird, mit dem vertikalen Synchronisationssignal umfaßt.

3. Verfahren nach Anspruch 1, bei dem der Schritt des Vergleichens eines Farbrad-Takts mit dem vertikalen Synchronisationssignal den Schritt des Vergleichens eines Farbrad-Synchronisationssignals mit dem vertikalen Synchronisationssignal umfaßt.

4. Verfahren nach einem vorhergehenden Anspruch, bei dem die Reihe von Bildern eine Reihe von Vollbildern umfaßt, die durch das vertikale Synchronisationssignal getrennt sind, wobei der Bruchteil der Anzahl von Pixeln pro Zeile multipliziert mit dem Vielfachen der Anzahl von Zeilen pro Bild gleich der Anzahl von Pixeln pro Vollbild ist.

5. Verfahren nach Anspruch 4, bei dem der Bruchteil der Anzahl von Pixeln pro Zeile gleich der halben Anzahl der Pixel pro Zeile ist und das Vielfache der Anzahl von Zeilen pro Bild gleich der doppelten Anzahl von Zeilen pro Vollbild ist.

6. Verfahren nach Anspruch 5, bei dem der Bruchteil der Anzahl von Pixeln pro Zeile gleich 400 ist und das Vielfache der Anzahl von Zeilen pro Bild 1050 ist.

7. Verfahren nach Anspruch 4, bei dem der Bruchteil der Anzahl von Pixeln pro Zeile gleich einem Viertel der Anzahl von Pixeln pro Zeile ist und das Vielfache der Anzahl von Zeilen pro Bild gleich der doppelten Anzahl von Zeilen pro Vollbild ist.

8. Verfahren nach Anspruch 7, bei dem der Bruchteil der Anzahl von Pixeln pro Zeile gleich 195 ist und das Vielfache der Anzahl von Zeilen pro Bild 1050 ist.

9. Verfahren nach Anspruch 4, wobei der Bruchteil der Anzahl von Pixeln pro Zeile gleich der halben Anzahl von Pixeln pro Zeile ist und das Vielfache der Anzahl von Zeilen pro Bild gleich der Anzahl von Zeilen pro Vollbild ist.

10. Verfahren nach Anspruch 9, bei dem der Bruchteil der Anzahl von Pixeln pro Zeile gleich 390 ist und das Vielfache der Anzahl von Zeilen pro Bild 525 ist.

11. Verfahren nach Anspruch 4, bei dem der Bruchteil der Anzahl von Pixeln pro Zeile gleich der Anzahl von Pixeln pro Zeile ist und das Vielfache der Anzahl von Zeilen pro Bild gleich der Anzahl von Zeilen pro verschachteltem Teilbild ist.

12. Verfahren nach Anspruch 11, bei dem der Bruchteil der Anzahl von Pixeln pro Zeile gleich 780 ist und das Vielfache der Anzahl von Zeilen pro Bild 262, 5 ist.

13. Verfahren nach einem vorhergehenden Anspruch, bei dem das Phasenfehlersignal -1, 0 oder 1 ist.

14. Verfahren nach einem vorhergehenden Anspruch, bei dem das Farbrad-Synchronisationssignal durch Festlegen der höchstwertigen Bits während des Schrittes des Dividierens des dividierten Pixeltakts eingeschränkt wird.

15. Phasenfehler-Steuereinheit zum Erzeugen eines Farbrad- Synchronisationssignals für ein Farbrad (15) in einem Anzeigesystem (10), das ein ankommendes Videosignal mit einem Pixeltakt abtastet, um eine Reihe von Bildern, die entsprechend einem vertikalen Synchronisationssignal getrennt sind, zu erzeugen, wobei die Phasenfehler-Steuereinheit (31) einen Phasenkomparator (43), der so betreibbar ist, daß er ein Farbrad-Taktsignal mit dem vertikalen Synchronisationssignal vergleicht und ein Phasenfehlersignal erzeugt; einen ersten Dividierer (41) zum Dividieren des Pixeltakts durch einen Bruchteil der Anzahl von Pixeln pro Zeile; und einen zweiten Dividierer (46) zum Dividieren des Ausgangssignals des ersten Dividierers (41) durch einen zweiten Divisor umfaßt, gekennzeichnet durch einen Addierer (44), der den Phasenfehlerwert vom Phasenkomparator (43) empfängt und den Phasenfehlerwert zu einem Vielfachen der Anzahl von Zeilen pro Bild addiert, um den zweiten Divisor zu erreichen.

16. Phasenfehler-Steuereinheit nach Anspruch 15, wobei der Phasenkomparator (43) so betreibbar ist, daß er ein durch das Farbrad (15) erzeugtes Indexsignal mit dem vertikalen Synchronisationssignal vergleicht.

17. Phasenfehler-Steuereinheit nach Anspruch 15, wobei der Phasenkomparator (43) so betreibbar ist, daß er ein Farbrad- Synchronisationssignal mit dem vertikalen Synchronisationssignal vergleicht.

18. Phasenfehler-Steuereinheit nach den Ansprüchen 15-17, wobei der Bruchteil der Anzahl von Pixeln pro Zeile, multipliziert mit dem Vielfachen der Anzahl von Zeilen pro Bild, gleich der Anzahl von Pixeln pro Vollbild ist.