KR100392997B1

KR100392997B1 - 컬러휠의위상에러제어

Info

Publication number: KR100392997B1
Application number: KR1019960019516A
Authority: KR
Inventors: 추후보충
Original assignee: 텍사스 인스트루먼츠 인코포레이티드
Priority date: 1995-06-13
Filing date: 1996-06-01
Publication date: 2003-11-01
Also published as: KR970002834A; JP3803426B2; DE69610163T2; EP0749247B1; US5691780A; EP0749247A1; TW347641B; DE69610163D1; JPH0923444A

Abstract

컬러 휠(15)을 유입 영상 신호와 동기시키고 채널 변경후 컬러 휠을 재동기화시키는 모터 제어 유닛(15c)에 대해 개시한다. 모터 제어 유닛(15c)은 위상 변이 상태를 검출하는 에러 제어 유닛(31)을 구비하여 컬러 휠 동기화 신호를 임의 위상 에러에 의해 조정된 픽셀 샘플 클럭으로부터 유도한다. 드라이브 유닛(33)은 이 동기화 신호를 컬러 휠에 의해 제공된 인덱스 신호로 위상 로크한다. 그 결과로 인지 효과론 최소화하는 재동기화를 정확하게 제어한다.

Description

컬러 휠의 위상 에러 제어{PHASE ERROR CONTROL FOR COLOR WHEEL}

본 발명은 이미지 디스플레이 시스템, 특히 컬러 휠(color wheel)을 사용하는 디지탈 이미지 디스플레이 시스템에 관한 것이다.

공간 광 변조기(SLM: spatial light modulator)를 기초로 하는 이미지 디스플레이 시스템은 음극선관(CRT)을 기초로 하는 이미지 디스플레이 시스템을 대체한다. SLM 시스템은 CRT 시스템의 대부분이 없어도 고해상도를 제공한다.

디지탈 마이크로-미러 디바이스(DMD)는 SLM의 한 타입으로 직시형이나 투사형 디스플레이에 사용될 수 있다. DMD는 수백 또는 수천의 소형 틸팅 미러의 어레이를 구비하는데, 그 각각은 이미지와 한 픽셀에 대한 빛을 제공한다. 미러를 경사지게 하기 위해서는 그 각각이 지지 포스트 상에 장착된 하나 이상의 힌지에 부착되며 자체 밑에 제어 회로가 있는 유동(공기 또는 액체) 갭에 의해 이격된다. 제어 회로는 정전기력을 제공하는데, 이로 인해 미러가 선택적으로 경사지게 된다. 디스플레이에 응용하기 위해서 이미지 데이타는 DMD의 메모리 셀로 로드되고 이 데이타에 의해 미러가 경사져서 빛을 투영 렌즈의 입사동으로 반사시키거나 입사동으로부터 편향된 후 이미지 플레인으로 가게 한다.

SLM 디스플레이 시스템에서 컬러 이미지를 제공하는 한가지 기법에 "순차 컬러"라는 것이 있다. 이미지 프레임의 모든 픽셀은 다른 컬러로 순차 주소 지정된다. 예를 들면, 각 픽셀은 적, 녹 및 청의 값을 가질 수 있다. 그러면, 각 프레임 주기 동안 프레임의 픽셀은 선택적으로 그 적, 녹, 청의 데이타로 주소 지정된다. 이들 동일 컬러의 세그먼트를 갖는 컬러 휠은 각 컬러에 대한 데이타가 SLM에 의해 디스플레이될 때 SLM 상의 입사광이 컬러 휠에 의해 필터되도록 데이타와 동기화된다. 표준 디스플레이 비율에 대해 눈은 적절한 컬러를 가질 때 이미지를 인지한다.

많은 컬러 휠 디스플레이 시스템에서, 유입 영상 신호의 수직 동기화 신호는 컬러 휠을 구동하는 데 사용된다. 채널 변경이 일어날 때, 수직 동기화 신호는 컬러 휠에 대해 새로운 위상을 갖는다. 동기화 문제는 유입 신호, 컬러 휠 디스플레이 데이타를 동기화하는 것이 된다.

텍사스 인스트루먼트사에 양도된 "Color Phase Control for Projection Display Using Spatial Light Modulator"라는 미국 특허 제5,365,283호에는 유입 신호와 컬러 휠을 동기화하는 한 방법이 개시되어 있다. 이 방법은 필수적으로 수직 동기화 신호로부터 보다는 수평 동기화 신호로부터 파생된 신호로 컬러 휠을 구동하는 단계를 포함한다.

본 발명의 한 측면은 컬러 휠을 유입 영상 신호와 동기화시키는 방법이다. 이 방법은 비월 대 비비월 신호 및 상이한 선 해상도와 프레임 비율을 갖는 신호에 대해 변화되는 특정 파라미터를 갖는, 임의 타입의 유입 영상 신호에 사용될 수 있다. 이 방법은 컬러 휠 디스플레이 시스템이 위상 및 속도를 나타내기 위해 컬러 휠에 의해 제공되는 픽셀 샘플 클럭, 수직 동기화 신호 및 인덱스 신호를 갖는 것으로 가정한다. 인덱스 신호를 컬러 휠 동기화 신호에 위상 로크함으로써 컬러 휠의 속도를 결정하는 컬러 휠 동기화 신호가 제공된다.

비월 방식 신호용의 방법을 사용하는 예로서 라인당 픽셀수의 1/4로 픽셀 클럭 신호를 나눔으로써 분할된 픽셀 클럭 신호가 제공된다. 인덱스 신호 또는 그 대안으로의 컬러 휠 동기화 신호는 컬러 휠 및 유입 영상 신호가 동위상인 지의 여부를 결정하기 위해 수직 동기화 신호와 비교됨으로써 위상 에러값을 제공한다. 그 후, 위상 에러 값은 두 프레임에 대해 라인의 수에 더해진다. 이 합은 분할된 픽셀 클럭 신호를 더 나누는데 사용됨으로써 컬러 휠 동기화 신호를 제공한다.

본 발명의 장점은 채널 변경과 같은 위상 변경에 기인하는 제어 위상 에러를 외부 제어 루프에 더하는 것이다. 그 결과, 모터의 속도가 정확히 제어되고 이는 위상 변경시 가시적인 산물을 최소화한다. 또, 컬러 휠 동기화 신호가 수직 동기화 신호 대신에 픽셀 클럭으로부터 파생되기 때문에 과도 시간이 감소된다.

디스플레이 시스템 개요

다음의 설명은 SLM 또는 다른 픽셀 어레이 디스플레이 디바이스에 의해 생성된 이미지를 디스플레이하는 디스플레이 시스템에 대한 것이다. "픽셀 어레이 디스플레이 디바이스"란 용어는 개별적으로 주소 지정되는 픽셀을 사용하여 디스플레이를 발생시키는 임의 타입의 어레이를 포함하는 폭넓은 의미로 사용된다. 예로 디스플레이 디바이스는 액정 어레이일 수 있다. 그러나, 본 발명은 이러한 디바이스에 국한되지 않으며 순차 컬러 디스플레이용의 컬러 휠을 사용하는 임의 디스플레이 시스템에도 사용될 수 있다. 예를 들어, 여기에 설명된 데이타는 그 이미지가 컬러 휠에 의해 필터되는 백색광 CRT에 의해 사용되기 위해 아날로그 신호로 변환될 수 있다.

제1도는 본 발명에 따른 컬러 휠(15)을 사용하는 통상의 SLM 기반의 이미지 디스플레이 시스템(10)을 도시하는 블럭도이다. 후술하는 바와 같이, 본 발명은 채널 변경 같은 사건, 즉 유입 영상 정보의 위상을 혼란시키는 사건 동안 발생할 수있는 산물을 감소시키도록 컬러 휠(15)을 제어하는 것에 관한 것이다.

디스플레이 시스템(10)의 여러 부품에 대한 다음의 개요는 본 발명을 더 상세하게 이해하는데 도움을 준다. 다른 타입의 컬러 휠을 갖는 DMD 기반의 이미지 디스플레이 시스템에 대한 더 상세한 설명은 미국 특허 제5,079,544호의 "Standard Independent Digitized Video System" 및 계류 중인 미국 특허 출원 제08/147,249호의 "Digital Television System"과 제08/146,385호의 "DMD Display System"에 개시되어 있다. SLM 기반의 디스플레이 시스템용의 컬러 휠의 통상적인 동작에 대한 상세한 설명은 미국 특허 제5,233,385호의 "White Light Enhanced Color Field Sequential Projection" 및 계류 중인 미국 특허 출원 제08/179,028호의 "Method and Apparatus for Sequential Color Imaging"와 제08/339,379호의 "Digital Motor Controller for Color Wheel"에 개시되어 있다. 이들 각각의 특허 출원은 텍사스 인스트루먼트사에 양도되었으며 여기에 참고로서 통합된다.

신호 인터페이스(11)는 소정 부류의 입력 신호를 수신한다. 여기서는 예시의 목적으로 입력 신호가 수평 및 수직 동기와 성분을 갖는 표준 NTSC 영상 신호인 것으로 가정한다. 그러나, 다른 시스템에서는 입력 신호가 이미 디지탈 형태인 그래픽 데이타일 수 있다. 신호는 영상 정보가 필드마다 배치된 형태로서 수직 동기화 신호에 따라 분리된 "필드 순차"이다.

영상 입력 신호의 경우에는 인터페이스(11)가 동기화 및 음성 신호로부터 영상 신호를 분리한다. 이것은 데이타를 픽셀 데이타 샘플로 변환하고 크로미넌스데이타로부터 휘도 데이타를 분리하는 A/D 변환기 및 Y/C 분리기를 포함한다. 신호는Y/C 변환 또는 Y/C 분리가 디지탈화 이전에 일어나기 전에 디지탈 데이타로 변환될 수 있다.

픽셀 데이타 프로세서(12)는 여러 처리 태스크를 수행함으로써 디스플레이용의 데이타를 준비한다. 프로세서(12)는 처리시의 픽셀 데이타를 저장하는 처리 메모리를 포함한다. 프로세서(12)에 의해 수행된 태스크에는 선형화, 컬러스페이스 변환 및 프로스캔이 있다. 선형화는 감마 보정의 효과를 재이동시키는데, 이는 CRT 디스플레이의 비선형 동작을 보상하기 위해 방송 신호에 대해 수행된다. 컬러스페이스 변환은 데이타를 RGB 데이타로 바꾸는 것이다. 프로스캔은 홀수 또는 짝수 라인에 채우기 위해 새로운 데이타를 생성함으로써 데이타의 비월 방식 필드를 프레임으로 변환하는 것이다. 이들 태스크가 수행되는 순서는 변화한다.

디스플레이 메모리(13)는 프로세서(12)로부터 픽셀 데이타를 수신한다. 디스플레이 메모리(13)는 입력 또는 출력 상의 데이타를 "비트-플레인" 포맷으로 포맷하고 이 비트-플레인을 SLM(14)으로 보낸다. 비트-플레인 포맷은 한 시점에 SLM(14)의 각 픽셀에 대해 한 비트를 제공하고 각 픽셀이 해당 비트의 가중치에 따라 턴 온 또는 오프되게 한다. 예를 들면, 각 픽셀이 3가지 컬러의 각각에 대해 n비트로 표현되는 경우에 프레임당 3개의 n비트-플레인이 존재한다. 하위 비트를 포함하는 비트-플레인은 상위 비트를 포함하는 비트-플레인 보다 디스플레이 시간을 짧게 한다. 0(흑색)의 픽셀값의 결과로 프레임시 해당 프레임에 대한 픽셀이 오프된다. 각 컬러에서, SLM(14)의 각 미러 소자는 1 LSB주기로부터 2ⁿ-1 LSB 주기의 임의의 기간 동안 "온"이 될 수 있다. 바꾸어 말하면, 각 컬러는 임의 픽셀이 0과 2ⁿ-1 사이의 타임 슬라이스의 임의 슬라이스 동안 온될 수 있는 기간에 2ⁿ-1 타임 슬라이스를 갖는다.

통상의 디스플레이 시스템(10)에서 메모리(13)는 이중 버퍼 메모리인데, 이것이 의미하는 바는 메모리가 적어도 2개의 디스플레이 프레임에 대한 용량을 갖는다는 것이다. 하나의 디스플레이 프레임에 대한 버퍼는 다른 디스플레이 프레임에 대한 버퍼가 기록되는 동안 SLM(14)으로 판독될 수 있다. 2개의 버퍼는 "핑퐁" 방식으로 제어되어서 데이타를 SLM(14)이 연속 이용할 수 있다.

SLM(14)은 임의 타입의 SLM일 수 있다. 예시의 목적으로, 이것은 SLM(14)이 디지탈 마이크로-미러 디바이스(DMD)인 디스플레이 시스템의 항목으로 설명된다. 그러나, 상술한 바와 같이 동일 개념이 다른 타입의 SLM 또는 다른 이미지 생성 디바이스를 사용하는 디스플레이 시스템에 적용된다.

SLM(14)으로의 입사장은 광원(16)에 의해 공급되고 회전 컬러 휠(15)을 통해전송된다. 렌즈(17a)는 소스 빔의 형태로 소스 조도를 컬러 휠(15)의 플레인에서 "스폿 사이즈"에 초점을 맞춘다. 렌즈(17b)는 빛을 SLM(14)으로 향하게 한다.

제1도의 예시에서 컬러 휠(15)은 기본 컬러가 각각 다른 3개의 필터 세그먼트를 갖는다. 여기서는 예시의 목적으로 이들 컬러가 적녹청이다. 다른 실시예에서는 다른 컬러가 사용될 수 있으며 3가지 컬러 보다 더 적거나 더 많은 컬러가 사용될 수도 있다. 또, 각 컬러당 하나 이상의 세그먼트가 존재할 수 있다. 세그먼트들은 소망의 컬러 밸런스에 따라 정확히 같은 사이즈일 필요는 없다.

앞에서 설명했듯이, 각 컬러에 대한 데이타는 순차화되고 이 데이타의 디스플레이는 동기화되어서 빛이 SLM(14)으로 전송되는 컬러 휠(15)의 일부가 디스플레이되는 데이타에 대응한다. 이 설명의 예시에서 각 픽셀은 RGB 데이타로 표현되는데, 이것이 의미하는 바는 각 픽셀이 적색값, 녹색값 및 청색값을 갖는다는 것이다. 프레임 내의 모든 픽셀의 각 컬러에 대한 값이 디스플레이될 때, 컬러 휠(15)이 회전해서 빛은 대응하는 적색, 청색 또는 녹색 필터를 통해 전송된다. 각 픽셀에서 이들 3가지 값의 조합에 의해 소망 컬러가 인지된다.

컬러 휠(15)은 샤프트(15b)에 부착되며 샤프트는 컬러 휠(15)이 회전하도록 모터(15a)에 의해 구동된다. 모터 제어 유닛(15c)은 컬러 휠(15)의 속도와 위상을 제어한다. 데이타의 프레임이 T초의 프레임 주기 동안 디스플레이되는 경우에 컬러 휠(15)은 T초의 회전 주기를 갖는다. 예를 들면, 소망의 속도는 디스플레이 비율에서 초당 60 프레임에 대응하기 위하여 초당 60회전이 될 수 있다.

컬러 휠(15)과 디스플레이되는 데이타가 "동위상"일 경우에, 컬러 휠(15)의 적정 필터(적, 녹 또는 청)는 해당 필터용 데이타가 디스플레이될 때 SLM(14)으로부터 빛을 전송한다. 텍사스 인스트루먼트사에 양도되고 여기에 참고로 통합된 미국 특허 제5,365,283호의 "Color Phase Control for Projection Display Using Spatial Light Modulator"에는 컬러 휠(15)과 디스플레이된 데이타 사이의 관계가 동위상을 유지하도록 포인터를 사용되는 방법이 개시되어 있다. 주 타이밍 유닛(18)은 여러가지 시스템 제어 기능을 제공한다. 주 타이밍 유닛(18)에 의해 제공된 한 타이밍 신호는 픽셀 값의 각 비트 가중치에 대한 디스플레이 시간을 규정하는 신호이다.

제1도에 도시되지는 않았지만, 시스템(10)은 또 이미지를 SLM(14)으로부터 이미지 플레인(스크린)으로 모아서 투영하는 투영 렌즈 및 여러가지 다른 광학 기기를 포함한다.

제2도는 컬러 휠(15)과 유입 영상 데이타의 동기화에 포함된 여러 신호의 타이밍 차트이다. 도시한 바와 같이 제2도는 채널 변경을 포함하는데, 그 결과로 이전의 영상 데이타에 대해 새로운 영상 데이타의 위상 변경이 임의적으로 나타난다. 채널이 변경되자마자 새로운 신호에 대해 튜너가 로크되기 전에 지연이 있다.

"영상 데이타" 라인은 유입 데이타의 필드의 타이밍을 나타낸다. 이 설명의 예시에서 유입 데이타는 표준 NTSC 신호로부터 샘플되었고 각 유입 필드(필드당 262.5 라인)는 "DMD 데이타"의 프레임(프레임당 525 라인)으로 변환되었다.

수직 동기화 신호(VSYNC)는 데이타의 프레임들을 분리하여 초당 59.94 프레임의 주파수를 갖는다. 제2도에서, VSYNC는 채널 변경 후의 위상 변경을 반영한다. 이전 채널에 대한 데이타의 단부는 프레임 N+1과 N+2 및 프레임 N+3의 일부로서 도달되었다. 채널 변경 후, 새로운 채널에 대한 데이타는 프레임 X, X+1, X+2, ...로서 도달하고 있다. 새로운 채널의 데이타의 n 프레임이 도달된 후, VSYNC와 INDEX는 재동기화된다.

제3도는 모터 제어 유닛(15c)을 더 상세히 도시한다. 모터 제어 유닛(15c)은 2가지 주요 부품을 갖는다. 에러 제어 유닛(31)과 드라이브 제어 유닛(32)이 그것이다. 후술하는 바와 같이, 에러 제어 유닛(31)은 위상 에러를 제어하고 드라이브 제어 유닛(33)에 컬러 휠 동기와 신호(CWSYNC)를 공급한다. 드라이브 제어 유닛(33)은 인덱스 신호(INDEX)를 위상 로크하는데, 이것은 컬러 휠(15)에서 위치 센서(35)에 의해 CWSYNC 신호에 공급된다. INDEX 신호는 컬러 휠(15)의 속도와 위상을 나타낸다. 이 설명의 예시에서 INDEX 펄스는 회전 당 한번 발생된다.

제4도는 에러 제어 유닛(31)과 그 CWSYNC 출력을 상세히 도시한다. 일반적으로, CWSYNC 신호는 위상 에러 값에 의해 조정되는 제2 제산기 픽셀 클럭 신호(PIXCLK)를 2번 나눔으로써 파생된 일련의 펄스들이다. 특히, N-제산의 제1 계수기(41)는 다수의 HSYNC를 얻기 위해 라인당의 픽셀 수로부터 파생된 값으로 나눈다. N-제산의 제2 계수기(46)는 위상 에러값을 더하거나 뺀 프레임당 다수의 라인 수에 의해 나눠진다. 그 결과가 CWSYNC로서 이것이 증분이 VSYNC 보다 약간 크거나 작은 주기를 갖는다.

NTSC 데이타에 대한 이 설명의 예시에서, N-제산의 제1 계수기(41)는 195로 나눠지는데, 이것은 4로 나눈 라인당 픽셀의 수(780/4=195)이다. N-제산의 제2 계수기(46)는 위상 에러 값을 더하거나 뺀 두 프레임에서의 라인수(2×525=1050)에 의해 나눠진다. 다른 실시예도 가능하다. 예를 들면, 계수기(41)는 390(780/2=390)에 의해 나눌 수 있고 계수기(46)는 위상 에러 값을 더하거나 뺀 한 프레임에서의 라인수(525)로 나눌 수 있다. 그렇지 않으며, 계수기(41)는 780으로 나눌 수 있고 계수기(46)는 위상 에러 값을 더하거나 뺀 한 필드에서의 라인수(262.5)로 나눌 수 있다. 이들 실시예는 동등한 것으로 여겨지는데, 이는 각각이 위상 에러에 의해 조정되는 것을 제외하고는 VSYNC와 같은 PIXCLK로부터 파생되는 신호의 결과이기 때문이다.

따라서 이 예시에서 비율 계수기(42)는 두 프레임 내의 라인 수(2×525=1050)를 계수한다. 비율 계수기(42)는 NTSC 영상에서와 같이 프레임당 정확히 525 라인을 갖지 않을 수 있는 비표준형 영상을 허용한다. 에러 제어 유닛(31)이 NTSC 영상 전용으로 설계된다면, 비율 계수기(42)는 생략될 수 있고 가산기(44)가 간단히 위상 비교기(43)에 의해 제공된 위상 에러 값에 1050을 더한다. 계수 프로세스는 VSYNC 신호 사이에서 HSYNC 신호를 계수함으로써 수행된다.

N-제산의 계수기(41)는 PIXCLK 신호를 수신하는데, 이것은 영상 데이타용의 샘플 클럭으로 HSYNC에 위상 로크된다. 이 설명의 NTSC 예시에서, PIXCLK는 HSYNC의 780배인데, 여기서 780은 라인당 픽셀의 수이다. 계수기(41)는 PIXCLK를 195로 나누는데, 이것은 780/4이다. 그 결과로 62.937KHz가 되며 이는 HSYNC 비율인 15.734KHz의 4배이다.

위상 비교기(43)는 VSYNC의 위상을 컬러 휠(15)로부터의 INDEX 신호의 위상 또는 선택적으로 CWSYNC의 위상과 비교한다. 제4도의 실시예에서, 스위치(48)는 위상 비교기(43)로의 입력으로서 CWSYNC와 INDEX 사이의 선택을 허용한다. 그러나, 다른 실시예에서는 이들 2개의 신호 중의 단지 하나 또는 다른 것이 입력으로서 표시될 수 있다.

위상 비교기(43)가 위상 에러를 검출하면, -1 또는 1의 값이 에러가 래그 또는 리드 에러인지에 따라 생성된다. 위상 에러가 없으면 0의 값이 생성된다. 가산기(44)는 위상 에러(-1, 0 또는 1)를 출력 비율 계수기(42)에 더한다. 본 발명의 다른 실시예에서, 위상 에러 값은 또 더 큰 위상 에러에 대해 +2 또는 -2일 수 있다. 주어진 위상 에러에 대해 이러한 더 큰 범위의 위상 에러값은 보다 고속의 재동기화를 제공한다. 소망한다면, INDEX 및 VSYNC의 위상은 데이타 로딩 지연을 허용하는 것과 같이 오프셋 값으로 고의로 오프셋될 수 있다.

N-제산의 계수기(46)는 N-제산의 계수기(41)의 출력을 N으로 나누는데, 여기서 N은 가산기(44)의 출력이다. 그 결과는 59.94 +/- ΔHz에서 CWSYNC 신호이다. 위상 에러가 존재하지 않는 경우에 CWSYNC는 VSYC 신호와 같은 비율이다. 위상 에러가 존재하면 CWSYNC는 VSYNC보다 조금 더 빠르거나 느리다.

다시 제2도를 참조하면, 채널 변경 후의 CWSYNC의 리드가 도시된다. 채널 변경시 VSYNC와 INDEX 사이의 위상 할당은 방해된다. 그 결과의 에러는 CWSYNC의 주기를 수정한다. CWSYNC에 의해 공급된 위상 램프 입력에 대한 모터 드라이브 유닛(33)과 모터(15a)의 반응은 일정한 속도 증가인데, 이는 INDEX가 제어된 방식으로 VSYNC로 재할당되게 한다. 바꾸어 말하면, CWSYNC의 주기에 대한 작은 조정은 INDEX가 VSYNC로 할당될 때까지 INDEX 신호를 "드래그(drag)"하도록 계속된다. 리드 정정 대신에 래그 정정에서 CWSYNC는 컬러 휠이 슬로우 다운되게 한다. 어느 경우에든 NTSC 신호에 대해 채널 변경으로 인한 CWSYNC에서의 최악의 경우의 위상 과도 기간은 31 마이크로초(라인 시간의 반)이다.

제2도와 제4도는 또 디스플레이된 데이타에 대한 VSYNC 위상 변경의 효과를 도시한다. 제4도에 도시한 바와 같이 순차 개시 타이머(47)는 데이타가 SLM(14)으로 로드될 때 제어하기 위해 INDEX로부터 디스플레이 개시 신호(START)를 발생시킨다. 제2도를 참조하면, 이 설명의 예시에서 START는 INDEX에 대응하지만 지연이 제공될 수 있다. 항시 메모리(13)의 판독 버퍼 및 기록 버퍼는 VSYNC에 따라 토글된다. 하나의 버퍼가 판독되는 동안 다른 버퍼는 기록된다. 채널 변경 후의 튜너 로크시 노이즈의 주기가 존재하고, 그 후 START가 VSYNC로 할당되지 않는 기간 전이 주기가 존재한다. 재할당 시간 동안 START는 데이타를 계속해서 SLM(14)으로 로드한다. 버퍼가 판독에서 기록으로 토글할 때 현재 판독되고 있는 어떤 버퍼라도 디스플레이용의 데이타를 공급하는 버퍼이다. 그 결과, VSYNC가 INDEX에 대응하지 않는 시간 동안 적절한 컬러, 비트 순차 및 픽셀 위치가 유지되지만 픽셀 데이타는 일시적으로 인접 프레임으로부터 오게 된다.

위의 예시는 NTSC 신호의 경우로서 이 신호는 비월 방식 데이타에 대해 초당 59.94 프레임의 VSYNC 비율을 갖는다. 같은 개념이 VGA 신호에 사용될 수 있는데, 이 신호는 초당 60 프레임의 VSYNC 비율, 초당 31.5 라인의 HSYNC 비율, 라인당 800 픽셀 및 25.2MHz의 PIXCLK 비율을 갖는다. VGA에서 제산기(41)는 라인당 픽셀의 수를 2(800/2=400)로 나눈다. 제산기(46)는 에러값을 더하거나 뺀 두 프레임(1050)에서의 라인의 수에 의해 나눠진다. 2에 의한 부가의 제산이 제산기(41)에 의해 행해지는데, 이는 31.5KHz에서 이미 HSYNC가 프레임당 정정된 라인 수를 반영하기 때문이다. 제산기(41)의 출력은 63KHz 신호(2×HSYNC)이고 제산기(46)의 출력은 60+/-ΔHz 신호이다.

에러 제어 유닛(31)의 향상으로 복구 시간을 회소화하기 위해 CWSYNC 주파수는 59.94(NTSC에 대해)에 근접하도록 제한된다. 이것은 N-제산의 계수기(46)의 최상위 비트를 010000으로 고정하고 가산기(44)에 여섯번째 최하위 비트를 공급함으로써 행해질 수 있다. 이것은 N을 61.52Hz에서 57.96Hz의 범위에 대응하는 1024에서 1087의 범위로 제한한다.

본 발명이 특정 실시예를 참고로 설명되었지만, 이 설명은 제한적인 의도로 행해진 것은 아니다. 개시된 실시예의 여러 수정뿐만 아니라 다른 실시예도 이 분야의 기술자들에게는 명맥한 것이다. 따라서, 후술되는 특허 청구의 범위는 본 발명의 진정한 범위에 속하는 모든 변형을 포함하는 것으로 고려된다.

제1도는 본 발명에 따른 컬러 휠 모터 제어 유닛을 구비한 디스플레이 시스템의 블럭도.

제2도는 제1도의 컬러 휠과 유입 영상 데이타의 동기화에 포함되는 여러 신호의 타이밍 차트.

제3도는 제1도의 모터 제어 유닛을 보다 상세하게 도시하는 도면.

제4도는 제3도의 에러 제어 유닛을 보다 상세하게 도시하는 도면.

도면의 주요 부분에 대한 부호의 설명

10 : 디스플레이 시스템 11 : 신호 인터페이스

12 : 프로세서 13 : 메모리

14 : SLM 15 : 컬러 휠

18 : 주타이밍 유닛 31 : 에러 제어 유닛

33 : 드라이브 제어 유닛 41, 42 : 계수기

43 : 비교기 44 : 가산기

Claims

컬러 휠(color wheel)을 유입 영상 신호에 동기화시키는 컬러 휠 동기화 신호를 제공하는 방법으로서, 상기 영상 신호는 픽셀 클럭으로 샘플되고 일련의 비월형 필드로부터 수직 동기화 신호에 따라 분리된 일련의 프레임으로 변환되며 상기 컬러 휠은 회전당 적어도 하나의 인덱스 신호를 생성시키는 컬러 휠 동기화 신호 생성 방법에 있어서,

상기 컬러 휠과 상기 프레임 사이의 잠재적인 위상차를 야기하는 입력 신호를 수신하는 단계;

상기 인덱스 신호를 상기 수직 동기화 신호와 비교하여 위상 에러값을 제공하는 단계;

상기 픽셀 클럭을 라인당 픽셀수의 1/4로 나눠서 나눠진 픽셀 클럭 신호를 제공하는 단계;

상기 위상 에러 값을 두 프레임의 라인 수에 더하는 단계; 및

상기 나눠진 픽셀 클럭 신호를 상기 더하는 단계의 결과로 나눠서 상기 컬러 휠 동기화 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제1항에 있어서,

상기 비교하는 단계는 상기 인덱스 신호보다는 상기 컬러 휠 동기화 신호를상기 수직 동기화 신호와 비교함으로써 수행되는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제1항에 있어서,

상기 픽셀 클럭 신호를 나누는 상기 단계는 라인당 픽셀 수의 1/2로 나눔으로써 수행되며 상기 더하는 단계는 한 프레임의 라인수를 더함으로써 수행되는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제1항에 있어서,

상기 픽셀 클럭 신호를 나누는 상기 단계는 라인당 픽셀수로 나눔으로써 수행되며 상기 더하는 단계는 한 필드의 라인수를 더함으로써 수행되는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제1항에 있어서,

상기 위상 에러 값은 -1, 0 또는 1인 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제1항에 있어서,

상기 컬러 휠 동기화 신호는 상기 나눠진 픽셀 클럭을 나누는 상기 단계 동안 최상위 비트를 고정함에 따른 비율의 범위로 제한하는 것을 특징으로 하는 컬러휠 동기화 신호 생성 방법.
컬러 휠을 유입 영상 신호에 동기화시키는 컬러 휠 동기화 신호를 제공하는 방법으로서, 상기 영상 신호는 픽셀 클럭으로 샘플되고 수직 동기화 신호에 따라 분리된 일련의 프레임으로 구성되며 상기 컬러 휠은 회전당 적어도 하나의 인덱스 신호를 생성시키는 컬러 휠 동기화 신호 생성 방법에 있어서,

상기 컬러 휠과 상기 일련의 프레임 사이의 잠재적인 위상차를 야기하는 입력 신호를 수신하는 단계;

상기 인덱스 신호를 상기 수직 동기화 신호와 비교하여 위상 에러값을 제공하는 단계;

상기 픽셀 클럭을 라인당 픽셀수의 1/2로 나눠서 나눠진 픽셀 클럭 신호를 제공하는 단계;

상기 위상 에러 값을 두 프레임의 라인 수에 더하는 단계; 및

상기 나눠진 픽셀 클럭 신호를 상기 더하는 단계의 결과로 나눠서 상기 컬러 휠 동기화 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제7항에 있어서,

상기 비교하는 단계는 상기 인덱스 신호보다는 상기 컬러 휠 동기화 신호를 상기 수직 동기화 신호와 비교함으로써 수행되는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제7항에 있어서,

상기 픽셀 클릭 신호를 나누는 상기 단계는 라인당 픽셀 수로 나눔으로써 수행되며 상기 더하는 단계는 한 프레임의 라인수를 더함으로써 수행되는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제7항에 있어서,

상기 위상 에러 값은 -1, 0 또는 1인 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
제7항에 있어서,

상기 컬러 휠 동기화 신호는 상기 나눠진 픽셀 클럭을 나누는 상기 단계 동안 최상위 비트를 고정함에 따른 비율의 범위로 제한하는 것을 특징으로 하는 컬러 휠 동기화 신호 생성 방법.
유입 영상 신호를 픽셀 클릭으로 샘플하고 샘플된 데이타를 일련의 비월형 필드로부터 수직 동기화 신호에 따라 분리된 일련의 프레임으로 변환하는 디스플레이 시스템에서 컬러 휠용의 컬러 휠 동기화 신호를 생성하는 위상 에러 제어 유닛으로서, 상기 컬러 휠은 인텍스 신호를 회전당 한번 생성시키는 위상 에러 제어 유닛에 있어서,

잠재적인 위상차가 상기 일련의 프레임과 상기 컬러 휠 사이에서 발생되도록 상기 유입 영상 신호를 스위칭되게 하는 입력 신호를 수신하도록 동작하는 제어 회로;

상기 인덱스 신호를 상기 수직 동기화 신호와 비교하여 위상 에러 값을 제공하는 위상 비교기;

상기 위상 에러 값을 상기 위상 비교기로부터 수신하고 상기 위상 에러 값을 프레임당 라인수의 2배를 나타내는 값에 더하는 가산기:

상기 픽셀 클럭을 라인당 픽셀 수의 1/4로 나누는 N-제산의 제1 제산기; 및

상기 N-제산의 제1 제산기의 출력을 상기 가산기의 출력으로 나누는 N-제산의 제2제산기를 포함하는 것을 특징으로 하는 위상 에러 제어 유닛.
제12항에 있어서,

상기 가산기로의 입력을 위해 프레임당의 상기 라인수를 계수하는 비율 계수기를 더 포함하는 것을 특징으로 하는 위상 에러 제어 유닛.
제12항에 있어서,

상기 위상 비교기는 상기 인덱스 신호 보다는 상기 컬러 휠 동기화 신호를 상기 수직 동기화 신호와 비교하는 것을 특징으로 하는 위상 에러 제어 유닛.
수직 동기화 신호에 따라 분리된 일련의 프레임을 제공하기 위해 유입 영상 신호를 픽셀 클럭으로 샘플하는 디스플레이 시스템에서 컬러 휠용의 컬러 휠 동기화 신호를 생성하는 위상 에러 제어 유닛으로서, 상기 컬러 휠은 인텍스 신호를 회전당 한번 생성시키는 위상 에러 제어 유닛에 있어서,

잠재적인 위상차가 상기 일련의 프레임과 상기 컬러 휠 사이에서 발생되도록 상기 유입 영상 신호를 스위칭되게 하는 입력 신호를 수신하도록 동작하는 제어 회로;

상기 인덱스 신호를 상기 수직 동기화 신호와 비교하여 위상 에러 값을 제공하는 위상 비교기;

상기 위상 에러 값을 상기 위상 비교기로부터 수신하고 상기 위상 에러 값을 프레임당 라인수의 2배를 나타내는 값에 더하는 가산기;

상기 픽셀 클릭을 라인당 픽셀 수의 1/2로 나누는 N-제산의 제1 제산기; 및

상기 N-제산의 제1 제산기의 출력을 상기 가산기의 출력으로 나누는 N-제산의 제2제산기를 포함하는 것을 특징으로 하는 위상 에러 제어 유닛.
제15항에 있어서,

상기 가산기로의 입력을 위해 프레임당의 상기 라인수를 계수하는 비월 계수기를 더 포함하는 것을 특징으로 하는 위상 에러 제어 유닛.
제15항에 있어서,

상기 위상 비교기는 상기 인덱스 신호 보다는 상기 컬러 휠 동기화 신호를 상기 수직 동기화 신호와 비교하는 것을 특징으로 하는 위상 에러 제어 유닛.