DE69507396T2 - Verfahren und Einrichtung zur Ablaufssicherung einer durch einen Prozessor erzeugten linearen Folge von Befehlen - Google Patents

Verfahren und Einrichtung zur Ablaufssicherung einer durch einen Prozessor erzeugten linearen Folge von Befehlen

Info

Publication number
DE69507396T2
DE69507396T2 DE69507396T DE69507396T DE69507396T2 DE 69507396 T2 DE69507396 T2 DE 69507396T2 DE 69507396 T DE69507396 T DE 69507396T DE 69507396 T DE69507396 T DE 69507396T DE 69507396 T2 DE69507396 T2 DE 69507396T2
Authority
DE
Germany
Prior art keywords
securing
processor
linear sequence
instructions generated
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69507396T
Other languages
English (en)
Other versions
DE69507396D1 (de
Inventor
Christian Pitot
Michel Martinez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales Avionics SAS
Original Assignee
Thales Avionics SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales Avionics SAS filed Critical Thales Avionics SAS
Publication of DE69507396D1 publication Critical patent/DE69507396D1/de
Application granted granted Critical
Publication of DE69507396T2 publication Critical patent/DE69507396T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
DE69507396T 1994-07-27 1995-07-17 Verfahren und Einrichtung zur Ablaufssicherung einer durch einen Prozessor erzeugten linearen Folge von Befehlen Expired - Lifetime DE69507396T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9409284A FR2723222B1 (fr) 1994-07-27 1994-07-27 Procede et dispositif de securisation du deroulement de sequences lineaires d'ordres executes par unprocesseur

Publications (2)

Publication Number Publication Date
DE69507396D1 DE69507396D1 (de) 1999-03-04
DE69507396T2 true DE69507396T2 (de) 1999-07-01

Family

ID=9465790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69507396T Expired - Lifetime DE69507396T2 (de) 1994-07-27 1995-07-17 Verfahren und Einrichtung zur Ablaufssicherung einer durch einen Prozessor erzeugten linearen Folge von Befehlen

Country Status (5)

Country Link
US (1) US5701315A (de)
EP (1) EP0694842B1 (de)
JP (1) JPH08161234A (de)
DE (1) DE69507396T2 (de)
FR (1) FR2723222B1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2757653B1 (fr) * 1996-12-20 1999-03-12 Sextant Avionique Controleur d'entrees-sorties autonome et deporte
FR2790886B1 (fr) 1999-03-12 2001-06-08 Sextant Avionique Procede et dispositif d'adressage sequentiel des entrees d'un multiplexeur de circuit d'acquisition de donnees
FR2822319B1 (fr) * 2001-03-16 2003-05-30 Thomson Csf Commutateur de trames d'informations de taille variable pour reseaux securitaires embarques
FR2828046B1 (fr) * 2001-07-27 2003-10-10 Thales Sa Procede de gestion de taches pour un automate de routage d'un commutateur de paquets faisant partie d'un reseau securise de transmission a commutation par paquets
FR2844946B1 (fr) * 2002-03-15 2004-10-22 Thales Sa Procede de selection et de tri de paquets mis a disposition d'un equipement par un reseau de transmission de donnees par paquets
FR2840482B1 (fr) * 2002-05-28 2004-10-15 Thales Sa Procede de reconstitution de messages achemines par un ou plusieurs reseaux de transmission par paquets
US8140951B2 (en) * 2008-02-15 2012-03-20 International Business Machines Corporation Method and system for instruction address parity comparison
FR2933829B1 (fr) 2008-07-08 2015-08-07 Thales Sa Dispositif et procede de detection de l'origine numerique d'un signal analogique
WO2010100598A1 (en) 2009-03-02 2010-09-10 Nxp B.V. Software protection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585378A (en) * 1969-06-30 1971-06-15 Ibm Error detection scheme for memories
DE2518588C3 (de) * 1975-04-25 1978-07-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Überwachung der Folgerichtigkeit von Codesignalgruppen in Einrichtungen der Nachrichtentechnik
US4108359A (en) * 1977-03-30 1978-08-22 The United States Of America As Represented By The Secretary Of The Army Apparatus for verifying the execution of a sequence of coded instructions
US4692893A (en) * 1984-12-24 1987-09-08 International Business Machines Corp. Buffer system using parity checking of address counter bit for detection of read/write failures
NL8600217A (nl) * 1986-01-30 1987-08-17 Philips Nv Dataverwerkende inrichting bevattende een geheugeninrichting voorzien van een coincidentieschakeling die in een foutherkennings- en een coincidentiemode schakelbaar is.
US5392302A (en) * 1991-03-13 1995-02-21 Quantum Corp. Address error detection technique for increasing the reliability of a storage subsystem

Also Published As

Publication number Publication date
DE69507396D1 (de) 1999-03-04
EP0694842A1 (de) 1996-01-31
EP0694842B1 (de) 1999-01-20
US5701315A (en) 1997-12-23
FR2723222A1 (fr) 1996-02-02
JPH08161234A (ja) 1996-06-21
FR2723222B1 (fr) 1996-09-27

Similar Documents

Publication Publication Date Title
DE69425400T2 (de) Verfahren und Vorrichtung zur Verschachtelung einer Folge von Datenelementen
DE69225080D1 (de) Vorrichtung und Verfahren zur Aufzeichnung von Transaktionen
DE69214229D1 (de) Verfahren und Vorrichtung zur Kontrastverbesserung von Bildern
DE69226511T2 (de) Verfahren und Vorrichtung zur Belichtung von Substraten
DE69427860T2 (de) Verfahren und vorrichtung zur projektion von bildern
DE69420865T2 (de) Verfahren und gerät zur automatisierung von rufnummerauskunftsfunktionen
DE69534469D1 (de) Verfahren und Vorrichtung zur automatisierten Prüfung von Photomasken
DE69322926T2 (de) Verfahren und Vorrichtung zur Herstellung eines lichtempfindlichen Elements
DE69225152D1 (de) Verfahren und Vorrichtung zur Deaktivierung von magnetischen Etiketten
DE69413833D1 (de) Vorrichtung und Verfahren zur Entnahme von Teststreifen aus einer Kassette
DE69309676D1 (de) Verfahren zur umwandlung von n2o
DE69322213D1 (de) Vorrichtung und Verfahren zur Kompensation von Positionierfehlern
DE69330077D1 (de) Testsatz und verfahren zur bestimmung von pestiziden
DE69432271D1 (de) Verfahren und Vorrichtung zur Informationsausgabe
DE69430413D1 (de) Verfahren und Vorrichtung zur Lösung von Termen einer numerischen Folge
DE69507396T2 (de) Verfahren und Einrichtung zur Ablaufssicherung einer durch einen Prozessor erzeugten linearen Folge von Befehlen
DE69223820D1 (de) Gerät und Verfahren zur Programmfehlerbeseitigung
DE69304690D1 (de) Verfahren und vorrichtung zur bestimmung des ammoniumgehaltes von einer losung
DE69428207D1 (de) Verfahren zur innenreinigung von fluidführenden röhren und dazugehörige vorrichtung
DE69225042D1 (de) Vorrichtung und Verfahren zur Abschätzung von Hauptkontributoren
DE69528587D1 (de) Verfahren und vorrichtung zur begrenzung von durch zeigerbewegung verursachten jitters
DE69408510T2 (de) Verfahren und Vorrichtung zur Formung von rechteckigen gekrümmten Nadeln
DE69304577D1 (de) Verfahren und Vorrichtung zur Verstärkung von Wicklungsdrähten
DE69221985D1 (de) Verfahren und Vorrichtung zur Glättung von Grundperiodewellenformen
DE69524992T2 (de) Verfahren zur Isolierung von Teilen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition