DE69328340T2

DE69328340T2 - Hierarchische Wegesuche für Verbindungen mit verschiedenen Übertragungsgeschwindigkeiten

Info

Publication number: DE69328340T2
Application number: DE69328340T
Authority: DE
Inventors: Marianne Flood Paker; Robert Lee Pawelski; William Andrew Payne; Gaylord Warner Richards
Original assignee: AT&T Corp
Current assignee: AT&T Corp
Priority date: 1992-10-20
Filing date: 1993-10-13
Publication date: 2001-08-09
Anticipated expiration: 2013-10-14
Also published as: CA2104751A1; JP2931189B2; ATE191825T1; EP0598485A2; DE69328340D1; JPH06205478A; EP0598485B1; CA2104751C; US5345441A; EP0598485A3

Description

Technisches Gebiet

Die vorliegende Erfindung betrifft die Telekommunikationsvermittlung.

Stand der Technik und Problemstellung

In den letzten Jahren wurden Standards für den Transport von Breitbandübermittlungen entwickelt. Zu diesen gehören das synchrone optische Netz (SONET) und die ähnliche Synchron-Digital-Hierarchie (SDH). Das erwartete Wachstum bei synchronen Transporteinrichtungen auf der Grundlage von SONET und SDH unterstützt die Notwendigkeit effizienterer synchroner Vermittlungsfeldarchitekturen. Die modulare byte-verschachtelte Struktur von SONET basiert auf dem Format des synchronen Transportsignals der Ebene 1 oder dem STS-1-Format, bei dem Overhead plus Nutzsignal zu einer Rate von 51,840 Mb/s führt. Der STS-1-Rahmen besteht aus 90 Spalten mal 9 Zeilen von Byte oder 810 Byte mit einer Rahmenrate von 125 us. Die ersten drei Spalten in dem Rahmen sind fest für das Transportoverhead (TOH) zugeordnet, während die übrigen 87 Spalten das Nutzsignal führen, darunter eine Spalte, die fest für das Wegoverhead (POH) zugeordnet ist. 87 Spalten des Nutzsignals bilden eine synchrone Nutzlast- Bitvollgruppe (SPE). Eine SPE kann jedoch Rahmengrenzen überschreiten und darf an beliebiger Stelle in dem nutzsignalführenden Teil eines oder mehrerer zusammenhängender Rahmen gleiten, um die halbsynchrone Beschaffenheit der Transporteinrichtungen zu berücksichtigen. Für Vermittlungsraten unter der STS-1-Rate setzt eine Vermittlung voraus, daß das Wegoverhead mit der ersten Spalte nach dem Transportoverhead synchronisiert wurde.
Super-STS-1-Signale (STS-N) werden durch Byte- Multiplexierung der N-anteiligen STS-1-Signale gebildet, wobei die resultierende Bandbreite N mal die der STS-1-Rate beträgt. Umgekehrt werden Sub-STS-1- Signale in virtuellen Zubringern (VTs) transportiert, von denen zur Zeit vier Größen definiert sind, nämlich VT1.5 (1,728 Mb/s), VT2 (2,304 Mb/s), VT3 (3,456 Mb/s) und VT6 (6,912 M/b/s). Um Mischungen der VTs zu berücksichtigen, wird die VT-strukturierte STS-1-SPE in 7 VT-Gruppen unterteilt, wobei jede Gruppe 12 Spalten der 9-zeiligen Rahmenstruktur einnimmt; 2 Spalten bleiben unbenutzt und werden als STUFF-Spalten bezeichnet. Eine VT-Gruppe kann 4 VT1.5, 3 VT2, 2 VT3 oder 1 VT 6 enthalten. Sowohl die Super-STS- als auch die Sub-STS- Signale behalten die Rahmenrate von 125 us.
Fig. 2 zeigt eine 3-dimensionale Darstellung eines STS-12-Rahmens als ein Beispiel. Es gibt 12 vertikale Ebenen, die die 12 STS-1 darstellen, wobei jedes aus 90 Spalten und 9 Zeilen für eine Gesamtsumme von 9720 Byte besteht. Vertikale Spalten können gruppiert werden, um virtuelle Zubringer (VTs) zu bilden, so wie es durch die vier regelmäßig beabstandeten Spalten gezeigt wird, die einen VT2 in Position Nr. 3 darstellen. Obwohl ein VT2 wie gezeigt 4 regelmäßig beabstandete Spalten erfordert, erfordert ein VT1.5 3 regelmäßig beabstandete Spalten, ein VT3 erfordert 6 regelmäßig beabstandete Spalten und ein VT6 erfordert 12 regelmäßig beabstandete Spalten. Schließlich erscheint ein DS-0, das einer Rate von 64 Kilobit pro Sekunde entspricht, als ein einziges Byte mit einer Zeile und Spalte. Es gibt maximal 774 DS-0 pro STS-1, von denen manche für zusätzliche Overheadfunktionen verwendet werden können; 756 DS-0 sind für Verkehrtransport verfügbar.
Die drei Komponenten-Teilraten eines STS-N- Rahmens - STS-1, VT und DS-0 - können unabhängig durch drei separate Vermittlungsfelder vermittelt werden, die jeweils fest der Vermittlung einer der Teilraten zugeordnet sind. Dies ist jedoch ineffizient in bezug auf die verwendeten Geräte: es erfordert Demultiplexer an den Eingängen der Vermittlungsfelder zur Trennung der Teilraten, ein separates Vermittlungsfeld für jede Teilrate und Multiplexer an den Ausgängen der Vermittlungsfelder zur Kombination der vermittelten Teilraten zurück in STS-N-Rahmen. Die Verwendung eines einzigen Vermittlungsfelds für alle Teilraten ist deshalb vorzuziehen.
Bei einem gegebenen Vermittlungsfeld, das in der Lage ist, mehrere Raten in einem STS-N-Format zu vermitteln, hat man das Problem der effizienten Herstellung von Multiratenverbindungen durch ein solches Feld. Ein Ansatz besteht darin, eine Verbindung einer beliebigen gegebenen Bandbreite als mehrere DS-O- Verbindungen zu behandeln. Ein Beispiel eines nicht- SONET/SDH-Systems, das diesen Ansatz annimmt, wird in dem US-Patent Nr. 4,608,684 beschrieben. Obwohl dies ein flexibler Ansatz ist, besteht der Nachteil darin, daß eine Wegesuche und ein Wegaufbau einzeln für jede DS-O-Verbindung durchgeführt werden müssen. Zum Beispiel würde eine einzige STS-1-Verbindung sogar 810 einzelne Wegesuchen und Steuerspeicheraufbauten erfordern. Dies ist sowohl in bezug auf die erforderliche Zeit für die Wegesuche als auch die Anzahl von erforderlichen Steuervermittlungen zum Aufbau der einzelnen Wege ineffizient.

Lösung

Gemäß den Prinzipien der Erfindung wird das obige Problem gelöst und ein technischer Fortschritt erzielt durch ein Verfahren nach Anspruch 1 zur Bereitstellung einer vermittelten Verbindung einer gegebenen Bandbreite durch ein Mehrratennetz, wobei Verbindungen mit einer hohen Rate einer Hierarchie von Datenraten bereitgestellt werden, um einen Teil der gegebenen Bandbreite - vorzugsweise soviel der gegebenen Bandbreite wie möglich - zu erfüllen, wodurch die Anzahl von erforderlichen Wegesuchen und Steuerübermittlungen minimiert wird. Außerdem wird eine Vermittlungsanordnung nach Anspruch 8 bereitgestellt. Verbindungen werden dann außerdem mit niedrigeren Raten der Hierarchie bereitgestellt, um andere, z. B. etwaige übrige, nicht erfüllte der gegebenen Bandbreite zu erfüllen. Daher wird die Verbindung der gegebenen Bandbreite als eine Ansammlung einer Vielzahl von Verbindungen kleinerer Bandbreiten verschiedener Größen bereitgestellt. Als Beispiel wird die gegebene Bandbreite in Verbindungen mit der hohen Rate aufgeteilt, und ein etwaiger Rest dieser Bandbreite wird in Verbindungen mit der niedrigeren Rate aufgeteilt. Danach wird versucht, die Verbindungen mit der hohen Rate herzustellen. Die Bandbreite beliebiger der hochratigen Verbindungen, die nicht hergestellt werden können, z. B. weil freie Verbindungen dieser Rate nicht verfügbar sind, wird in zusätzliche Verbindungen mit den niedrigeren Raten aufgeteilt. Es wird dann versucht, die Verbindungen niedrigerer Rate bereitzustellen.
Bei einer hier beschriebenen beispielhaften Ausführungsform ist das Vermittlungsnetz ein dreistufiges Netz, wie zum Beispiel ein Zeit-Raum-Zeit-Netz, und eine Hierarchie von Statustabellen wird für jedes Eingangs- und jedes Ausgangsvermittlungselement des Netzes gespeichert. Die Tabellen besitzen Einträge, die die Verfügbarkeit von - Bandbreite der entsprechenden Raten der Tabellen darstellenden - Zeitschlitzen zwischen dem entsprechenden Eingangs- oder Ausgangsvermittlungselement und einer Zwischenstufe des Netzes definieren. Die Hierarchie von Statustabellen entspricht der Hierarchie von Datenraten und definiert die Verfügbarkeit als voll (nicht verfügbar), teilweise oder frei (voll verfügbar). Verbindungen werden mit der hohen Rate bereitgestellt, indem passende freie Einträge in den Hochraten-Statustabellen über die Zwischenstufe hinweg, d. h. für die Schnittstelle zwischen der Zwischenstufe und den Eingangs- und Ausgangsvermittlungselementen, die an der Vermittlung beteiligt sind - die hier kurz als Statustabellen für die Eingangs- und die Ausgangsvermittlungselemente bezeichnet werden -, gefunden werden. Verbindungen werden mit einer niedrigeren Rate bereitgestellt, indem passende Einträge, die zumindest teilweise Verfügbarkeit definieren, in den Hochraten-Statustabellen für die Eingangs- und Ausgangsvermittlungselemente gefunden werden und dann passende freie Einträge in den entsprechenden Statustabellen der niedrigeren Rate gefunden werden. Zur Maximierung der nicht blockierenden Leistungsfähigkeit folgt die Wegesuche einer Suchhierarchie für die Verbindungen niedrigerer Rate, indem zunächst etwaige passende teilweise Einträge in den Hochraten-Statustabellen für die Eingangs- und Ausgangsvermittlungselemente gefunden werden. Wenn nicht ausreichend viele teilweise Einträge in den Hochraten-Statustabellen gefunden werden konnten, oder wenn nicht ausreichend viele freie Einträge in den entsprechenden Statustabellen niedrigerer Rate gefunden werden konnten, werden weitere Verbindungen mit niedrigerer Rate bereitgestellt, indem entsprechende teilweise/freie und freie/teilweise Einträge in den Statustabellen hoher Datenrate für die Eingangs- und die Ausgangsvermittlungselemente gefunden werden und wieder passende freie Einträge in den entsprechenden Statustabellen niedrigerer Rate gefunden werden. Als letztes werden etwaige verbleibende Verbindungen mit niedrigerer Rate bereitgestellt, indem entsprechende freie Einträge in den Statustabellen hoher Datenrate für die Eingangs- und die Ausgangsvermittlungselemente gefunden werden und passende freie Einträge in den entsprechenden Statustabellen niedrigerer Rate gefunden werden. Somit werden freie Einträge mit der hohen Datenrate für andere Verbindungen mit dieser Rate nur als letztes Mittel unverfügbar gemacht, um eine Blockierung zu verhindern. Wenn die Hierarchie von Datenraten Zwischendatenraten umfaßt, wird diese Suchhierarchie auf jeder Ebene der Hierarchie von Statustabellen befolgt, um so freie Blöcke von Bandbreite auf jeder Ebene zur Verwendung durch Verbindungen der höchstmöglichen Datenrate zu erhalten, wann immer dies möglich ist. Eine Fragmentierung der freien Bandbreite in kleine Fragmente, die die Herstellung von Verbindungen einer gegebenen Bandbreite als eine Ansammlung einer weniger als optimalen Anzahl von kleiner als optimal großen Verbindungen erfordern würde, wird dadurch minimiert.
Bei einem spezifischen Ausführungsbeispiel liefert das dreistufige Vermittlungsnetz Verbindungen mit drei Arten von Raten: STS-1, VT und DS-0. Zusätzlich können die Zwischenratentypen eine oder mehrere der Raten VT1.5, VT2, VT3 oder VT6 sein. Die Tabellen der Hierarchie von Statustabellen entsprechen den Datenraten STS-1, VT und DS-0 und definieren Verfügbarkeit als voll, teilweise oder frei für die Raten STS-1 und VT und definieren Verfügbarkeit als belegt oder frei für die Datenrate DS-0.
Wenn eine STS-1-Verbindung angefordert wird, werden passende freie Einträge in den STS-1-Statustabellen für die Eingangs- und die Ausgangsvermittlungselemente gefunden, die für die STS-1-Verbindung verwendet werden sollen. Die Zeitschlitze, die durch passende freie Einträge dargestellt werden, werden der STS-1-Verbindung zugewiesen. Wenn keine passenden freien Einträge gefunden wurden, wird versucht, die STS-1- Verbindung als eine Vielzahl von VT-Verbindungen abzuschließen.
Wenn eine VT-Verbindung einer einzelnen Rate angefordert wird, werden passende freie Einträge für die einzelne Rate in den VT-Statustabellen für die Eingangs- und die Ausgangsvermittlungselemente gefunden. Die durch die passenden freien VT-Einträge dargestellten Zeitschlitze werden der VT-Verbindung zugewiesen, aber nur wenn das Ergebnis der Zuweisung nicht dazu führt, daß ein zuvor freier STS-1-Eintrag nicht mehr für STS-1-Verbindungen verfügbar ist, wenn diese Zuweisung nicht notwendig ist, um das Blockieren der VT-Verbindung zu verhindern. Wenn der VT-Verbindung keine Zeitschlitze zugewiesen werden, wird versucht, die VT-Verbindung als eine Vielzahl von DS-0- Verbindungen abzuschließen.
Wenn eine DS-0-Verbindung angefordert wird, werden passende freie Einträge in den DS-0-Statustabellen für die Eingangs- und die Ausgangsvermittlungselemente gefunden. Die durch die passenden freien DS-0-Einträge dargestellten Zeitschlitze werden der DS- 0-Verbindung zugewiesen, aber nur wenn das Ergebnis der Zuweisung nicht dazu führt, daß ein zuvor freier VT- Eintrag nicht mehr für VT-Verbindungen verfügbar ist, wenn diese Zuweisung nicht notwendig zur Verhinderung der Blockierung der DS-0-Verbindung ist.
Die Erfindung minimiert die Anzahl von Wegesuchen, die durchgeführt werden müssen, und die Anzahl von Verbindungen, die aufgebaut werden müssen, um eine gewünschte Verbindung einer gegebenen Bandbreite zu erzeugen, führt dies aber ohne Verschwendung von verfügbarer Bandbreite zum Führen anderer Verbindungen durch. Sie ermöglicht die Herstellung gewünschter Verbindungen im wesentlichen beliebiger Bandbreite ohne Abstriche bei der Effizienz der Wegesuche und der Verbindungsherstellung und ohne Abstriche bei der Erhaltung von Bandbreite. Außerdem verwendet die Erfindung verfügbare Bandbreite auf die effizienteste Weise und vermeidet dabei die Fragmentierung freier Bandbreite, um so Situationen zu minimieren, in denen eine gewünschte Verbindung als eine Ansammlung einer größer als optimalen Anzahl von kleiner als optimalen Verbindungen hergestellt werden muß. Gleichzeitig wird jedoch eine Flexibilität bei der Zusammensetzung einer gewünschten Verbindung bereitgestellt, so daß die gewünschte Verbindung hergestellt werden kann, solange die gegebene Bandbreite verfügbar ist, ungeachtet der Größe und der Anzahl von Blöcken, in die verfügbare Bandbreite fragmentiert ist.
Diese und andere Vorteile und Merkmale der Erfindung werden aus der folgenden Beschreibung eines Ausführungsbeispiels der Erfindung im Zusammenhang mit der Zeichnung deutlich.

Kurze Beschreibung der Zeichnung

Fig. 1 ist ein Blockschaltbild eines Zeitmultiplex-Leitungsvermittlungssystems, in das ein Ausführungsbeispiel der Erfindung integriert ist;
Fig. 2 ist ein Blockschaltbild der internen Konfiguration eines SONET-STS-12-Rahmens;
Fig. 3 ist ein Blockschaltbild eines ersten Ausführungsbeispiels eines Zeitlagenwechslers (TSI) des Systems von Fig. 1;
Fig. 4-6 sind Schaltbilder eines ersten Implementierungsbeispiels des TSI von Fig. 3;
Fig. 7 ist eine Tabelle der Umfänge von Adreßwerten, die Rahmen verschiedener Arten in der TSI- Implementierung von Fig. 4-6 definieren;
Fig. 8-9 zusammen mit Fig. 4 sind ein Schaltbild eines zweiten Implementierungsbeispiels des TSI von Fig. 3;
Fig. 10 ist ein Blockschaltbild eines zweiten Ausführungsbeispiels eines TSI des Systems von Fig. 1;
Fig. 11-13 sind Schaltbilder eines Implementierungsbeispiels des TSI von Fig. 10;
Fig. 14 ist ein Blockschaltbild eines dritten Ausführungsbeispiels eines TSI des Systems von Fig. 1;
Fig. 15-17 sind Schaltbilder eines ersten Implementierungsbeispiels des TSI von Fig. 14;
Fig. 18 ist eine Tabelle der Adressenkompensationswerte des 4-Wort-Schieberegisters der TSI-Implementierung von Fig. 15-17;
Fig. 19-21 sind ein Schaltbild eines zweiten Implementierungsbeispiels des TSI von Fig. 14;
Fig. 22 ist ein Blockschaltbild des Zeitvielfachs (TMS) des Systems von Fig. 1;
Fig. 23 ist ein Schaltbild eines ersten Implementierungsbeispiels einer Ausgangssteuerung des TMS von Fig. 22;
Fig. 24 ist ein Schaltbild eines zweiten Implementierungsbeispiels einer Ausgangssteuerung des TMS von Fig. 23;
Fig. 25 ist ein Schaltbild eines dritten Implementierungsbeispiels einer Ausgangssteuerung des TMS von Fig. 22;
Fig. 26 ist ein Schaltbild eines vierten Implementierungsbeispiels einer Ausgangssteuerung des TMS von Fig. 22;
Fig. 27 ist ein Blockschaltbild von Zeitschlitzstatustabellenhierarchien für die TSIs des Vermittlungssystems von Fig. 1, wobei die Hierarchien durch Matrizen implementiert werden, die in Fig. 28-31 gezeigt sind;
Fig. 28 ist ein Blockschaltbild von TSI-STS-1- Zeitschlitz-Blockstatusmatrizen für die TSIs des Vermittlungssystems von Fig. 1;
Fig. 29 ist ein Blockschaltbild von VT- Zeitschlitz-Blockstatusmatrizen für die TSIs des Vermittlungssystems von Fig. 1;
Fig. 30 ist ein Blockschaltbild von VT- Gruppenstatus-Matrizen für die TSIs des Vermittlungssystems von Fig. 1;
Fig. 31 ist ein Blockschaltbild von DS-0- Zeitschlitz-Blockstatusmatrizen für die TSIs des Vermittlungssystems von Fig. 1;
Fig. 32-33 sind ein Flußdiagramm einer Breitband-Wegesuchprozedur, die durch den Steuerprozessor des Vermittlungssystems von Fig. 1 durchgeführt wird;
Fig. 34 ist ein Flußdiagramm von Mehrfach-STS- 1-Wegesuchprozedur der Breitband-Wegesuchprozedur von Fig. 32-33;
Fig. 35 ist ein Flußdiagramm einer STS-1- Wegesuchprozedur der Mehrfach-STS-1-Wegesuchprozedur von Fig. 34;
Fig. 36 ist ein Flußdiagramm von Mehrfach-VT6- Wegesuchprozedur der Breitband-Wegesuchprozedur von Fig. 32-33;
Fig. 37-43 sind ein Flußdiagramm einer VT6- Wegesuchprozedur der Mehrfach-VT6-Wegesuchprozedur von Fig. 36;
Fig. 44 ist ein Flußdiagramm von Mehrfach-VT3- Wegesuchprozedur der Breitband-Wegesuchprozedur von Fig. 32-33;
Fig. 45-51 sind ein Flußdiagramm einer VT3- Wegesuchprozedur der Mehrfach-VT3-Wegesuchprozedur von Fig. 44;
Fig. 52 ist ein Flußdiagramm von Mehrfach-VT2- Wegesuchprozedur der Breitband-Wegesuchprozedur von Fig. 32-33;
Fig. 53-59 sind ein Flußdiagramm einer VT2- Wegesuchprozedur der Mehrfach-VT2-Wegesuchprozedur von Fig. 52;
Fig. 60 ist ein Flußdiagramm von Mehrfach- VT1.5-Wegesuchprozedur der Breitband-Wegesuchprozedur von Fig. 32-33;
Fig. 61-67 sind ein Flußdiagramm einer VT1.5- Wegesuchprozedur der Mehrfach-VT1.5-Wegesuchprozedur von Fig. 60;
Fig. 68 ist ein Flußdiagramm von Mehrfach-DS-0- Wegesuchprozedur der Breitband-Wegesuchprozedur von Fig. 32-33; und
Fig. 69-95 sind ein Flußdiagramm einer DS-0- Wegesuchprozedur der Mehrfach-DS-0-Wegesuchprozedur von Fig. 68.

Ausführliche Beschreibung

Fig. 1 ist ein Blockschaltbild eines beispielhaften SONET-Vermittlungssystems 100 gemäß der Erfindung. Das System 100 ist von der Art Zeit-Raum-Zeit (T- S-T) mit 64 Eingangs-Zeitlagenwechslern (TSIs) 131, die durch elastische Speicher 121 mit Systemeingangsstrecken 111 und ihren Ausgangsstrecken 161 verbunden sind, einem zentralen 64 · 64-Zeitvielfach (TMS) 120, das mit Ausgangsstrecken 171 der TSIs 131 verbunden ist, und 64 Ausgangszeitlagenwechslern 141, die mit TMS- Ausgangsstrecken 181 und mit Systemausgangsstrecken 151 verbunden sind. Die Eingangs-TSIs 131 empfangen jeweils die 9720 Byte von SONET-STS-12-Rahmen (Fig. 2), die auf ihren jeweiligen Eingangsstrecken 161 ankommen, nachdem sie durch die elastischen Speicher 121 synchronisiert wurden. Ein zentraler Steuerprozessor 110 steuert das System 100 und führt insbesondere Wegesuchen durch das System durch und steuert die verschiedenen Vermittlungselemente (TSIs, TMS) gemäß den Wegesuchergebnissen.
In der Technik ist wohlbekannt, daß in einem N·N-Vermittlungsfeld 2N Wege durch die Vermittlung benötigt werden, um eine streng nichtblockierende Leistung zu erhalten. Außerdem ist wohlbekannt, die 2N Wege durch eine T-S-T-Vermittlung zu erhalten, indem die T-S-T-Stufen verdoppelt und die beiden verdoppelten Felder parallel betrieben werden. Diese Verdoppelung wird in Fig. 1 vorausgesetzt, aber nicht gezeigt, um eine übermäßige Komplexität der Darstellung zu vermeiden.
Wie bereits erwähnt, ist Fig. 2 eine SONET-STS- 12-Rahmenabbildung. Man beachte, daß die 90 Spalten jedes der zwölf enthaltenen STS-1-Rahmen vier Overheadspalten (Spalten 0-3) sowie zwei Stopfspalten (Spalten 32 und 61) enthalten. Fig. 2 zeigt die vier Spalten, die für einen einzelnen virtuellen VT2- Zubringer verwendet werden. Die vier Spalten sind gleichmäßig durch 21 Spalten (ausschließlich Stopfspalten) voneinander beabstandet. Außerdem können andere Raten virtueller Zubringer VT1.5, VT3, VT6 in dem Format berücksichtigt werden. Ein einziger DS-0- Kanal (64 Kilobit pro Sekunde) stellt ein einzelnes Byte des STS-12-Rahmens dar.
Man beachte, daß das Layout der 9720 Byte eines einzelnen 125-Mikrosekunden-Rahmens in drei Dimensionen abgebildet ist, wobei die Reihenfolge der Übertragung (1-2-3) auf der rechten Seite von Fig. 2 gezeigt ist. Die zwölf STS-1-Rahmen werden somit auf eine Byteverschachtelte Weise übertragen. Ein Byte derselben Zeile und Spalte jedes STS-1-Rahmens wird in Folge übertragen, worauf ein Byte derselben Zeile und der nächsten Spalte jedes STS-1 folgt. Wenn ein Byte jeder Spalte einer Zeile jedes STS-1-Rahmens übertragen wurde, schreitet die Übertragung zu der nächsten Spalte der nächsten Zeile jedes STS-1-Rahmens fort, und der Prozeß wiederholt sich.
Wieder mit Bezug auf Fig. 1 ist jeder Eingangs- TSI 131 in der Lage, jedes beliebige der 9720 Byte oder Zeitschlitze eines STS-12-Rahmens, der aus einem elastischen Speicher 121 empfangen wird, zu jeder beliebigen anderen Byteposition oder jedem beliebigen anderen Zeitschlitz auf einer zeitmultiplexierten Strecke 171 zu dem TMS 120 zu vermitteln; alle Zeitlagenwechsel treten innerhalb der Grenzen von einzelnen STS-12-Rahmen auf; jeder Ausgangs-TSI 141 hat die gleiche Fähigkeit. Das SONET-STS-12-Format wird intern in dem System 100 aufrechterhalten, mit der Ausnahme, daß jedem Acht-Bit-Byte zur internen Übertragung ein Paritätsbit hinzugefügt wird.
Ein erstes Ausführungsbeispiel eines TSI 131 oder 141 ist in Fig. 3 gezeigt. Wie gezeigt umfaßt der TSI 131 oder 141 drei Datenpufferspeicher 301-303. Jeder Speicher 301-303 ist doppelt gepuffert: er umfaßt zwei Puffer 311 und 312, von denen einer beschrieben wird, während der andere gelesen wird, und die beiden wechseln sich zeitlich zwischen Lesungen und Beschreibungen ab. Der Dateneingang jedes Speichers 301-303 ist mit der Eingangsstrecke 161 oder 181 seines TSIs verbunden und empfängt alle Byte jedes ankommenden STS- 12-Rahmens. Die Datenausgänge der drei Speicher 301-303 eines einzelnen TSI sind mit Eingängen eines Selektors 304 verbunden, dessen Ausgang mit der Ausgangsstrecke 171 oder 151 des TSIs verbunden ist. Zu jedem gegebenen Zeitpunkt wird der Datenausgang nur eines der Speicher 301-303 eines TSI durch den Selektor 304 als der Ausgang dieses TSIs gewählt. Die Speicher 301-303 und der Selektor 304 jedes TSI 131 oder 141 wirken unter der Steuerung eines Steuerspeichers 305.
Jeder Speicher 301-303 eines TSI 131 oder 141 dient einer anderen Art von Übertragungsrate. Der Speicher 301 dient der Rate DS-0, der Speicher 302 dient der Rate VT und der Speicher 303 dient der Rate STS-1. Die verschiedenen Raten erfordern verschiedene Mengen von Pufferspeicherung, was dazu führt, daß die Speicher 301-303 verschiedene Tiefen aufweisen. Ein bestimmter DS-0-Kanal erscheint nur einmal in dem Datenstrom eines STS-12-Rahmens, und zwar alle 9720 Byte. Daher muß der Speicher 301 einen vollen STS-12- Rahmen puffern, und somit ist jeder Puffer 311 und 312 des Speichers 301 9720 Byte tief. Ein bestimmter VT- Kanal erscheint mindestens einmal in jeder Zeile eines der zwölf STS-1 in dem Datenstrom eines STS-12-Rahmens, d. h. mindestens einmal in jeder horizontalen Ebene von Zeilen, aus denen der STS-12-Rahmen besteht. Daher muß der Speicher 302 eine solche horizontale Ebene puffern. Jede solche horizontale Ebene umfaßt 12 (eine für jedes STS-1) mal 86 (eine für jede Spalte, mit Ausnahme von Overhead und Stopfspalten) Spalten oder 1008 Byte. Deshalb ist jeder Puffer 311 und 312 des Speichers 302 1008 Byte tief. Schließlich erscheint ein bestimmter STS-1-Kanal jedes 12. Byte in dem Datenstrom eines STS- 12-Rahmens. Daher muß der Speicher 303 12 Byte eines STS-12 puffern, und somit ist jeder Puffer 311 und 312 des Speichers 303 12 Byte tief.
Zum besseren Verständnis kann der Speicher 301, der unter der Steuerung des Steuerspeichers 305 wirkt, als einen TSI 131 oder 141 für 9720-Byte-Rahmen (in Fig. 2 als STS-12- oder DS-0-Rahmen 30 gezeigt) implementierend angesehen werden; der Speicher 302 kann als einen TSI für 1008-Byte-Rahmen (in Fig. 2 als VT- Rahmen 40 gezeigt) implementierend angesehen werden, und der Speicher 303 kann als einen TSI für 12-Byte- Rahmen (in Fig. 2 als STS-Rahmen 50 gezeigt) implementierend angesehen werden. Da die Rate eines vollen STS-12-Superrahmens 125 us beträgt, verursacht der Speicher 301 eine Pufferverzögerung von 125 us für DS-0-Ratenverkehr, der Speicher 302 verursacht eine Pufferverzögerung von nur 1/9·125 us für VT- Ratenverkehr und der Speicher 303 verursacht eine Pufferverzögerung von nur 1/810·125 us für STS-1- Ratenverkehr. Dies ist eine wesentliche Verbesserung gegenüber der herkömmlichen Pufferverzögerung von mindestens der Vollrahmenrate von 125 us für alle Verkehrsraten.
Obwohl der 9720-Zeitschlitz-STS-12 oben als ein Superrahmen bezeichnet wurde, der STS-1, VT und DS-0- Rahmen umfaßt, besteht eine alternative und äquivalente Terminologie darin, den STS-12 als einen Rahmen zu bezeichnen und die STS-1, VTs und DS-0 als Teilrahmen zu bezeichnen. Zur leichteren Besprechung werden die STS-12s, STS-1s, VTs und DS-0s nachfolgend alle einfach als Rahmen bezeichnet.
Fig. 4-6 bilden zusammen ein erstes Implementierungsbeispiel des TSI 131 oder 141 von Fig. 3. Fig. 4 zeigt verschiedene Rahmen-Byte- oder Zeitschlitzzähler, die als Adressengeneratoren des Steuerspeichers 305 dienen. Obwohl die durch den Eingangs-TSI 131 empfangenen Byte acht Bit umfassen, umfassen die internen Zeitschlitze ein zusätzliches neuntes Paritätsbit; demgemäß wird zur Ansteuerung jedes der vier Zeitschlitzzähler eine 9-Bit-Bytetakt-CLK/9- Signalleitung 520 verwendet: ein Modulo-12-Zähler 501, ein Modulo-90-Zähler 502, ein Modulo-1008-Zähler 506 und ein Modulo-9720-Zähler 511. Die Zähler werden am Ende jedes STS-12- oder DS-0-Rahmens 30 durch eine FRM- Signalleitung 521 zurückgesetzt. Der Modulo-12-Zähler 501 erzeugt eine vier-Bit-STS-ADDRESS, und wenn er seinen Zählendwert am Ende eines STS-Rahmens 50 erreicht, erzeugt er ein Zählendwertsignal (TC-Signal) zum Umschalten eines Flipflops 504, das als Reaktion ein STS_FRM-Signal erzeugt, und zur Aktivierung des Modulo-90-Zählers 502. Dementsprechend zählt der Modulo-90-Zähler 502 die 90 Spalten des STS-1- Rahmenformats (Fig. 2) und erzeugt ein entsprechendes COL-Signal. Wenn er seinen Zählendwert erreicht, erzeugt der Modulo-90-Zähler 502 außerdem ein TC- Signal. Die TC-Signalausgänge beider Zähler 501 und 502 sind mit Eingängen eines AND-Gatters 503 verbunden. Wenn der Modulo-12-Zähler 501 und der Modulo-90-Zähler 502 beide ihren Zählendwert erreichen, erzeugt das AND- Gatter 503 ein Signal VT_FRM_END, um das Ende eines VT- Rahmens 40 anzuzeigen, und schaltet außerdem ein Flipflop 505 um, um ein Signal VT_FRM zu erzeugen. Das Signal VT_FRM_END wird zum Rücksetzen des Modulo-1008- Zählers 506 verwendet. Das COL-Signal wird zu Eingängen jedes von drei Komparatoren 507, 508, 509 gesendet, deren Ausgänge effektiv über das NOR-Gatter 510 für die Spalten < = 3, =32, oder =61 den Modulo-1008-Zähler sperren, wodurch die Overhead- und Stopfspalten nicht als Teil des VT-Rahmens 40 gezählt werden. Der Modulo- 1008-Zähler 506 erzeugt ein 10-Bit-VT ADDRESS-Signal. Der Modulo-9720-Zähler 511 erzeugt ein 14-Bit-DS-0- Adressensignal, und wenn er am Ende eines DS-0-Rahmens 30 seinen Zählendwert erreicht, erzeugt er ein TC- Signal zum Umschalten eines Flipflops 512, das als Reaktion ein Signal DS-0_FRM erzeugt.
Fig. 5 ist ein Diagramm der Schaltung, die Steuerdaten für die Speicherung in dem Steuerspeicher 305 eines TSI 131 oder 141 aus Informationen erzeugt, die als ein Ergebnis einer durch den Steuerprozessor 110 durchgeführten Wegesuche zugeführt werden. Diese Steuerinformationen geben an, welcher ankommende Zeitschlitz eines ankommenden STS-12-Rahmens auf welchen abgehenden Zeitschlitz des entsprechenden abgehenden STS-12-Rahmens vermittelt werden soll. Da das System 100 dafür ausgelegt ist, Verbindungen dreier Arten von Raten (das heißt STS-1-, VT- und DS-0-Verbindungen) herzustellen und jede Art als ihre eigene Rahmengröße aufweisend behandelt (das heißt jeweils den STS-Rahmen 50, den VT-Rahmen 40 und den DS-0-Rahmen 30), muß die Steuerschaltung in der Lage sein zu unterscheiden, welche Zeitschlitze zu welchen dieser drei Arten von Rahmen 30, 40 und 50 gehören.
Zur Erzielung dieser Unterscheidung bieten sich mindestens zwei mögliche Wege an. Einer besteht darin, dieselben sequentiellen Zahlen zur Kennzeichnung derselben sequentiellen Zeitschlitze aller drei Arten von Rahmen zu verwenden, aber jeder Zahl eine Anzeige (z. B. eine separate Zahl) zuzuordnen, die anzeigt, welche Art von Rahmen gemeint ist. Der andere besteht darin, Zahlen aus verschiedenen Zahlenbereichen zur Kennzeichnung von Zeitschlitzen der verschiedenen Rahmenarten zu verwenden, wobei der verwendete Bereich als die Anzeige dient, welche Rahmenart gemeint ist. Das in Fig. 5-7 gezeigte Implementierungsbeispiel verwendet den letzteren Ansatz.
Die Zeitschlitzcodierungstabelle, mit der sowohl die Art der Verbindung (Art des Rahmens) als auch der anfängliche Zeitschlitz dieser Verbindung identifiziert wird, ist in Fig. 7 gezeigt. Wie gezeigt, wird eine Adresse eines VT-Rahmens 40 so codiert, daß die vier höchstwertigen Bit einen Binärwert von 1110 (oder einen hexadezimalen Wert von 0·E) aufweisen, und eine Adresse eines STS-Rahmens 50 wird so codiert, daß die vier höchstwertigen Bit einen Binärwert von 1111 (oder einen hexadezimalen Wert von 0·F) aufweisen. Die übrigen Bit für einen VT- oder einen STS-Rahmen definieren den ersten Zeitschlitz dieser Verbindung. DS-0-Verbindungen, die einen einzelnen Zeitschlitz darstellen, werden durch Dezimalzahlen von 0 bis 9719 codiert.
Wieder mit Bezug auf Fig. 5 werden die Wegesuchinformationen, die eine bestimmte einzelne Verbindung, die durch den Steuerprozessor 110 ausgewählt wird, definieren, aus dem Prozessor 110 in drei Registern empfangen: einem Eingangszeitschlitzregister 601, einem Ausgangszeitschlitzregister 602 und einem Offsetregister 603. Der Inhalt des Ausgangszeitschlitzregisters 602 identifiziert einen bestimmten Zeitschlitz am Ausgang eines TSI 131 oder 141 gemäß der Konvention von Fig. 7. Der Inhalt des Eingangszeitschlitzregisters 601 identifiziert ebenfalls gemäß der Konvention von Fig. 7 den Eingangszeitschlitz, der zu dem durch das Register 602 identifizierten Ausgangszeitschlitz vermittelt werden soll. Eine dem Eingangszeitschlitzregister 601 in Fig. 5 zugeordnete Schaltung erzeugt die Steuerdaten, die in dem Steuerspeicher 305 gespeichert werden sollen. Eine dem Ausgangszeitschlitzregister 602 in Fig. 5 zugeordnete Schaltung bestimmt, an welcher Adresse des Speichers 305 die gerade erwähnten Steuerdaten gespeichert werden sollen. Die Adressen des Steuerspeichers 305 besitzen eine eindeutige Entsprechung mit den 9720 Ausgangszeitschlitzen eines STS-12-Rahmens, der durch einen TSI 131 oder 141 ausgegeben wird.
Das Offsetregister 603 empfängt das konstante Offset bzw. den Abstand zwischen den datenführenden Spalten eines STS-12-Rahmens, das für die Art der gerade aufgebauten VT-Verbindung notwendig ist. Zum Beispiel würde für eine VT2-Verbindung ein Offset von 21·12 = 252 (dezimal) in dem Offsetregister 603 gespeichert. Die gespeicherten Offsets sind 336, 168 oder 84 für die anderen Verbindungen VT1.5, VT3 bzw. VT6. Der Inhalt des Offsetregisters 603 ist für eine von VT verschiedene Verbindung Null. Vorzugsweise empfängt ein (nicht gezeigtes) zusätzliches Register weiterhin Informationen, die eines der verdoppelten Vermittlungsfelder auswählen, die in Verbindung mit Fig. 1 besprochen wurden.
Der Steuerspeicher 305 wird laufend aktualisiert. Normalerweise wird der Steuerspeicher 305 nur gelesen, und zwar auf zyklische Weise. Wenn es notwendig wird, ein Wort des Steuerspeichers 305 zu ändern, wartet die Schaltung von Fig. 5, bis der Zyklus erscheint, während dessen dieses Wort des Steuerspeichers 305 normalerweise gelesen wird. Sie ändert den Zyklus dann in einen Schreibzyklus um, schreibt das neue Datenwort in den Steuerspeicher 305 und führt gleichzeitig dieses Datenwort der anderen Schaltung des TSI 131 oder 141 anstelle des nun überschriebenen Datenworts zu, das normalerweise aus dem Steuerspeicher 305 gelesen worden wäre.
Die Komparatoren 609 und 610 bestimmen jeweils, ob die vier höchstwertigen Bit im Register 602 eine VT- oder eine STS-Verbindung definieren. Die jeweiligen VT- und STS-Ausgänge der Komparatoren 609 und 610 steuern einen Selektor 617. Wenn der Inhalt des Registers 602 eine STS-Verbindung definiert, wird durch den Selektor 617 jedesmal, wenn die vier niedrigstwertigen Bit des Registers 602 gleich dem durch den Modulo-12-Zähler 501 erzeugten STS-ADDR ist, was durch den Ausgang eines Komparators 614 angezeigt wird, ein Schreibaktivierungssignal (CM_WE-Signal) für den Steuerspeicher 305 erzeugt. Wenn der Inhalt des Registers 602 eine DS-0- Verbindung definiert (was dadurch angezeigt wird, daß in den Komparatoren 609 und 610 keine Übereinstimmung erkannt wird), wird während des Zeitschlitzes, wenn die 14 Bit des Registers 602 gleich dem durch den Modulo- 9720-Zähler 511 erzeugten DS-0-ADDR sind, was durch den Ausgang eines Komparators 615 angezeigt wird, ein CM_WE-Signal durch den Selektor 617 erzeugt.
Während jede STS-Verbindung nur einmal während jedes STS-Rahmens 50 auftritt und jede DS-0-Verbindung einmal während jedes DS-0-Rahmens 30 auftritt, tritt jede VT-Verbindung ein- oder mehrmals während jedes VT- Rahmens 40 auf. Daher sind die Umstände komplizierter, wenn der Inhalt des Registers 602 eine VT-Verbindung anzeigt. Für den Fall einer VT-Verbindung wird ein S-R- Flipflop 618 bereitgestellt, das durch das Ausgangssignal VT_FRM_END des Gatters 503 von Fig. 4 gesetzt wird und durch das Ausgangssignal CM_WE des Selektors 617 rückgesetzt wird. Wenn es am Ende eines STS-1 gesetzt wird, erzeugt das Flipflop 618 ein Signal VT_STRT, das einen Selektor 611 steuert und bewirkt, daß der Selektor 611 einen ersten seiner beiden Eingänge zur Verbindung mit seinem Ausgang wählt. Der erste Eingang des Selektors 611 ist mit den neun niedrigstwertigen Bit des Ausgangszeitschlitzregisters 14 verbunden, während der zweite Eingang des Selektors 611 mit dem Ausgang eines Registers 612 verbunden ist.
Wenn der Inhalt des Registers 602 eine VT- Verbindung definiert, werden entweder der Inhalt des Registers 612 oder die neun niedrigstwertigen Bit des Ausgangszeitschlitzregisters 602 durch einen Selektor 611 zu dem Komparator 616 übertragen, abhängig davon, ob nach dem ersten oder einem nachfolgenden Auftreten der VT-Verbindung in einem VT-Rahmen 40 gesucht wird. Wenn diese Bit mit dem durch den Modulo-1008-Zähler 506 erzeugten VT ADDR übereinstimmen, was durch den Komparator 616 angezeigt wird, erzeugt der Selektor 617 ein Signal CM_WE. Das Ausgangssignal des Selektors 611 wird außerdem durch einen Addierer 613 zu dem Inhalt des Offsetregisters 603 addiert, und die Summe wird im Register 612 gespeichert. Der Inhalt des Registers 612 wird über den Selektor 611 zu dem Komparator 616 übertragen, und der Selektor 617 erzeugt während des nächsten Auftretens der VT-Verbindung in diesem VT- Rahmen 40 ein CM_WE. Dieser Prozeß wiederholt sich im Verlauf jedes VT-Rahmens 40.
Der Komparator 616 wird vorzugsweise während des Auftretens von Ausgangszeitschlitzen, die den Overhead- und Stopfspalten eines STS-1 entsprechen, durch das Signal VT_DISABLE, das durch das Gatter 510 von Fig. 5 erzeugt wird, gesperrt. Dieses Sperren des Komparators 616 verringert die Wahrscheinlichkeit eines zweifelhaften, falschen Ausgangssignals aus dem Komparator 616, während der Modulo-1008-Zähler 506 gesperrt ist.
Wie bereits erwähnt, stammen die Informationen, die in den Steuerspeicher 305 (Fig. 6) geschrieben werden, aus dem Eingangszeitschlitzregister 601. Die vier höchstwertigen Bit werden immer direkt in den Steuerspeicher 305 geschrieben. Im Fall einer STS- oder DS-0-Verbindung werden außerdem die 10 niedrigstwertigen Bit direkt in den Steuerspeicher 305 geschrieben. Für VT-Verbindungen erzeugt jedoch eine Anordnung aus einem Selektor 605, einem Addierer 607 und einem Register 606 die Eingangszeitschlitzkennungen für die VT-Verbindung und sendet diese über einen Selektor 608 zu dem Steuerspeicher 305. Die Anordnung aus den Elementen 605-607 verdoppelt die Anordnung aus den Elementen 611-613, mit der Ausnahme, daß der erste Eingang des Selektors 605 mit den 10 niedrigstwertigen Bit des Eingangszeitschlitzregisters 601 verbunden ist. Der Selektor 608 wird durch den VT-Ausgang des Komparators 609 ähnlich wie beim Selektor 617 gesteuert.
Fig. 6 ist ein Diagramm der Schaltung, die die Steuerung eines TSI 131 oder 141 durch den Speicher 305 implementiert. Der Inhalt des Speichers 305 stellt die Zuweisung von Eingangszeitschlitz zu Ausgangszeitschlitz dar, die durch einen TSI 131 oder 141 für jeden STS-12-Rahmen bewirkt werden soll. Da ein STS-12- oder DS-0-Rahmen 30 9720 Zeitschlitze aufweist, ist der Speicher 305 9720 Wörter tief. Adressen von Wörtern des Speichers 305 werden durch das durch den Modulo-9720- Zähler 511 von Fig. 4 erzeugte DS-0 ADDR sequentiell verarbeitet. Normalerweise wird eine Signalleitung CM_WE nicht gesetzt, und die Wörter des Speichers 305 werden zyklisch ausgelesen, und zwar ein Wort pro Zeitschlitzintervall, um auf einem ADDR-Bus 701 die Adresse eines Worts des entsprechenden der Datenspeicher 301-303 bereitzustellen, das als Ausgabe des TSI während dieses gegenwärtigen Zeitschlitzes ausgeschrieben werden soll. Ein Wort aus Steuerdaten wird als Reaktion auf das Setzen der Signalleitung CM_WE in den Speicher 305 geschrieben. Als Reaktion auf dieses Setzen wird die vierzehn-Bit-Adresse CM_DATA, die in Fig. 5 erzeugt wird, durch ein Gatter 701 auf den ADDR- Bus 701 ausgegeben, von dem aus es sowohl in den Speicher 305 geschrieben wird als auch der anderen Schaltung von Fig. 6 anstelle der Adresse zur Verfügung gestellt wird, die andernfalls normalerweise aus dem Speicher 305 herausgelesen worden wäre.
Wie bereits erwähnt dient jeder Speicher 301- 303 einer anderen der Verbindungstypen STS, VT und DS- 0. Die Speicher 301-303 sind doppelt gepuffert: jeder der beiden Puffer 311 und 312 wird abwechselnd während einer entsprechenden Rahmenperiode geschrieben und wird während der nächsten entsprechenden Rahmenperiode gelesen. Das Dateneingangssignal DATA IN, das der Strecke 161 oder 181 entspricht, wird mit allen drei Datenspeichern 301-303 verbunden, und jeder ankommende STS-12-Rahmen wird in jeden dieser Speicher 301-303 geschrieben. In jedem Speicher 301-303 wird DATA IN durch einen entsprechenden der Selektoren 731-733 mit den Dateneingängen beider Puffer 311 und 312 verbunden. Welcher Puffer 311 oder 312 zu einem gegebenen Zeitpunkt beschrieben wird, wird in jedem Speicher 301- 303 jeweils durch die Signale STS_FRM, V_FRM und DS0_FRM gesteuert, die jeweils die Ausgänge der Selektoren 731-733 steuern.
Adressen werden auf die folgende Weise zu den Datenspeichern 301-303 überführt. In jedem Speicher 301-303 wird der ADDR-Bus 701 mit einem ersten Eingang von einem und einem zweiten Eingang eines anderen eines Paars von Selektoren 704-705, 711-712 bzw. 712-722 verbunden. Der zweite Eingang des einen und der erste Eingang des anderen des Paars von Selektoren 704-705 werden mit der Signalleitung STS ADDRESS aus dem Modulo-12-Zähler 501 von Fig. 4 verbunden, und beide Selektoren werden durch die Signalleitung STS_FRM aus dem Flipflop 504 von Fig. 4 gesteuert. Der zweite Eingang des einen und der erste Eingang des anderen des Paars der Selektoren 711-712 wird mit der Signalleitung VT ADDRESS aus dem Modulo-1008-Zähler 506 von Fig. 4 verbunden, und beide Selektoren werden durch die Signalleitung VT_FRM aus dem Flipflop 505 von Fig. 4 gesteuert. Und der zweite Eingang des einen und der erste Eingang des anderen des Paars von Selektoren 721- 722 wird mit der Signalleitung DS-0 ADDRESS aus dem Modulo-9720-Zähler 511 von Fig. 4 verbunden, und beide Selektoren werden durch die Signalleitung DS0_FRM aus dem Flipflop 512 von Fig. 4 gesteuert. Der Ausgang jedes Selektors der drei Paare von Selektoren 704-705, 711-712 und 721-722 wird mit dem Adreßeingang eines anderen der Puffer 311 und 312 des entsprechenden einen der Datenspeicher 301-303 verbunden.
Der ADDR-Bus 701 liefert die Adresse eines Datenpufferworts, das gelesen werden soll, während die Leitungen STS ADDRESS, VT ADDRESS und DS-0 ADDRESS die Adressen von Wörtern von Datenpuffern liefern, die mit Daten beschrieben werden sollen, die auf DATA IN ankommen. Und die Signalleitungen STS_FRM, VT_FRM und DS0_FRM wählen, welche Adresse welchem Puffer 311 und 312 eines Speichers 301-303 geliefert wird. Die Adressen werden abwechselnd den beiden Puffern 311-312 jedes Speichers 301-303 so geliefert - wie bereits erwähnt - daß während einer entsprechenden Rahmenperiode einer der Puffer 311-312 gelesen wird, während der andere beschrieben wird, und während der nächsten entsprechenden Rahmenperiode umgekehrt.
Die Datenausgänge beider Puffer 311 und 312 jedes Speichers 301-303 sind mit den Dateneingängen eines entsprechenden der Selektoren 708, 715 bzw. 725 verbunden, dessen Ausgänge wiederum mit den Eingängen eines Selektors 726 verbunden sind. Die Selektoren 708, 715 und 725 werden jeweils durch die Signalleitungen STS_FRL VT_FRM und DS0_FRM gesteuert, um so immer als Ausgang den einen der Puffer 311 und 312 des entsprechenden Speichers zu wählen, dem Adressen aus dem Steuerspeicher 305 über den ADDR-Bus 701 zugeführt werden. Der Selektor 304 wählt wiederum zwischen den STS-, VT- und DS-0-Datenspeichern unter der Steuerung der Signale VT_EN und STS_EN, die durch die Komparatoren 702 bzw. 703 erzeugt werden. Die Komparatoren 702 und 703 bestimmen jeweils, ob die höchstwertigen Bit der durch den Steuerspeicher 305 auf dem ADDR-Bus 701 erzeugten Adresse eine VT- oder eine STS-Verbindung definieren. Die Erkennung weder einer VT- noch einer STS-Verbindung bedeutet eine DS-0-Verbindung. Der Selektor 304 wählt als Ausgang aus dem TSI 131 oder 141 auf der Strecke 171 oder 151 den Ausgang des einen der Speicher 301-303, der dem erkannten Verbindungstyp entspricht.
Fig. 4 und 8-9 bilden zusammen ein zweites Implementierungsbeispiel des TSI 131 oder 141 von Fig. 3. Da das System 100 zur Herstellung von Verbindungen oder Kanälen mit drei Arten von Raten ausgelegt ist, muß die TSI-Steuerschaltung wie bereits erwähnt in der Lage sein, zwischen Zeitschlitzen der drei Arten von Rahmen 30, 40 und 50 von Fig. 2 zu unterscheiden. Ein Weg zur Erzielung dieser Unterscheidung ist in Fig. 5-6 dargestellt. Ein anderer Weg, der dieselben sequentiellen Zahlen zur Kennzeichnung derselben sequentiellen Zeitschlitze aller drei Arten von Rahmen verwendet, aber jeder Zahl eine Anzeige (z. B. eine separate Zahl) zuordnet, die anzeigt, welche Art von Rahmen gemeint ist, ist in Fig. 8-9 dargestellt. Ein Vergleich von Fig. 5 mit Fig. 8 und von Fig. 6 mit Fig. 9 zeigt ohne weiteres, daß sie in vielerlei Hinsicht identisch sind. Dieselben Zahlenkennzeichnungen werden für Elemente verwendet, die sie gemeinsam haben. Es werden unten nur die Unterschiede besprochen.
In Fig. 8 werden die Komparatoren 609 und 610 von Fig. 5 durch ein Bandbreitentypregister 604 ersetzt. Wie die Register 601-603 wird das Register 604 durch den Steuerprozessor 110 mit Informationen geladen, die eine bestimmte Verbindung definieren, die als Ergebnis einer Wegesuche gewählt wird. Der Inhalt des Registers 604 sind zwei Bit, deren Wert die Bandbreite der gewünschten Verbindung identifiziert. Der Rest von Fig. 8 dupliziert Fig. 5.
In Fig. 9 werden die Komparatoren 702 und 703 von Fig. 6 durch einen Bandbreitentypspeicher 755 ersetzt, der dieselbe Zwei-Bit-Ausgabe erzeugt, wobei ein Bit das Signal VT_EN darstellt und das andere Bit das Signal STS_EN darstellt. Der Bandbreitentypspeicher 755 hat dieselbe Tiefe wie der Steuerspeicher 305 und wird im Tandembetrieb mit dem Steuerspeicher 305 durch Signale DS-0 ADDR adressiert und zyklisch durchlaufen. Wie auch der Steuerspeicher 305 wird der Bandbreitentypspeicher 705 so aktiviert, daß er als Reaktion auf das Signal CM_WE mit einem neuen Datenwort beschrieben wird. Dem Bandbreitentypspeicher 755 ist ein Gatter 751 zugeordnet, das eine Funktion durchführt, die der für den Steuerspeicher 305 durch das Gatter 701 durchgeführten äquivalent ist und ermöglicht, den Bandbreitentypspeicher 755 laufend und gleichzeitig mit dem Steuerspeicher 305 zu aktualisieren. Normalerweise ist die Signalleitung CM_WE nicht gesetzt, und Wörter beider Speicher 305 und 755 werden zyklisch ausgelesen. In jeden Speicher 305 und 755 wird als Reaktion auf das Setzen der Signalleitung CM_WE ein Wort Steuerdaten geschrieben. Als Reaktion auf dieses Setzen wird das Zwei-Bit-VT- oder STS-Signal, das durch das Bandbreitentypregister 604 von Fig. 8 erzeugt wird, durch das Gatter 751 auf die Signalleitung VT_EN, STS_EN ausgegeben und von dort aus sowohl in den Speicher 755 geschrieben als auch der anderen Schaltung von Fig. 9 anstelle des Worts des Speichers 755 zur Verfügung gestellt, das andernfalls normalerweise aus dem Speicher 755 herausgelesen worden wäre.
Obwohl Fig. 3 eine Ausführungsform eines TSI mit physikalisch getrennten Datenspeichern für jeden Verbindungstyp zeigt, zeigt Fig. 10 eine alternative Ausführungsform des TSI 131 mit logisch separaten Datenspeichern für jeden Verbindungstyp, implementiert in einem einzigen physikalischen Speicher. Der Speicher wird bemessen, um den größtmöglichen Rahmen zu berücksichtigen, d. h. einen DS0-Rahmen 30, und ist damit derselbe physikalische Speicher wie der Speicher 301 von Fig. 3. Er wird deshalb mit derselben Zahl 301 gekennzeichnet. Die ersten 12 Byte des Speichers 301 dienen als das Äquivalent des STS-Speichers 303 von Fig. 3 und werden als der STS-Teil 303' in Fig. 10 gekennzeichnet. Die ersten 1080 Byte des Speichers 301 dienen als das Funktionsäquivalent des VT-Speichers 302 von Fig. 3 und werden als der VT-Teil 302' in Fig. 10 gekennzeichnet. Und der volle Speicher 301 dient als das Äquivalent des DS0-Speichers 301 von Fig. 3 und wird als der DS0-Teil 301' in Fig. 10 gekennzeichnet. Wie die Speicher 301-303 von Fig. 3 wird der Speicher 301 von Fig. 10 doppelt gepuffert und umfaßt zwei Puffer 311 und 312.
Man beachte, daß der VT-Teil 302' im Gegensatz zu den 1008 Byte für das VT 302 von Fig. 2 aus 1080 Byte Speicher besteht. Diese zusätzlichen 72 Byte werden zur Speicherung der Byte STUFF und OVERHEAD verwendet, die jeden VT-Rahmen 40 begleiten. Diese 72 Byte werden verworfen und durch den Speicher 302 von Fig. 3 ignoriert und könnten auf dieselbe Weise in Fig. 10 behandelt werden. Für Verbindungen des VT-Typs schwankt die Erscheinungsrate jedoch zwischen 336, 252, 168 oder 84 Byte, abhängig vom VT-Typ. Um dem TSI 131 oder 141 zu ermöglichen, diese Varianzen zu ignorieren, und die Hardware einfacher zu gestalten, wird in Fig. 10 eine gemeinsame Erscheinungsrate von 1080 Byte verwendet. Diese Rate garantiert, daß mindestens ein Byte aus jedem VT-Kanal in einem Puffer 311 oder 312 gespeichert wird, bevor das Wechseln zu dem anderen Speicher 312 oder 311 stattfindet.
Im Betrieb wird der Speicher 301 von Fig. 10 genauso verwendet wie die Speicher 301-303 von Fig. 3. Die Verwendung der Puffer 311 und 312 wechselt für jede Verbindungsart mit der Rate, die der Rahmengröße dieser Verbindung entspricht, d. h. alle 12 Byte für eine STS- Verbindung, alle 1080 Byte für eine VT-Verbindung und alle 9720 Byte für eine DS-0-Verbindung. Aufgrund der verschiedenen Rahmenraten der verschiedenen Verbindungen ist es möglich, daß Byte als Teil einer Verbindungsart zur Speicherung in einem der Puffer 311 oder 312 ankommen können, während Byte als Teil einer anderen Verbindungsart aus diesem Puffer herausgelesen werden. Daher sind die Puffer 311 und 312 entweder Bauelemente mit Doppelport, um so gleichzeitige Lese- und Schreiboperationen zu ermöglichen, oder sie sind schnelle Bauelemente, die zwei aufeinanderfolgende Zyklen - sowohl eine Lese- als auch eine Schreiboperation - während aufeinanderfolgenden Hälften eines einzelnen Zeitschlitzintervalls unterstützen.
Fig. 11-13 bilden zusammen ein erstes Implementierungsbeispiel des TSI 131 von Fig. 10. Ein Vergleich von Fig. 4 mit Fig. 11 zeigt, daß sie in vielerlei Hinsicht identisch sind. Dieselben Zahlenkennzeichnungen werden für Elemente verwendet, die sie gemeinsam haben. Es werden unten nur die Unterschiede besprochen.
In Fig. 11 ersetzt ein Modulo-1080-Zähler 1506 den Modulo-1008-Zähler 506 von Fig. 4, und die VT_DISABLE-Schaltung 507-510 fällt weg. Der Modulo- 1080-Zähler 1506 zählt die Byte, die jede horizontale Ebene des STS-12-Rahmens von Fig. 2 bilden. Diese Ebene kann als ein ergänzter VT-Rahmen 40' bezeichnet werden, da er aus dem VT-Rahmen 40 plus den 72 Byte der Spalten STUFF und OVERHEAD zusammengesetzt ist, die in derselben Ebene wie der VT-Rahmen 40 liegen. Und da die STUFF-Byte nicht mehr ignoriert werden, sondern gezählt werden, wird die Schaltung 507-510 nicht mehr benötigt.
Ähnlich zeigt ein Vergleich von Fig. 8 mit Fig. 12, daß diese Figuren in vielerlei Hinsicht identisch sind. Dieselben Zahlenkennzeichnungen werden für Elemente verwendet, die sie gemeinsam haben, und nachfolgend werden nur ihre Unterschiede besprochen.
Da der Modulo-1080-Zähler 1506 von Fig. 11 die Overhead- und Stopfspalten (siehe Fig. 2) in seinem Zählwert enthält, ist die Beabstandung von Adressen, die durch den Zähler 1506 von Spalten eines Kanals mit einer bestimmten VT-Rate erzeugt werden, in dem ergänzten VT-Rahmen 40' nicht regelmäßig - im Gegensatz zu der mit dem VT-Rahmen 40 zusammenhängenden Ausgabe des Modulo-1008-Zählers 506 von Fig. 4. Diese Unregelmäßigkeit der Beabstandung muß in Fig. 12 immer dann ausgeglichen werden, wenn der Inhalt des Offsetregisters 603 zur Adressierung der Spalten eines VT- Kanals verwendet wird. Dementsprechend werden die Addierer 607 und 613 von Fig. 8 in Fig. 12 durch Addierer 1607 bzw. 1613 und zugeordnete Steuerkomparatoren 1609 und 1610 ersetzt. Jeder Steuerkomparator 1609 und 1610 überwacht die Selektoreingabe für seinen entsprechenden Addierer, die als "alte" Adresse bezeichnet wird, und die Addiererausgabe, die als "neue" Adresse bezeichnet wird. Während jedes Betriebszyklus bewirkt der Steuerkomparator, daß sein entsprechender Addierer die neue Adresse um dezimal 12 erhöht, wenn der Steuerkomparator 1609 oder 1610 bestimmt, daß (a) die "alte" Adresse kleiner als dezimal 384 ist und die "neue" Adresse größer als dezimal 383 ist oder (b) die "alte" Adresse kleiner als 732 und die "neue" Adresse größer als dezimal 731 ist.
Mit kurzem Bezug auf Fig. 13 verwendet die in Fig. 13 gezeigte Implementierung ebenfalls einen Bandbreitentypspeicher, wie die in Fig. 9 gezeigte Implementierung. In Fig. 9 wird jedes ankommende Byte in jeden Datenspeicher 301-303 geschrieben, so daß der Bandbreitentypspeicher 755 nur den Bandbreitentyp jedes zur Ausgabe gewählten Byte anzeigen muß. In Fig. 13 besteht jedoch nur ein Datenspeicher 301, in den ankommende Daten geschrieben werden können, und deshalb muß der Bandbreitentypspeicher 1755 von Fig. 13 zusätzlich den Bandbreitentyp jedes ankommenden Byte anzeigen. Dem Bandbreitentypspeicher 1755 muß deshalb eine Adressensteuerung bereitgestellt werden, die der gleicht, die dem Steuerspeicher 305 bereitgestellt wird. Da der Bandbreitentypspeicher 1755 mit der Bandbreite von ankommenden Byte zusammenhängt bzw. diese anzeigt, muß seine Adressensteuerung im Gegensatz zu dem Steuerspeicher 305 aus dem Inhalt des Eingangszeitschlitzregisters 601 abgeleitet werden. Wieder mit Bezug auf Fig. 12 werden dementsprechend Schaltungen 1620, 1611, 1612, 1623 und 1614-1618 bereitgestellt, die die Schaltungen 611, 612, 613, 610 und 614-618 von Fig. 9 duplizieren, aber mit den folgenden Ausnahmen: ein erster Eingang des Selektors 1611 wird mit dem Ausgang des Eingangszeitschlitzregisters 601 verbunden, der Selektor 1611 wird durch ein Signal VT-STRT' gesteuert, das das Ausgangssignal des Flipflops 1618 ist, und der Ausgang des Selektors 1617 wird als BW_WE gekennzeichnet (Bandbreitentypspeicher-Schreibfreigabe).
Wieder mit Bezug auf FTG. 13 muß der Bandbreitentypspeicher 1755 den Bandbreitentyp jedes ankommenden Byte anzeigen. Dementsprechend ist der Bandbreitentypspeicher 1755 doppelt so breit wie der Speicher 755 von Fig. 9 und besitzt zwei Zwei-Bit- Ausgänge. Der Ausgang VT_EN, STS_EN entspricht dem Ausgang des Speichers 755 und zeigt den Bandbreitentyp des Byte an, das zum Herauslesen aus dem Datenspeicher 301 gewählt wurde. Ein Ausgang VT_EN', STS_EN' zeigt den Bandbreitentyp des Byte an, das in den Datenspeicher 301 geschrieben wird.
Wie im Fall von Fig. 9 werden der Steuerspeicher 305 und der Bandbreitentypspeicher 1755 durch DS-0 ADDRESS zyklisch adressiert und ausgelesen. Der Ausgang VT_EN, STS_EN des Speichers 1755 steuert einen Selektor 1202, während der Ausgang VT_EN', STS_EN' einen Selektor 1201 steuert. Bei dem Selektor 1202 werden die Signale STS_FRM, VT_FRM und DS0_FRM an seine Eingänge angelegt, während bei dem Selektor 1201 die invertierten Werte dieser gleichen Signale an seine Eingänge angelegt werden. Zuvor wurde erläutert, daß jedes dieser Signale während aufeinanderfolgender Erscheinungen des entsprechenden Rahmentyps seinen Wert ändert. Dementsprechend geben die Selektoren 1201 und 1202 für einen beliebigen der Rahmentypen 30, 40, 50 jeweils während eines beliebigen Rahmens einen anderen Wert aus, und jeder ändert den Wert seiner Ausgabe während aufeinanderfolgender Rahmen.
Der Ausgang VT_EN', STS_EN' des Speichers 1755 steuert ferner den Ausgang eines Selektors 1200, an dessen Eingänge die Signalleitungen STS_ADDRESS, VT_ADDRESS und DS0_ADDRESS angeschlossen sind. Dementsprechend gibt der Selektor 1200 die Adresse aus, die dem Rahmentyp des Bit entspricht, das gerade in den Speicher 301 geschrieben werden soll. Der Ausgang des Selektors 1200 und der Ausgang des Steuerspeichers 305 werden mit Eingängen eines Selektors 1203 verbunden. Der Ausgang des Selektors 1203 wird mit Adresseneingängen der Puffer 311 und 312 verbunden. Der Selektor 1203 wirkt unter der Steuerung eines takterzeugten Lese-Schreib-R/W-Signals. Das Signal R/W ändert seinen Wert zweimal während jedes Zeitschlitzintervalls. Während der ersten Hälfte des Zeitschlitzintervalls zeigt das Signal R/W einen Datenspeicherschreibzyklus an und bewirkt, daß der Selektor 1203 die durch den Selektor 1200 gewählte Adresse an den Speicher 301 liefert.
Der Ausgang des Selektors 1201 ist mit einem Eingang eines AND-Gatters 1204 und mit einem invertierten Eingang eines AND-Gatters 1205 verbunden. Die zweiten invertierten Eingänge der Gatter 1204 und 1205 sind mit der Signalleitung R/W verbunden. Der Ausgang des Gatters 1204 ist mit einem Schreibfreigabeeingang (WE-Eingang) des Puffers 311 verbunden, während der Ausgang des Gatters 1205 mit einem WE-Eingang des Puffers 312 verbunden ist. Die Gatter 1204 und 1205 aktivieren den einen der beiden Puffer 311 und 312, der gerade durch den Ausgang des Selektors 1201 zur Beschreibung mit einem Byte von Daten ausgewählt ist, die an den Puffern 311 und 312 auf der Leitung DATA IN während des Schreibzyklus jedes Zeitschlitzintervalls ankommen.
Während der zweiten Hälfte jedes Zeitschlitzintervalls zeigt das Signal R/W einen Datenspeicherlesezyklus an und bewirkt, daß der Selektor 1203 dem Speicher 301 die Adresse liefert, die durch den Steuerspeicher 305 ausgegeben wird. Die WE-Eingänge beider Puffer werden während dieses Zyklus gesperrt, so daß beide Puffer gelesen werden. Die Ausgänge der Puffer 311 und 312 werden mit Eingängen eines Selektors 1206 verbunden, der unter der Steuerung des Ausgangs des Selektors 1202 wirkt. Der Selektor 1206 wählt die Ausgabe des einen der Puffer 311 und 312, die durch den Ausgang des Selektors 1202 als die Ausgabe des TSI 131 gewählt wird, und sendet sie auf der Leitung DATA OUT.
Neue Steuerinformationen aus der Leitung CM_DATA (aus Fig. 12) werden unter der Steuerung des Gatters 701 und des Signals CM_WE, wie im Fall von Fig. 9, in den Steuerspeicher 305 geschrieben. Der Bandbreitentypspeicher 1755 wird auf entsprechende Weise beschrieben. Mit den Eingängen/Ausgängen VT_EN, STS_EN und VT_EN', STS_EN' des Speichers 1755 sind jeweils entsprechende Gatter 1751 und 1752 verbunden. Das Gatter 1751 wirkt unter der Steuerung des Signals CM_WE, während das Gatter 1752 unter der Steuerung des Signals BW_WE (aus Fig. 12) wirkt. Diese Signale steuern außerdem das Beschreiben der entsprechenden Teile des Bandbreitentypspeichers 1755. Die Eingänge der Gatter 1751 und 1752 sind mit dem Ausgang VT, STS des Bandbreitentypregisters 604 (aus Fig. 12) verbunden. Wenn die Leitung CM_WE gesetzt ist, wird ein normaler Lesezyklus des Datenspeicherausgang-Anzeigeteils (d. h. VT_EN, STS_EN) des Bandbreitentypspeichers 1755 in einen Schreibzyklus umgewandelt. Gleichzeitig liefert das Gatter 1751 die Ausgabe VT, STS des Bandbreitentypregisters 604 an die Signalleitung VT_EN, STS_EN, und von dort aus wird die Ausgabe VT, STS in den Bandbreitentypspeicher 1755 geschrieben. Wenn die Leitung BW_WE gesetzt ist, wird ähnlich ein normaler Lesezyklus des Datenspeichereingang-Anzeigeteils (d. h. VT_EN', STS_EN') des Bandbreitentypspeichers 1755 in einen Schreibzyklus umgewandelt, und das Gatter 1752 liefert gleichzeitig die Ausgabe VT, STS des Registers 604 an die Signalleitung VT_EN', STS_EN', und von dort aus wird diese Ausgabe in den Speicher 1755 geschrieben.
Fig. 14 zeigt eine alternative Ausführungsform der TSI-Implementierung mit einem einzigen gemeinsam benutzten Speicher, Im Gegensatz zu der Implementierung von Fig. 10 schreibt diese Implementierung jeden ankommenden vollen STS-12-Rahmen sequentiell in den Datenspeicher, und dadurch wird es überflüssig zu wissen, zu welchem der Rahmentypen 30, 40 und 50 ein ankommendes Byte gehört. Wie die Implementierung von Fig. 10 nutzt diese Implementierung einen einzigen, doppelt gepufferten Datenspeicher, der mit 1301 gekennzeichnet wird. Im Gegensatz zu Fig. 10 werden jedoch die beiden Puffer 311 und 312 von Fig. 14 sequentiell in einem einzigen physikalischen Speichergerät implementiert. Damit der Speicher 1301 gleichzeitig gelesen und beschrieben werden kann, wird der Speicher 1301 als ein Gerät mit zwei Ports implementiert. Jeder Puffer 311 und 312 ist so bemessen, daß ein voller STS-12- Rahmen untergebracht werden kann, bei dem es sich auch um den DS-0-Rahmen 30 handelt. Daher hat jeder Puffer 311 und 312 von Fig. 14 dieselbe Größe wie die entsprechenden Puffer von Fig. 10, und der Speicher 1301 ist 2·9720 = 19440 Wörter tief.
Wie die Implementierung von Fig. 10 besitzt die Implementierung von Fig. 14 logisch separate Datenspeicher für jede Verbindungsart, die dieselben physikalischen Speicherstellen gemeinsam benutzen. Da ein STS- 12-Rahmen jedoch sequentiell in den Datenspeicher 1301 geschrieben wird, so als ob er nur aus Kanälen des Typs DS-0 bestünde, dient jedes der sequentiellen 12 Byte des Speichers 1301 als das Äquivalent des STS-Speichers 303 von Fig. 3 und des STS-Teils 303' von Fig. 10. Daher besteht eine Vielzahl logischer STS-Speicher, wobei jede sequentiellen 12 Byte als ein separater STS- Teil 303" gekennzeichnet werden. Ähnlich dienen jede 1080 Byte des Speichers 1301 als das Funktionsäquivalent des VT-Speichers 302 von Fig. 3 und des VT-Teils 302' von Fig. 10, und daher werden jede sequentiellen 1080 Byte des Speichers 1301 als ein separater VT-Teil 303" gekennzeichnet. Und jeder volle Puffer 311 oder 312 dient als das Äquivalent des DS-0- Speichers 301 von Fig. 10 und wird als der DS0-Teil 301" gekennzeichnet.
Die Adressen, die im Steuerspeicher 305 für Teilratenverbindungen gespeichert werden, werden so gesteuert, daß aus dem vorherigen Teilrahmen (d. h. dem vorherigen STS-Teil 303" für eine STS-Teilrate oder dem vorherigen VT-Teil 302" für eine VT-Teilrate) in den Teilrahmen eingelesen wird, der gerade geschrieben wird, ungeachtet, ob die gelesenen und geschriebenen Teilrahmen in demselben oder in verschiedenen Puffern 311 oder 312 vorliegen. Die Adressen werden algorithmisch berechnet, wie erforderlich, wenn der Rahmen, der gerade gelesen wird, sich in dem einen Puffer 311 befindet, während sich der Rahmen, der gerade geschrieben wird, in den anderen Puffer 312 überlappt, und umgekehrt. Die Berechnung betrachtet den Speicher 1301 als einen einzigen durchgängigen Puffer von 19440 Byte.
Fig. 15-17 bilden zusammen eine Implementierung des TSI 131 oder 141 von Fig. 14. Ein Vergleich von Fig. 15 mit Fig. 4 zeigt ohne weiteres, daß sie in vielerlei Hinsicht identisch sind. Dieselben Zahlenkennzeichnungen werden für Elemente verwendet, die sie gemeinsam haben. Es werden unten nur die Unterschiede besprochen.
Da das Lesen und Schreiben von Teilrahmen in Fig. 14 in angrenzenden Teilen 301"-303" stattfindet, ungeachtet, ob sie in demselben oder in verschiedenen Puffern 311 und 312 liegen, werden die Umschaltflipflops 504, 505 und 512 von Fig. 4 nicht mehr benötigt, um einen Wechsel zwischen den Puffern 311 und 312 anzuzeigen. Daher werden diese Flipflops aus Fig. 15 weggelassen. Da der Datenspeicher 1301 von Fig. 14 doppelt so tief wie der Datenspeicher von Fig. 301 von Fig. 3 ist, wird außerdem der Modulo-9720- Zähler 511 von Fig. 4 in Fig. 15 durch einen Modulo- 19440-Zähler 1511 ersetzt. Der Zähler 1511 wird nur alle zwei STS-12-Rahmenperioden einmal zurückgesetzt, d. h. mit der Hälfte der STS-12-Rahmenrate, und daher wird dem Zähler 1511 eine FRM/2-Leitung 1522 bereitgestellt, die mit seinem Rücksetzeingang (RST- Eingang) verbunden ist und den Zähler 1511 einmal alle 19440 Zeitschlitze rücksetzt.
Zusätzlich enthält Fig. 15 Schaltungen 1550- 1555 zur Erzeugung eines Signals EN_MATCH, das die Schaltungen von Fig. 16 dazu anleitet, mit der Suche nach der Adresse einer Speicherstelle des Steuerspeichers 305 zu beginnen, die beschrieben werden soll, aber nur am Anfang eines geraden STS-12-Rahmens (dem Anfang des Puffers 311 von Fig. 14), und zur Erzeugung eines Signals STOP, das die Schaltungen von Fig. 16 dazu anleitet, die Suche am Ende eines ungeraden STS-12-Rahmens (dem Ende des Puffers 312 von Fig. 14) zu beenden. Die Schaltungen 1550-1555 enthalten ein D-Flipflop 1550, dessen D-Eingang auf einen logischen "1"-Pegel zwischengespeichert wird, und dessen Eingang CLK mit einer Signalleitung START verbunden wird. Der Steuerprozessor 110 setzt die Signalleitung START nach dem Laden der Register von Fig. 16, um anzuzeigen, daß er die Informationen verfügbar gemacht hat, die zum Beginnen der Suche notwendig sind. Der Ausgang des Flipflops 1550 ist mit einem Eingang eines AND-Gatters 1551 verbunden, dessen anderer Eingang mit dem TC-Ausgang des Modulo-19440- Zählers 1511 verbunden ist. Der Ausgang des Gatters 1551 ist mit dem S-Eingang eines S-R-Flipflops 1553 und mit dem R-Eingang eines S-R-Flipflops 1554 verbunden. Der Ausgang des Flipflops 1553 ist mit der Signalleitung EN_MATCH und mit dem D-Eingang eines D- Flipflops 1555 verbunden, dessen Ausgang mit einem Eingang eines AND-Gatters 1552 verbunden ist. Der Eingang CLK des Flipflops 1555 ist mit der CLK/9- Leitung 520 verbunden, um die Ausbreitung des Signals EN_MATCH zu dem AND-Gatter 1552 um eine Zeitschlitzperiode zu verzögern. Der andere Eingang des Gatters 1552 ist mit dem TC-Ausgang des Zählers 1511 verbunden, und der Ausgang des Gatters 1552 ist mit dem S-Eingang des Flipflops 1554 verbunden. Der Ausgang des Flipflops 1554 bildet das Signal STOP und ist ferner mit den R-Eingängen der Flipflops 1553 und 1550 verbunden. Das Setzen des Signals START durch den Steuerprozessor 110 aktiviert das nächste Setzen des TC-Ausgangssignals durch den Zähler 1511, um zu bewirken, daß das Flipflop 1553 das Signal EN_MATCH erzeugt. Das nächste Setzen des TC-Ausgangs durch den Zähler 1511 bewirkt, daß das Flipflop 1554 das Signal STOP erzeugt, das wiederum bewirkt, daß das Flipflop 1553 das Signal EN_MATCH löscht.
Mit Bezug auf Fig. 16 zeigt ein Vergleich dieser mit Fig. 8, daß ihre CM_WE- und VT_START- Signalerzeugungsteile identisch sind. In beiden Figuren werden dieselben Zahlenkennzeichnungen für Elemente verwendet, die sie gemeinsam haben, und es werden unten nur die Unterschiede besprochen.
Bei der in Fig. 14 gezeigten Datenspeicherimplementierung wird der Eingangszeitschlitz, der einem bestimmten Ausgangszeitschlitz entspricht (bzw. während dieses Ausgangszeitschlitzes ausgegeben werden soll) nicht immer in derselben Datenspeicherstelle gespeichert. Stattdessen bewegt sich dieser Eingangszeitschlitz von dem Teil 302"-303" zu dem nachfolgenden Teil 301"-303" in dem Speicher 1301. Es reicht deshalb nicht mehr aus, daß ein Eingangszeitschlitzregister, wie zum Beispiel das Register 601 von Fig. 8, die Adresse nur einer einzigen Datenspeicherstelle angibt. Stattdessen muß das Register nun die Adressen einer ganzen Folge von Datenspeicherstellen angeben. Dementsprechend wird das einfache Eingangszeitschlitzregister 601 von Fig. 8 in Fig. 16 durch ein Eingangszeitschlitzregister/einen Modulo-19440-Zähler 1601 ersetzt. Bei jeder Bewirkung eines Wechsels der vermittelten Verbindungen lädt der Steuerprozessor 110 einen Anfangswert in das Register/den Zähler 1601. Von diesem Anfangswert aus erhöht das Register/der Zähler 1601 seinen Zählwert während jeder Zeitschlitzperiode, wodurch während jedem Erscheinen des entsprechenden Ausgangszeitschlitzes (z. B. während jedem Setzen der Signalleitung CM_WE) die korrekte Eingangszeitschlitzadresse erzeugt wird.
Der durch den Steuerprozessor 110 in das Register/den Zähler 1601 geladene Anfangswert ist gleich 19440 minus die Rahmengröße des gerade vermittelten Kanals (9720 für einen DS-0-Kanal; 1080 für einen VT-Kanal; 12 für einen STS-1-Kanal) plus die Folgenummer, in der Folge von 19440 Zeitschlitzen von zwei STS-12-Rahmen, des ersten Eingangszeitschlitzes des betreffenden Kanals, der gerade vermittelt wird. Anders ausgedrückt gibt er die Adresse des Datenspeichers 1301 in dem allerletzten Teil 301"-303" an, der der Rahmengröße des Kanals entspricht, der vermittelt werden soll, und an dieser Adresse wird der Eingangszeitschlitz gespeichert, der während der ersten Erscheinung des Ausgangszeitschlitzes, der dem vermittelten Kanal entspricht, herausvermittelt würde. Als Konzept kann dies als ein Legen der Zeichnung von Fig. 14 auf einen Zylinder betrachtet werden, so daß die Unterseite herumgewunden wird, um mit der Oberseite verbunden zu werden, um einen nahtlosen kreisförmigen Puffer zu bilden.
Der Grund für diesen Anfangswert ist wie folgt. Ein Ausgangszeitschlitz und das Beschreiben des Speichers 1301 treten während desselben Zeitschlitzes auf. Daher sollte man den Ausgangszeitschlitz ordnungsgemäß als in der Partition 301"-303" auftretend betrachten, die dann beschrieben wird. Durch die Aktion des in Fig. 15 erzeugten Signals EN_MATCH beginnen die Komparatoren 614-616 mit der Suche nach einer Ausgangszeitschlitzübereinstimmung in der ersten Partition 301"-303" des Datenspeichers 1301 (d. h. während des Schreibens der Partition) und finden sie. Man erinnere sich, daß das Lesen aus dem Datenspeicher 1301 in einer Partition 301"-303" stattfindet, die der Partition 301"-303", die gerade beschrieben wird, unmittelbar vorausgeht. Für die erste Partition 301"-303" des Speichers 1301 ist die unmittelbar vorausgehende Partition die letzte Partition 301"-303" (aufgrund der Tatsache, daß der Speicher 1301 ein kreisförmiger Puffer ist). Wenn die Komparatoren 614-616 den ersten übereinstimmenden Ausgangszeitschlitz in der ersten Partition 301"-303" des Speichers 1301 erkennen, muß das Register/der Zähler 1601 daher das Lesen eines Eingangszeitschlitzes aus der unmittelbar vorausgehenden Partition anzeigen, d. h. der letzten Partition 301"-303" des Speichers 1301. Und dies ist genau, was der Anfangswert des Registers/Zählers 1601 bewirkt.
Die Stopf- und Wegoverheadspalten teilen die Nutzsignalhüllkurve eines STS-N-Rahmens präzise in drei Partitionen gleicher Größe auf (siehe Fig. 2). Die 12 Spalten einer VT-Gruppe teilen sich wiederum präzise zwischen den Partitionen auf, wobei in jeder Partition vier Spalten liegen. Daher liegt eine gleiche Anzahl von Spalten einer beliebigen der Raten VT1.5, VT3 und VT6 in jeder der Partitionen. Dementsprechend ist die Distanz (in Zeitschlitzen) zwischen den Eingangszeitschlitzen und den Ausgangszeitschlitzen ungeachtet der Partition konstant.
Dasselbe gilt leider nicht für die Rate VT2. Eine Rate VT2 nimmt 4 Spalten der 12 Spalten einer VT- Gruppe ein, und diese 4 Spalten können nicht gleichmäßig zwischen den drei Nutzsignalpartitionen aufgeteilt werden, die durch die POH- und Stopfspalten erzeugt werden. Daher ändert sich die Distanz von den Eingangszeitschlitzen zu den Ausgangszeitschlitzen, wenn sie zufällig in verschiedene Partitionen fallen, und dieser Mangel an Regularität muß ausgeglichen werden. Diesem Zweck dienen die Schaltungen 1605-1609. Der Ausgleich ist notwendig, wenn eine Spalte von Eingangszeitschlitzen einer Rate VT2 auf einer Seite einer Stopf- oder POH-Spalte liegt, während die Spalte des entsprechenden Ausgangszeitschlitzes auf der anderen Seite dieser Stopf- oder POH-Spalte liegt. In diesem Fall ist die durch das Register/den Zähler 1601 erzeugte Adresse um 12 höher oder niedriger (die Anzahl von Zeitschlitzen in einer Zeile der Stopf- oder POH- Spalte). Dem Steuerprozessor 110 ist bekannt, wann dies stattfindet, und zwar aufgrund der folgenden Betrachtung.
In einem STS-N-Rahmen gibt es N·21 VT2-Kanäle. Für alle N·21 VT2-Kanäle liegt ihre erste Spalte in der ersten Partition, und ihre letzte - vierte - Spalte liegt in der letzten - dritten - Partition. Für die erste Menge von N·7 der N·21 VT2-Kanäle liegt ihre zweite Spalte in der ersten Partition und ihre dritte Spalte liegt in der zweiten Partition. Für die nächste Menge von N·7 VT2-Kanälen liegen sowohl ihre zweite als auch dritte Spalte in der zweiten Partition. Und für die letzte Menge von N·7 VT2-Kanälen liegt ihre zweite Spalte in der zweiten Partition, während ihre dritte Spalte in der dritten Partition liegt. Dementsprechend ist für die erste und die vierte Spalte eines VT2- Kanals niemals ein Ausgleich erforderlich, ungeachtet, in welchen anderen VT2-Kanal er vermittelt wird, der Ausgleich kann jedoch für die zweite und dritte Spalte eines VT2-Kanals erforderlich sein und hängt von der relativen Positionierung des Eingangs-VT2 und Ausgangs- VT2 in den drei N·7 Mengen von VT2-Kanälen in einem STS-N-Rahmen ab. Der erforderliche Ausgleich für jede der vier Spalten eines VT2 ist in der Tabelle von Fig. 18 gezeigt.
Beim Laden der Register 602-604 und 1601 von Fig. 16 mit Informationen, die eine vermittelte Verbindung für einen VT2-Kanal definieren, lädt der Steuerprozessor 110 dementsprechend den entsprechenden der Einträge der Tabelle von Fig. 18 in ein Vier-Wort- Schieberegister 1605. Für vermittelte Verbindungen von Kanälen, die von VT2-Kanälen verschieden sind, lädt der Prozessor 110 nur Nullen in das Register 1605. Außerdem werden in dem internationalen SDH-Standard Stopfspalten direkt neben den Overheadspalten positioniert. Daher tritt das oben beschriebene Problem nicht auf, d. h., es ist keinerlei Ausgleich erforderlich. Wenn das System von Fig. 1 SDH-Rahmen vermittelt, lädt der Prozessor 110 dementsprechend für alle vermittelten Verbindungen, einschließlich VT2-Verbindungen, nur Nullen in das Register 1605.
Die Erzeugung von Eingangsdaten für den Steuerspeicher 1301 von Fig. 17 durch die Schaltung von Fig. 16 findet folgendermaßen statt. Nach dem Laden der Register 602-604, 1601 und 1605 mit den Ergebnissen einer Wegesuche durch den Steuerprozessor 110 und dem Ausgeben des Signals START erzeugen die Schaltungen 611-617 beim Auftreten des gewünschten Ausgangszeitschlitzes das Signal CM_WE. Das Signal CM_WE setzt das R-S-Flipflop 1609, dessen Ausgang das AND-Gatter 1606 aktiviert, so daß dieses beginnt, Signale CM_WE an den Takteingang des Registers 1605 auszugeben, und außerdem das AND-Gatter 1607 aktiviert, so daß dieses beginnt, Zeitschlitzintervallsignale aus der CLK/9-Signalleitung 520 an den Takteingang des Registers/Zählers 1601 auszugeben. Der Ausgang des Flipflops 1609 aktiviert außerdem das Register/den Zähler 1601 und das Register 1605, so daß diese beginnen, auf ihre Takteingänge zu reagieren.
Die Signale CM_WE wirken als ein Takteingangssignal für das Register 1605 und bewirken, daß das Register 1605 das erste seiner vier Wörter ausgibt. Der Ausgang des Registers 1605 wird mit seinem Eingang verbunden, um ein Umlaufregister zu bilden, und auch mit einem Ende einer Summierungsschaltung 1608, deren anderer Eingang mit dem Ausgang des Registers/Zählers 1608 verbunden ist. Die Schaltung 1608 kompensiert die Eingangszeitschlitzadresse, die durch das Register/den Zähler 1601 erzeugt wird, um den Wert, der durch das Register 1605 zugeführt wird, und gibt die kompensierte Adresse als CM_DATA an den Steuerspeicher 1305 von Fig. 17 aus. Die Ausgabe des Registers 1605 bleibt bis zur nächsten Erscheinung des Signals CM_WE konstant, wodurch das Register 1605 das nächste seiner vier Wörter ausgibt. Die Erzeugung des Signals STOP in Fig. 15 am Ende eines Lesezyklus durch den Datenspeicher 1301 von Fig. 14 setzt das Flipflop 1609 zurück und sperrt dadurch beide AND-Gatter 1606 und 1607 und die Ausgänge des Registers/Zählers 1601 und des Registers 1605.
Da alle Eingangszeitschlitze sequentiell in dem Datenspeicher 1301 von Fig. 14 gespeichert werden, ist keine Bandbreitentypanzeige erforderlich, um die Ausgabe des Steuerspeichers 1305 in der Implementierung von Fig. 15-17 zu ergänzen.. Nunmehr mit Bezug auf Fig. 17 wird daher kein Bandbreitentypspeicher verwendet. Der Steuerspeicher 1305 hat dieselbe Tiefe wie der Datenspeicher 1301 - 19440 Wörter. Der Speicher 1305 wird genauso gesteuert wie für die zuvor besprochenen Abbildungen, z. B. Fig. 13, erläutert. Der Ausgang des Steuerspeichers 1305 ist mit einem ersten Eingang eines Selektors 1703 verbunden, dessen zweiter Eingang mit DS-0 ADDR verbunden ist. Der Selektor 1703 wirkt unter der Steuerung einer Signalleitung R/W, um sowohl Lese- als auch Schreibadressen mit aufgeteiltem Zyklus an den Adresseneingang (A) des Datenspeichers 1301 zu liefern, ähnlich wie bei dem Selektor 1203 von Fig. 13.
Der Inhalt des Speichers 1305 wird so programmiert, daß während jedes Lese-/Schreibzyklus des Datenspeichers 1301 die Ausgabe des Speichers 1305 mit dem höchstwertigen Bit den entgegengesetzten Wert des höchstwertigen Bit von DS-0 ADDR aufweist. Somit wird der Puffer 311 des Speichers 1301 gelesen, während der Puffer 312 beschrieben wird, und umgekehrt. Die Signalleitung R/W ist außerdem mit dem Steuereingang Schreibfreigabe (WE) des Speichers 1301 verbunden. Der Dateneingang (D) des Speichers 1301 ist mit der Leitung DATA IN und der Ausgang des Speichers 1301 direkt mit der Leitung DATA OUT verbunden, die die Strecke 171 oder 151 darstellt.
Noch eine Implementierung des TSI 131 oder 141 von Fig. 4 ist in Fig. 19-21 gezeigt. Die Abweichung dieser Implementierung von der von Fig. 15-17 besteht darin, daß sie einen Steuerspeicher 305 verwendet, der nur halb so tief ist. Deshalb ist nur die Hälfte des zuvor erforderlichen Zählwerts notwendig, um einen Zyklus durch die Adressen dieses Steuerspeichers 305 mit verringerter Größe durchzuführen. Der Modulo-19440- Zähler von Fig. 15 wird dadurch in Fig. 19 durch einen Modulo-9720-Zähler 511 ersetzt, der durch die FRM- Signalleitung 521 zurückgesetzt wird. Da der Steuerspeicher 305 mit verringerter Größe die Möglichkeit hat, nur einen der Puffer 311 und 312 des Datenspeichers 1301 zu adressieren, muß er zweimal verwendet werden, und seine Ausgabe muß während der zweiten Verwendung modifiziert werden, damit sie den gesamten Datenspeicher 1301 adressiert. Zu diesem Zweck enthält Fig. 19 ein Umschaltflipflop 512, das das Flipflop 512 von Fig. 4 dupliziert. Ansonsten sind Fig. 15 und 19 identisch.
Da der Steuerspeicher 305 nur die Hälfte der Adressen des Steuerspeichers 1305 von Fig. 17 halten kann, wird das Eingangszeitschlitzregister/der Modulo- 19440-Zähler 1601 von Fig. 16 in Fig. 20 wieder durch ein Eingangszeitschlitzregister/einen Modulo-9720- Zähler 2601 und ein S-R-Flipflop 2602 ersetzt. Das Flipflop 2602 wird durch den Steuerprozessor 110 gesetzt, während dieser die Register von Fig. 20 lädt. Es wird durch den Zählendwert des Registers/Zählers 2601 zurückgesetzt. Die Ausgabe des Flipflops 2602 bildet ein Signal FRM_OFFSET, das anzeigt, ob der vorliegende Zählwert des Registers/Zählers 2601 eine Adresse des Puffers 311 oder des Puffers 312 des Datenspeichers 1301 erzeugt. Ansonsten sind Fig. 16 und 20 identisch.
Fig. 21 gleicht Fig. 17 in vielerlei Hinsicht, und zur Kennzeichnung von Elementen, die beiden Figuren gemeinsam sind, werden dieselben Zahlen verwendet. Es werden nur die Unterschiede besprochen.
Das Signal FRM_OFFSET wird zusammen mit dem Signal CM_DATA in den Steuerspeicher 305 geschrieben. Das Schreiben dieser in den Speicher 305 wird durch ein Gatter 2150 genauso gesteuert, wie das Gatter 701 das Schreiben des Signals CM_DATA in den Speicher 305 steuert.
Der Signalausgang FRM_OFFSET des Gatters 2150 und des Steuerspeichers 305 bildet einen Eingang eines Exclusive-OR-Gatters 2151, dessen Ausgang parallel mit dem Signalausgang CM_WE des Gatters 701 und des Steuerspeichers 305 mit dem ersten Eingang des Selektors 1703 verbunden wird. Das Signal DS0_FRM wird parallel mit dem Signal DS0_ADDRESS mit dem zweiten Eingang des Selektors 1703 verbunden und bildet außerdem das zweite Eingangssignal für das Exclusive- OR-Gatter 2151. Deshalb wirkt das Signal FRM_OFFSET als eine Anzeige, welcher der Puffer 311 und 312 gelesen wird, und das Signal DS0_FRM wirkt als eine Anzeige, welcher der Puffer 311 und 312 beschrieben wird.
Man erinnere sich aus der Besprechung von Fig. 16, daß der Anfangswert des Registers/Zählers 1601 auf die letzte Partition 301"-303" des Speichers 1301 zeigt. Damit dasselbe für das Register/den Zähler 2601 gilt, wird das Flipflop 2602 durch den Steuerprozessor 110 mit einem Wert von "1" initialisiert. Wenn das Register/der Zähler 2601 danach zu zählen beginnt und zum ersten Mal seinen Zählendwert erreicht, dann zeigt sein Zählwert in Verbindung mit dem Wert FRM_OFFSET, der durch das Flipflop 2602 ausgegeben wird, auf die letzte Speicherstelle des Speichers 1301. Das Flipflop 2602 wird deshalb zu diesem Zeitpunkt zurückgesetzt, so daß der nächste Zählwert des Registers/Zählers 2601 in Verbindung mit dem Wert FRM_OFFSET auf die erste Speicherstelle des Speichers 1301 zeigt. Insbesondere ändert sich der Wert von FRM_OFFSET erst dann wieder, wenn das Flipflop 2602 am Anfang eines neuen Verbindungsaufbaus durch den Steuerprozessor 110 gesetzt wird. Das bedeutet, daß nur diejenigen Speicherstellen in dem Steuerspeicher 305, die während dem Auftreten - dem Beschreiben - der ersten Partition 301"-303" des Speichers 1301 einen FRM_OFFSET-Wert von "1" gespeichert haben, gelesen werden. Der Inhalt des Steuerspeichers 305 wird jedoch zweimal verwendet: das erste Mal während dem Auftreten - dem Beschreiben - des Puffers 311, und ein zweites Mal während dem Auftreten - dem Beschreiben - des Puffers 312. Dementsprechend werden diese Speicherstellen in dem Steuerspeicher 305, die einen FRM_OFFSET-Wert von "1" gespeichert haben, während dem Auftreten - dem Beschreiben - der ersten Partition 301"-303" des zweiten Speichers 312 des Speichers 1301 gelesen. Während diesem Auftreten der ersten Partition 301"-303" des zweiten Puffers 312 sollte aber die letzte Partition 301"-303" des ersten Puffers 311 gelesen werden. Daher ist der gespeicherte FRM_OFFSET-Wert von 1 falsch und muß in eine 0 umgeändert werden. Dies ist die Funktion des Exclusive- OR-Gatters 2151.
Während des Auftretens des zweiten und aller nachfolgenden Teile 301"-303" des zweiten Puffers 312 sollten nur der erste und nachfolgende Teile 301"- 303" des zweiten Puffers und nicht des ersten Puffers 311 gelesen werden. Wie oben erläutert, ist der durch die Speicherstellen des Steuerspeichers 305 gespeicherte FRM_OFFSET-Wert, der zu diesem Zeitpunkt verwendet wird, jedoch 0. Daher ist der gespeicherte FRM_OFFSET-Wert von 0 falsch und muß in eine 1 umgeändert werden. Dies ist eine weitere Funktion des Exclusive-OR-Gatters 2151.
Wieder mit Bezug auf Fig. 1 wird die Ausübung der Steuerung des TMS 120 weitgehend identisch wie die Steuerung eines TSI 131 oder 141 implementiert. Fig. 22 zeigt ein Implementierungsbeispiel des TMS 120. Es umfaßt eine Vielzahl von Ausgangssteuerungen 1700, und zwar eine für jede TMS-Ausgangsstrecke 181. Jede Ausgangssteuerung 1700 umfaßt einen Selektor 1702 und einen zugeordneten Steuerspeicher 1701. Mit den Eingängen jedes Selektors 1702 sind alle TMS-Eingangsstrecken 171 verbunden. Jeder Selektor 1702 wirkt unter der Steuerung seines eigenen Steuerspeichers 1701. Während jedes Zeitschlitzintervalls wählt der Steuerspeicher 1701 jedes Selektors 1702 eine der Eingangsstrecken 171 des entsprechenden Selektors 1702 zur Verbindung mit seiner Ausgangsstrecke 181.
Genauso, wie es zahlreiche mögliche Implementierungen eines TSI 131 oder 141 gibt, gibt es entsprechend zahlreiche Implementierungen der Ausgangssteuerungen 1700. Die Implementierung einer Ausgangssteuerung 1700, die der Implementierung des TSI 131 oder 141 von Fig. 4-6 entspricht, ist in Fig. 23 gezeigt. Die Implementierung hat die Schaltungen von Fig. 4 mit dem TSI 141 seiner entsprechenden TMS- Ausgangsstrecke 181 gemeinsam. Für die Programmierung des Steuerspeichers 1701 verwendet diese Implementierung Schaltungen, die die von Fig. 5 in vielerlei Hinsicht duplizieren. Das TMS-Ausgangszeitschlitzregister 1802 dupliziert die Funktion des Ausgangszeitschlitzregisters 602. Das Eingangsportregister 1801 dient einer ähnlichen Funktion wie das Eingangszeitschlitzregister 601, gibt aber an, welcher der TMS- Eingangsports oder der Strecken 171 während des durch das Register 1802 angegebenen Zeitschlitzes durch den Selektor 1702 mit dem TMS-Ausgangsport oder der Strecke 181 verbunden werden soll. Das Offsetregister 1803 dupliziert das Offsetregister 603. Ähnlich sind die Elemente 1809-1818 duplizierte Elemente 609-618.
Der Ausgang des Eingangsportregisters 1801 ist mit dem Eingang eines Gatters 1901 verbunden, das derselben Funktion für den Steuerspeicher 1701 dient wie das Gatter 701 für den Steuerspeicher 305 von Fig. 6. Das Gatter 1901 wird durch den Ausgang TMS-CM-WE des Selektors 1817 gesteuert, wie auch der Schreibfreigabeeingang des Steuerspeichers 1701. Wie der Speicher 305 wird der Steuerspeicher 1701 durch DS-0 ADDR zyklisch durchlaufen. Der Steuerspeicher 1701 ist 9720 Wörter tief, eines für jedes Byte/jeden Zeitschlitz eines STS- 12-Rahmens.
Die Implementierung einer Ausgangssteuerung 1700, die der Implementierung des TSI 131 oder 141 von Fig. 4 und 8-9 entspricht, ist in Fig. 24 gezeigt. Die Implementierung hat die Schaltungen von Fig. 4 mit dem TSI 141 ihrer entsprechenden TMS-Ausgangsstrecke 181 gemeinsam. Für die Programmierung des Steuerspeichers 1701 verwendet diese Implementierung Schaltungen, die die von Fig. 8 in vieler Hinsicht duplizieren. Genauso, wie Fig. 8 im wesentlichen mit Fig. 5 identisch ist, aber die Komparatoren 609 und 610 durch das Bandbreitentypregister 604 ersetzt, ist die Implementierung von Fig. 20 im wesentlichen identisch mit der von Fig. 23, ersetzt die Komparatoren 1809 und 1810 jedoch durch das Bandbreitentypregister 1804, das die Funktion des Registers 604 von Fig. 8 dupliziert. In Fig. 23 und 24 werden dieselben Zahlen zur Kennzeichnung von Elementen verwendet, die beiden gemeinsam sind.
Die Implementierung einer Ausgangssteuerung 1700, die der Implementierung des TSI 131 oder 141 von Fig. 11-13 entspricht, ist in Fig. 25 gezeigt. Diese Implementierung hat die Schaltungen von Fig. 11 mit dem TSI 141 ihrer entsprechenden TMS-Ausgangsstrecke 181 gemeinsam. Für die Programmierung des Steuerspeichers 1701 verwendet diese Implementierung Schaltungen, die Teile von Fig. 12 duplizieren. Die Implementierung von Fig. 25 ist im wesentlichen identisch mit der von Fig. 24, ersetzt jedoch den Addierer 1813 mit einem Addierer 2813 und dem Steuerkomparator 2810, die jeweils den Addierer 1613 und den Steuerkomparator 1610 von Fig. 12 duplizieren. Der Steuerspeicher 1701 von Fig. 25 ist wiederum 9720 Wörter tief, eines für jedes Byte/jeden Zeitschlitz eines STS-12-Rahmens.
Die Implementierung einer Ausgangssteuerung 1700, die der Implementierung des TSI 131 oder 141 von Fig. 15-17 entspricht, ist in Fig. 26 gezeigt. Diese Implementierung hat die Schaltungen von Fig. 15 mit dem TSI 141 ihrer entsprechenden TMS-Ausgangsstrecke 181 gemeinsam. Für die Programmierung des Steuerspeichers 1701 verwendet diese Implementierung Schaltungen, die Teile von Fig. 16 duplizieren. Die Implementierung von Fig. 26 ist im wesentlichen identisch mit der von Fig. 24. Bei dieser Ausführungsform ist der Steuerspeicher 1701 jedoch 19440 Wörter tief, wodurch die beiden STS- 12 Rahmen Speicherung des Datenspeichers 1301 von Fig. 14 überspannt werden, und DS-0 ADDR ist daher 15 Bit breit. Die in dem Steuerspeicher 1701 gespeicherten Informationen sind für beide STS-12-Rahmen identisch, d. h. die Inhalte der beiden Hälften des Speichers 1701 sind Duplikate von einander.
Eine alternative äquivalente Implementierung besteht darin, den Speicher 1701 von Fig. 26 nur halb so tief, d. h. 9720 Wörter tief und durch nur die 14 niedrigstwertigen Bit von DS-0 ADDR addressiert, d. h. durch DS-0 ADDR Modulo 9720 addressiert, auszuführen. Diese alternative Implementierung entspricht der Implementierung des TSI 131 oder 141 von Fig. 19-21.
Wie bereits erwähnt, würde das Vermittlungsfeld von Fig. 1 - TSIs und TMS - normalerweise dupliziert, und die beiden duplizierten Felder würden parallel betrieben, um eine streng nichtblockierende Leistung zu erhalten. Die in Fig. 22-26 gezeigten Implementierungen von Ausgangssteuerungen 1700 setzen voraus, daß jede Ausgangssteuerung 1700 beider duplizierten TMSs 120 ihre eigenen duplizierten Schaltungen zum Laden des Steuerspeichers 1701 besitzt. Eine alternative Implementierung verringert die Menge der erforderlichen Schaltungen durch gemeinsame Benutzung nicht duplizierter Speicherladeschaltungen unter dem Paar von Steuerspeichern 1701 der entsprechenden Ausgangssteuerungen 1700 der duplizierten TMSs 120. Bei einer derartigen gemeinsam benutzten Implementierung enthält jede Fig. 22-26 ferner ein (nicht gezeigtes) Register, das durch den Steuerprozessor 110 während des Beschreibens der anderen Register beschrieben wird, um anzuzeigen, welcher des Paars von Steuerspeichern 1701 geladen werden soll.
Wie oben beschrieben, wird die Hardware des Systems 100 so konfiguriert, daß Verbindungen (die hier auch als Kanäle bezeichnet werden) mit drei verschiedenen Arten von Raten vermittelt werden: STS-1, VT und DS-0. Das System 100 ist jedoch nicht auf das Vermitteln von Verbindungen mit diesen spezifischen Raten beschränkt. Stattdessen kann eine Verbindung jede beliebige Rate bis einschließlich der Rate STS-12 aufweisen, und das System 100 teilt jeder Verbindung soviel verfügbare Bandbreite zu, wie diese Verbindung erfordert. Die Bandbreite wird in Blöcken verschiedener Größe zugeteilt, deren Größen den spezifischen Raten entsprechen, zu deren Vermittlung die Hardware konfiguriert ist. Die volle zugeteilte Bandbreite einer Verbindung umfaßt deshalb einen oder mehrere einzeln zugeteilte Blöcke von Bandbreite, die vorzugsweise einer oder mehreren der Raten STS-1, VT und DS-0 entsprechen. Die Bandbreitenzuteilung wird hierarchisch erzielt, so daß, während ein großer Teil der erforderlichen Bandbreite in den Blöcken mit der größten verfügbaren Bandbreite ohne Verschwendung von Bandbreite zugeteilt wird, die übrige erforderliche Bandbreite in den Blöcken mit der nächst kleineren verfügbaren Bandbreite zugeteilt wird usw., bis die volle Bandbreitenanforderung der Verbindung erfüllt ist.
Eine Eigenheit dieses Ansatzes besteht darin, daß jede Rate eine andere Zeitverzögerung durch das Vermittlungssystem erfährt, die gleich der Vermittlungsverzögerung des entsprechenden Rahmens dieser Rate ist. Deshalb muß der mit einer höheren Rate vermittelte Verkehr für jede Verbindung am Vermittlungsausgang verzögert werden, um ihn wieder mit dem Verkehr der Verbindung zu synchronisieren, der mit der niedrigsten, für diese Verbindung verwendeten Rate vermittelt wird. Es wird jedoch nicht erwartet, daß dies zu einer wesentlichen Leistungsverschlechterung führt, da Verbindungen, die einen großen Umfang von Raten überspannen, erwartungsgemäß selten sind.
Im Hinblick auf diese Notwendigkeit, den Verkehr einer Verbindung, der mit höheren Raten vermittelt wird, zu verzögern, ist es notwendig, diesen Verkehr eine bestimmte Zeitlang am Ausgang der Vermittlung zu halten, ohne ihn sofort mit nachfolgenden vermittelten Rahmen von Verkehr zu überschreiben, der diesen Raten entspricht. Zu diesem Zweck kann man zum Beispiel den Verkehr der Verbindung in dem Datenspeicher des Ausgangsvermittlungselements halten. Die in Fig. 14 gezeigte Implementierung des Datenspeichers 1301 eignet sich besonders gut zu diesem Zweck, weil sie die entsprechenden Rahmen jeder Rate zurückhält, bis der Rahmen der niedrigsten Rate, d. h. der gesamte DS-0- Rahmen, am Ausgang empfangen wurde.
Es sollte beachtet werden, daß eine ähnliche Situation auftritt, wenn Verbindungen, die nicht miteinander zusammenhängen und verschiedene Raten aufweisen, mit verschiedenen Verzögerungseigenschaften am Vermittlungsausgang ankommen. Da sie nicht miteinander zusammenhängen, müssen diese Verbindungen nicht weiter verzögert werden, sondern es kann stattdessen der SONET/SDH-Zeigermechanismus zur Auflösung der verschiedenen Verzögerungen verwendet werden.
Eine der Anforderungen der Standards SONET/SDH besteht darin, daß das Abschnitts- und Leitungsoverhead (d. h. die ersten 3 Spalten) jedes STS-1-Bestandteils eines STS-N-Signals so synchronisiert werden muß, daß die N Synchronisierbyte bei ihrer Übertragung zusammenhängend sind. Die synchrone Nutzlast-Bitvollgruppe (SPE) darf in bezug auf die STS-1-Overheadbyte schweben. Die SPE-Startstelle wird durch einen Zeiger identifiziert, der sich in dem jeweiligen STS-1- Overhead befindet und als der STS-1-Ebenenzeiger bezeichnet wird. Virtuelle Zubringer (VTs) werden in der STS-1-SPE geführt. VTs besitzen ihre eigene SPE, die ähnlich wie die STS-1-SPE schweben kann oder verriegelt werden kann, was bedeutet, daß sich die VT- SPE nicht in bezug auf die STS-1-SPE bewegt. Schwebende VTs besitzen deshalb einen VT-Ebenenzeiger analog zu dem STS-1-Ebenenzeiger. Die VT-Zeiger erscheinen immer als die ersten sieben bis achtundzwanzig Byte (abhängig von der VT-Größe) der STS-1-SPE. Schwebende VTs werden zum Führen asynchroner Nutzsignale, wie zum Beispiel einem DS-1, das nicht auf denselben Takt wie die Vermittlung verriegelt ist, bevorzugt. Dadurch können diese asynchronen Signale die Vermittlung ohne zusätzliche Verzögerung durchlaufen. Deshalb ist es vorzuziehen, Signale in dem schwebenden Format zu transportieren. Wenn das VT-Nutzsignal vermittelt werden soll, wie im Fall von DS-0s, die in einem VT geführt werden, wird ein Schlupfpuffer verwendet, um den schwebenden VT in einen verriegelten VT umzusetzen. Verriegelte VTs führen Nutzsignale, die mit dem Vermittlungstakt synchronisiert sind und sind deshalb ideal zum Auffinden einzelner Byte (Zeitschlitze), wie zum Beispiel DS-0s, zur Vermittlung. Die Standards SONET/SDH erlauben jedoch kein Mischen verriegelter VTs mit schwebenden VTs innerhalb eines STS-1. Für eine Mehrratenvermittlung wird aller Verkehr, der unter der STS-1-Ebene vermittelt wird, unter Verwendung des schwebenden Formats abgewickelt. Aller Verkehr, der unter der VT-Ebene vermittelt wird (d. h. DS-0s), wird in ein pseudoschwebendes Format umgesetzt. Das heißt, die SPE des VT durchläuft einen Schlupfpuffer, so daß die SPE verriegelt erscheint, und der VT-Ebenenzeiger wird auf 0 gesetzt. Für die VT-Ebenenvermittlung wird der VT-Zeiger um einen Betrag erhöht, der dem Wert des STS-1-Ebenenzeigers entspricht. Der STS-1-Ebenenzeiger wird auf 0 gesetzt, was bedeutet, daß die STS-1-SPE und demzufolge die VT-Zeiger an der ersten Position der Nutzsignal-Bitvollgruppe starten. Zur Vermittlung auf der Ebene STS-1 und darüber wird der STS-1-Zeiger unverändert zu der Vermittlung weitergeleitet.
Nach der Vermittlung in einem TSI treten die VTs relativ zu dem Overhead aufgrund der VT-Rahmenlänge von einer Zeile des 125-Mikrosekunden-Rahmens um eine Zeile nach unten verschoben aus dem TST aus. Der STS-1- Ebenenzeiger wird deshalb um einen äquivalenten Betrag erhöht, wodurch die SPE als ein ganzes verschoben gezeigt wird. Für die DS-0-Ebenenvermittlung beträgt die Verzögerung die volle Rahmenzeit von 125 Mikrosekunden, wodurch der VT-Zeiger, der den DS-0s zugeordnet ist, eine Zeile über den VT-Zeigern plaziert wird, die den VTs zugeordnet sind, die auf dieser Ebene vermittelt werden. Alle VT-Zeiger müssen jedoch zusammenhängend sein. Der Wegesuchmechanismus muß deshalb die Ausgangszeitschlitzzuweisungen für Verbindungen der Ebene DS-0 um eine Zeile versetzen, wodurch ermöglicht wird, daß die VT-Zeiger wieder zusammenhängend sind. Wenn Verbindungen von STS-1 oder darüber als eine Einheit vermittelt werden, durchlaufen ihre jeweiligen STS-1-Ebenenzeiger und VT-Ebenenzeiger die Vermittlung unverändert. Wenn diese Verbindungsarten mit höheren Raten jedoch partiell in Teile mit niedrigerer Rate aufgeteilt werden müssen, um eine Blockierung zu vermeiden, und der Teil mit der niedrigeren Rate vom Typ VT ist, dann müssen die STS-1- Ebenenzeiger um einen Betrag erhöht werden, der die zusätzliche Verzögerung von einer Zeile darstellt, die in den Teil mit hoher Rate der Verbindung eingefügt werden muß, um diesen Teil mit dem Teil mit der niedrigeren Rate auf die oben beschriebene Weise wieder zu synchronisieren.
Diese hierarchische Zuteilung und die entsprechenden Wegesuchen werden folgendermaßen erzielt. Nunmehr mit Bezug auf Fig. 27 besitzt als Konzept jeder TSI 131 und 141 eine zugeordnete Hierarchie 2700 von Statustabellen 2701-2703, die auf herkömmliche Weise in dem Speicher des Steuerprozessors 110 gespeichert werden, um bei der Durchführung von Wegesuchen durch das System 100 verwendet zu werden. Jede einzelne der Vielzahl von Schichten 2721-2723 jeder Hierarchie 2700 entspricht einer anderen der Datenraten STS-1, VT bzw. DS-0. Jede einzelne der Schichten 2721-2723 umfaßt jeweils eine oder mehrere entsprechende Statustabellen 2701-2703. Die STS-1-Ratenschicht 2721 enthält eine STS-1-Zeitschlitzblockstatustabelle 2701 mit zwölf Einträgen 2711. Jeder Eintrag 2711 entspricht einem Zeitschlitz, der einem STS-1-Rahmen 30 äquivalent ist (siehe Fig. 2). Daher stellt jeder Eintrag 2711 die Bandbreite eines STS-1 innerhalb eines STS-12 dar. Jeder Eintrag 2711 wird so codiert, daß angezeigt wird, ob die entsprechende Bandbreite voll frei, teilweise frei oder belegt ist.
Für jeden Eintrag 2711 enthält die VT- Ratenschicht 2722 eine andere entsprechende VT- Zeitschlitzblockstatustabelle 2702. Daher gibt es 12 Statustabellen 2702 für jede Tabelle 2701. Jede Statustabelle 2702 hat bis zu 28 Einträge 2712, die jeweils einem anderen VT eines STS-1 entsprechen. Wie viele Einträge 2712 eine Tabelle 2702 zu einem bestimmten Zeitpunkt aufweist, hängt von der Mischung von VT-Typen ab, die der entsprechende STS-1 zu diesem Zeitpunkt führt. Jeder Eintrag 2712 der Schicht 2722 entspricht einem Zeitschlitz äquivalent zu einem VT in einem STS-1. Daher stellt jeder Eintrag 2712 die Bandbreite eines VT dar. Jeder Eintrag 2712 wird außerdem so codiert, daß angezeigt wird, ob die entsprechende Bandbreite voll frei, teilweise frei oder belegt ist.
Für jeden Eintrag 2712 enthält die DS-0-Ratenschicht 2723 eine entsprechende DS0-Zeitschlitzblockstatustabelle 2703. Daher schwankt die Anzahl von Tabellen 2703 in der Schicht 2723 mit der Anzahl von VT-Einträgen in den Tabellen 2702 in der Schicht 2722. Jede Statustabelle 2703 besitzt eine Vielzahl von Einträgen 2713, die jeweils einem verschiedenen DS-0 des entsprechenden VT entsprechen. Wie viele Einträge 2713 eine Tabelle 2703 aufweist, hängt von dem entsprechenden VT-Typ ab. Jeder Eintrag 2713 stellt die Bandbreite eines DS-0 dar, d. h. eines Zeitschlitzes eines STS-12-Rahmens. Daher gibt es insgesamt 9720 Einträge 2713 in einer Schicht 2723. Jeder Eintrag 2713 wird so codiert, daß angezeigt wird, ob die entsprechende Bandbreite frei oder belegt ist.
Die Hierarchie 2700 von Tabellen kann erweitert werden, so daß sie zusätzliche Ebenen enthält - zum Beispiel eine obere STS-3-Ebene und eine zweitniedrigste H0-Ebene (d. h. 384 kbps). Es besteht jedoch ein Kompromiß zwischen der Anzahl von Ebenen und der Breite jeder Ebene. Die Hierarchie 2700 mit drei Ebenen, die in Fig. 27 gezeigt ist, stellt einen vernünftigen Kompromiß dar.
Zur Herstellung einer gegebenen Verbindung zwischen einem gegebenen Eingangs-TSI 131 und einem gegebenen Ausgangs-TSI 141 müssen passende freie Eingangs-TSI-Ausgangszeitschlitze und Ausgangs-TSI- Eingangszeitschlitze gefunden werden. Zur Durchführung einer Wegesuche zwischen einem TSI 131 und einem TSI 141 durchsucht der Steuerprozessor 110 ihre entsprechenden Hierarchien 2700 von Statustabellen auf eine vordefinierte Weise. Für eine Verbindung mit STS-1-Rate oder einer höheren Rate ist die bevorzugte Wahl das Finden passender freier Einträge auf der STS-1-Ebene 2721. Für eine Verbindung mit einer Rate unterhalb von STS-1, z. B. einer VT-Rate, ist die bevorzugte Wahl das Finden freier Einträge auf der VT-Ebene 2722, die nicht Teil von voll freien STS-1s sind. Dadurch werden die voll freien STS-1s - soweit wie möglich - für andere Verbindungen mit STS-1-Rate oder einer höheren Rate erhalten. Ähnlich ist es für eine Verbindung mit einer Rate unterhalb von VT, z. B. einer DS-0-Rate, bevorzugt, passende freie DS-0-Einträge zu finden, die nicht Teil von voll freien STS-1s oder voll freien VTs sind. Dies erhält die voll freien STS-1s und VTs - soweit wie möglich - für andere Verbindungen mit höherer Rate z. B. STS-1-Rate und VT-Rate. Daher wird die Zuteilungsprozedur in der folgenden Hierarchie des Suchens nach Bandbreite einer bestimmten Größe beschrieben:
1) teilweise/teilweise-Übereinstimmung auf der STS-1-Ebene und der VT-Ebene,
2) teilweise/teilweise-Übereinstimmung auf der STS-1-Ebene und teilweise/frei-Übereinstimmung auf der VT-Ebene,
3) teilweise/teilweise-Übereinstimmung auf der STS-1-Ebene und frei/teilweise-Übereinstimmung auf der VT-Ebene,
4) teilweise/teilweise-Übereinstimmung auf der STS-1-Ebene und freifrei-Übereinstimmung auf der VT- Ebene,
5) teilweise/frei-Übereinstimmung auf der STS- 1-Ebene und teilweise/frei-Übereinstimmung auf der VT- Ebene,
6) teilweise/frei-Übereinstimmung auf der STS- 1-Ebene und freifrei-Übereinstimmung auf der VT-Ebene,
7) frei/teilweise-Übereinstimmung auf der STS- 1-Ebene und frei/teilweise-Übereinstimmung auf der VT- Ebene,
8) frei/teilweise-Übereinstimmung auf der STS- 1-Ebene und freifrei-Übereinstimmung auf der VT-Ebene, und
9) freifrei-Übereinstimmung auf der STS-1- Ebene und freifrei-Übereinstimmung auf der VT-Ebene. Wie tief in diese Hierarchie eine Suche voranschreitet, hängt natürlich von der Größe der gesuchten Bandbreite ab. Somit erreicht eine Suche nach einer STS-1-Bandbreite nicht die Ebene dieser Hierarchie; eine Suche nach einer VT-Bandbreite folgt nur den Schritten 4, 6, 8 und 9 dieser Hierarchie, und nur eine Suche nach einer DS-0-Bandbreite folgt allen Schritten 1-9 dieser Hierarchie. Eine nichtblockierende Leistung wird durch ständiges Beibehalten der Option der Bildung einer Verbindung mit höherer Rate aus einer Ansammlung einer größer als idealen Anzahl von Komponenten mit kleiner als idealer Bandbreite erhalten.
Die eigentliche physische Struktur der Hierarchien 2700 von Statustabellen von Fig. 27 ist in Fig. 28-31 abgebildet. Die Ebenen 2721 von Hierarchien 2700 werden in zwei Matrizen 2800 und 2801 von Fig. 28 implementiert. Die Eingangs-TSI-STS-1-Zeitschlitzblockstatusmatrix 2800 implementiert die Ebenen 2721 von Eingangs-TSIs 131 und die Ausgangs-TSI-STS-1-Zeitschlitzblockstatusmatrix 2801 implementiert die Ebenen 2721 von Ausgangs-TSIs 141. Die Matrix 2800 hat 64 Zeilen, die jeweils einer anderen einzelnen Eingangsstrecke 171 von TMS 120 des Systems 100 von Fig. 1 entsprechen. Ähnlich hat die Matrix 2801 64 Zeilen, die jeweils einer anderen einzelnen Ausgangsstrecke 181 des TMS 120 des Systems 100 entsprechen. Die Matrix 2800 hat 24 Spalten: zwei Mengen von zwölf Spalten, die jeweils einer Tabelle 2701 einer anderen einzelnen des Paars von Eingangs-TSIs 131 entsprechen, die jede Eingangsstrecke 111 in der duplizierten Architektur des Systems 100 versorgen, die oben beschrieben wurde. Ähnlich hat die Matrix 2801 ebenfalls 24 Spalten: zwei Mengen von zwölf Spalten, die jeweils einer Tabelle 2701 einer anderen einzelnen des Paars von Ausgangs- TSIs 141 entsprechen, die jede Ausgangsstrecke 151 in der duplizierten Architektur des Systems 100 versorgen. Daher sind die Einträge der Matrizen 2800 und 2801 die Einträge 2711 aller Tabellen 2701 aller Hierarchien 2700 von Fig. 27.
Die Ebenen 2722 der Hierarchien 2700 werden in VT-Zeitschlitzblockstatusmatrizen 2900 von Fig. 29 implementiert. Jede Matrix 2900 bildet eine Tabelle 2702 und entspricht einem anderen Eintrag 2701 von Matrizen 2800 und 2801 von Fig. 28. Jede VT- Zeitschlitzblockstatusmatrize 2900 hat sieben Zeilen, eine für jede VT-Gruppe eines STS-1. Jede VT-Typmatrix 2900 hat ebenfalls vier Spalten, eine für jeden VT1.5 einer VT-Gruppe. Wenn eine VT-Gruppe nicht vier VT1.55, sondern drei VT2s führt, werden nur die ersten drei Spalten ihrer entsprechenden Zeile der VT-Typmatrix 2900 verwendet; wenn sie zwei VT3s führt, werden nur die ersten beiden Spalten ihrer entsprechenden Zeile verwendet; und wenn sie einen VT6 führt, wird nur die erste Spalte ihrer entsprechenden Zeile verwendet, wie als Beispiel in Fig. 29 gezeigt. Daher ist jeder Eintrag einer Matrix 2900 ein Eintrag 2712 einer Tabelle 2702.
Zur Anzeige, welcher Typ von VT-Rate eine beliebige VT-Gruppe führt, ist den VT-Zeitschlitzblockstatusmatrizen 2900 von Fig. 29 eine Vielzahl von VT- Gruppenstatusmatrizen 3000 von Fig. 30 zugeordnet. Es gibt eine VT-Gruppenstatusmatrix 3000 für jede Eingangsstrecke 111 und Ausgangsstrecke 151 des Systems 100. Jede VT-Gruppenstatusmatrix 3000 hat 24 Zeilen: zwei Mengen von zwölf Zeilen, wobei jede Menge einer anderen einzelnen des Paars von Eingangs-TSIs 131 oder Ausgangs-TSIs 141 entspricht, die die entsprechende Eingangsstrecke 111 oder Ausgangsstrecke 151 in der duplizierten Architektur des Systems 100 versorgen. Jede Zeile einer Menge von zwölf Zeilen entspricht einer anderen einzelnen der zwölf STS-1s, die durch das STS-12 ihrer entsprechenden Strecke geführt wird. Jede VT-Gruppenstatusmatrix 3000 weist ebenfalls sieben Spalten auf, eine für jede der sieben VT-Gruppen, die durch jedes STS-1 geführt werden. Die sich schneidenden Zeilen und Spalten bilden eine Vielzahl von Einträgen 3001. Der Inhalt jedes Eintrags 3001 zeigt die Art von VT-Rate an, die die entsprechende VT-Gruppe derzeit führt. Daher entspricht jeder Eintrag 3001 einer anderen Zeile von VT-Zeitschlitzblockstatusmatrizen 2900 von Fig. 29 und zeigt an, wie viele Spalten oder Einträge 2712 dieser entsprechenden Zeile verwendet werden sollen, d. h. welche Einträge 2712 gültige Informationen führen.
Die Ebenen 2723 der Hierarchien 2700 werden in DS-0-Zeitschlitzblockstatusmatrizen 3100 von Fig. 31 implementiert. Es gibt eine andere Matrix 3100 für jeden Eintrag 2711 jeder Matrix 2800 und 2801 von Fig. 28. Daher entspricht jede Matrix 3100 einem anderen STS-1. Jede Matrix 3100 hat sieben Zeilen, die jeweils einer anderen einzelnen der VT-Gruppen des entsprechenden STS-1 entsprechen. Jede Matrix 3100 hat ebenfalls 108 Spalten, die jeweils einem anderen DS-0 entsprechen, d. h. einem anderen einzelnen der 108 Zeitschlitze der entsprechenden VT-Gruppe.
Das durch den Steuerprozessor 110 verwendete Wegesuchverfahren ist in Fig. 32-95 im Detail abgebildet. Programme, die dieses Verfahren implementieren, sind in dem Speicher des Prozessors 110 gespeichert und werden durch den Prozessor 110 auf herkömmliche Weise aus dem Speicher ausgeführt. Fig. 32-33 zeigen eine allgemeine Prozedur, die zur Verarbeitung einer im Schritt 3200 empfangenen Anforderung einer Breitbandverbindung mit Bandbreite A zwischen dem Eingangsport X und dem Ausgangsport Y des TMS 120 verwendet wird. Die Bandbreite A wird zunächst in STS-1-, VT6-, VT3-, VT2-, VT1.5- und DS-0-Verbindungen übersetzt (Schritt 3201). Die Übersetzung erfolgt folgendermaßen: die Bandbreite A wird in so viele (B) volle STS-1-Verbindungen wie möglich aufgeteilt; eine etwaige verbleibende Bandbreite wird in so viele (C) volle VT6-Verbindungen wie möglich aufgeteilt; etwaige verbleibende Bandbreite wird in so viele (D) volle VT3-Verbindungen wie möglich aufgeteilt; etwaige verbleibende Bandbreite wird in so viele (E) volle VT2-Verbindungen wie möglich aufgeteilt; etwaige verbleibende Bandbreite wird in so viele (F) volle VT1.5-Verbindungen wie möglich aufgeteilt; und als letztes wird etwaige verbleibende Bandbreite in eine Anzahl (G) von DS-0-Verbindungen aufgeteilt.
Danach werden Wegesuchen durchgeführt, um die erforderliche Anzahl B von STS-1-Verbindungen zu finden (Schritt 3202). Dieser Schritt ist in Fig. 34 als Diagramm dargestellt. Das Ergebnis der Wegesuchen zeigt an, wie viele (H) der erforderlichen STS-1-Verbindungen nicht gefunden werden konnten. Mit dieser Zahl H wird die Anzahl erforderlicher VT-Verbindungen erhöht (Schritt 3203), d. h. Bandbreite, die durch die erfolglosen STS-1-Verbindungen dargestellt wird, wird in zusätzliche erforderliche VT-Verbindungen aufgeteilt. Somit wird für jede einzelne der H erfolglosen STS-1- Verbindungen die Anzahl zu versuchender VT6-Verbindungen um 7 erhöht, wobei neues C = (H·7) + altes C ist, oder die Anzahl zu versuchender VT3-Verbindungen wird um 14 erhöht, wobei neues D = (H·14) + altes D ist, oder die Anzahl zu versuchender VT2-Verbindungen wird um 21 erhöht, wobei neues E = (H·21) + altes E ist, oder die Anzahl zu versuchender VT1.5-Verbindungen wird um 28 erhöht, wobei neues F = (H·28) + altes F ist, oder es wird eine bestimmte andere äquivalente Mischung von VT-Verbindungen verwendet.
Danach werden Wegesuchen durchgeführt, um die erforderliche Anzahl C von VT6-Verbindungen zu finden (Schritt 3204). Dieser Schritt ist in Fig. 36 als Diagramm dargestellt. Das Ergebnis der Wegesuchen zeigt an, wie viele (J) der erforderlichen VT6-Verbindungen nicht gefunden werden konnten. Mit dieser Zahl J wird die Anzahl erforderlicher VT3-, VT2- und/oder VT1.5- Verbindungen erhöht (Schritt 3205). Für jede einzelne der J erfolglosen VT6-Verbindungen wird die Anzahl zu versuchender VT3-Verbindungen um 2 erhöht, wobei neues D = (J·2) + altes D ist, oder die Anzahl zu versuchender VT2-Verbindungen wird um 3 erhöht, wobei neues E = (J·3) + altes E ist, oder die Anzahl zu versuchender VT1.5-Verbindungen wird um 4 erhöht, wobei neues F = (J·4) + altes F ist, oder es wird eine bestimmte äquivalente Mischung von VT3-, VT2- und VT1.5-Verbindungen verwendet.
Danach werden Wegesuchen durchgeführt, um die erforderliche Anzahl D von VT3-Verbindungen zu finden (Schritt 3206). Dieser Schritt ist in Fig. 44 als Diagramm dargestellt. Das Ergebnis der Wegesuchen zeigt an, wie viele (K) der erforderlichen VT3-Verbindungen nicht gefunden werden konnten. Für jede einzelne der K erfolglosen VT3-Verbindungen wird die Anzahl zu versuchender VT1.5-Verbindungen um 2 erhöht, wobei neues F = (K·2) + altes F ist (Schritt 3207).
Danach werden Wegesuchen durchgeführt, um die erforderliche Anzahl E von VT2-Verbindungen zu finden (Schritt 3208). Dieser Schritt ist in Fig. 52 als Diagramm dargestellt. Das Ergebnis der Wegesuchen zeigt an, wie viele (L) der erforderlichen VT2-Verbindungen nicht gefunden werden konnten. Für jede einzelne der L erfolglosen VT2-Verbindungen wird die Anzahl zu versuchender DS-0-Verbindungen um 32 erhöht, wobei neues G = (L·32) + altes G ist (Schritt 3209).
Danach werden Wegesuchen durchgeführt, um die erforderliche Anzahl F von VT1.5-Verbindungen zu finden (Schritt 3210). Dieser Schritt ist in Fig. 60 als Diagramm dargestellt. Das Ergebnis der Wegesuchen zeigt an, wie viele (M) der erforderlichen VT1.5-Verbindungen nicht gefunden werden konnten. Für jede einzelne der M erfolglosen VT1.5-Verbindungen wird die Anzahl zu versuchender DS-0-Verbindungen um 24 erhöht, wobei neues G = (M·24) + altes G ist (Schritt 3211).
Danach werden Wegesuchen durchgeführt, um die erforderliche Anzahl G von DS-0-Verbindungen zu finden (Schritt 3212). Dieser Schritt ist in Fig. 69 als Diagramm dargestellt. Das Ergebnis der Wegesuchen zeigt an, wie viele (N) der erforderlichen DS-0-Verbindungen nicht gefunden werden konnten. Wenn diese Zahl N Null ist, was im Schritt 3213 bestimmt wird, dann ist die Breitbandverbindungsanforderung der Bandbreite A nun abgeschlossen, was im Schritt 3214 angezeigt wird, und die Verbindung wurde in die Steuerspeicher der TSIs 131 und 141 und des TMS 120 programmiert. Wenn die Zahl N jedoch nicht Null ist, dann ist die Breitbandverbindungsanforderung der Bandbreite A erfolglos geblieben, was im Schritt 3215 angezeigt wird, und die Verbindung kann nicht hergestellt werden. Etwaige Teile der erfolglosen Verbindung, die an diesem Punkt aufgebaut wurden, werden abgebaut.
Eine alternative Anordnung baut möglicherweise keinen Teil der Verbindung auf, solange die Wegesuche im Schritt 3213 mit einer Anzeige zurückkehrt, daß die Suche nach der angeforderten Bandbreite nicht zufriedenstellend abgeschlossen wurde. Die gesamte Verbindung wird dann im Schritt 3214 aufgebaut.
Fig. 34 zeigt die Prozedur zum Aufbau von B STS-1-Verbindungen. Die Prozedur wird als Reaktion auf eine von Schritt 3202 von Fig. 32 empfangene Anforderung durchgeführt (Schritt 3400). Die Anforderung gibt den Eingangsport X und den Ausgangsport Y des TMS 120 an, die verbunden werden sollen. Diese Ports entsprechen direkt den hierarchischen Statustabellen eines Eingangs-TSI 131 und eines Ausgangs-TSI 141, die für eine gegebene Verbindung erforderlich sind. Als Reaktion auf die Anforderung werden ein STS-1-Verbindungszähler und ein STS-1-Erfolgsprüfflag (beides nicht gezeigt) im Schritt 3401 auf Null initialisiert. Der Wert des STS-1- Verbindungszählers wird dann mit der Anzahl B angeforderter Verbindungen verglichen (Schritt 3402). Wenn der Wert des Zählers kleiner als die Zahl B ist, wird versucht, eine STS-1-Verbindung von dem Eingangsport X zu dem Ausgangsport Y herzustellen (Schritt 3403). Dieser Schritt ist in Fig. 35 als Diagramm dargestellt. Wenn dieser Versuch erfolglos bleibt, dann wird das STS-1-Erfolgsprüfflag auf 1 gesetzt. Der Wert dieses Flags wird im Schritt 3404 geprüft. Wenn der Wert Null ist, wodurch angezeigt wird, daß der Versuch, eine STS-1-Verbindung aufzubauen, Erfolg hatte, wird der Wert des STS-1-Verbindungszählers um Eins erhöht (Schritt 3405), und die Programmausführung kehrt zum Schritt 3402 zurück. Wenn sich der Wert des STS-1-Erfolgsprüfflags im Schritt 3404 zu Eins herausstellt, wodurch angezeigt wird, daß der Versuch des Aufbaus einer STS-1-Verbindung erfolglos geblieben ist, oder wenn sich im Schritt 3402 zeigt, daß der Wert des STS-1-Verbindungszählers nicht kleiner ist als die Zahl B, wodurch angezeigt wird, daß alle erforderlichen STS-1-Verbindungen aufgebaut wurden, dann endet der Versuch des Aufbaus von STS-1- Verbindungen zwischen dem Eingangsport X und dem Ausgangsport Y, wie im Schritt 3406 angezeigt, und die Prozedur kehrt zum Schritt 3202 von Fig. 32 mit der Zahl H erfolglos gebliebener STS-1-Verbindungen zurück (Schritt 3407). Die Zahl H wird als die Zahl B minus dem derzeitigen Zählwert des STS-1-Verbindungszählers berechnet. Wenn die Suche nach allen angeforderten STS- 1-Verbindungen erfolgreich war, beträgt der Wert von H Null.
Fig. 35 zeigt die Prozedur zum Aufbau einer STS-1-Verbindung. Es wird geprüft, ob es entsprechende freie Blöcke der STS-1-Bandbreite für beide Ports X und Y gibt. Wenn dies der Fall ist, werden die entsprechenden STS-1-, VT- und DS-0-Einträge als belegt oder voll markiert, und die Informationen zum Aufbau der STS-1-Verbindung werden zu der Systemhardware - den TSIs und dem TMS - gesendet.
Die Prozedur wird als Reaktion auf eine Anforderung durchgeführt, die aus Schritt 3403 von Fig. 34 empfangen wird (Schritt 3500). Die Anforderung gibt den Eingangsport X und den Ausgangsport Y an. Als Reaktion auf die Anforderung identifiziert die Prozedur die STS-1-Zeitschlitzblockstatustabelle 2701 in der Matrix 2800 des Eingangs-TSI 131, der den Eingangsport X versorgt, und die Tabelle 2701 in der Matrix 2801 des Ausgangs-TSI 141, der den Ausgangsport Y versorgt (siehe Fig. 28), und greift darauf zu (Schritt 3501). Außerdem wird ein (nicht gezeigter) STS-1- Zeitschlitzblockzähler (TSB-Zähler) im Schritt 3502 auf Null initialisiert. Der Wert des STS-1-TSB-Zählers wird dann als Adressenzeiger zum Zugriff auf und zur Untersuchung eines entsprechenden Eintrags 2711 jeder einzelnen der Tabellen 2701 verwendet, auf die im Schritt 3501 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte voll freie Bandbreite anzeigen (Schritt 3503). Wenn der Zählwert des STS-1-TSB-Zählers zum Beispiel 5 ist, dann erfolgen ein Zugriff und eine Untersuchung des sechsten Tabelleneintrags. Wenn dies der Fall ist, werden alle Einträge der VT-Tabellen 2702 und der DS-0-Tabellen 2703 (siehe Fig. 27), die den Einträgen 2711 entsprechen, auf die im Schritt 3503 zugegriffen wurde, im Schritt 3507 als belegt markiert. Außerdem werden diese beiden Einträge 2711 selbst in den Tabellen 2701 als belegt markiert (Schritt 3508). Diese STS-1-Verbindung kann nun in Steuerspeicher der TSIs 131 und 141 und des TMS 120 programmiert werden, und somit werden die Ergebnisse der Wegesuche in die TSI- und TMS-Programmierungsregister geladen (siehe Fig. 5, 8, 12, 16, 20 und 23-26) (Schritt 3509). Da der Aufbau nun erfolgreich abgeschlossen wurde, kehrt die Prozedur zum Schritt 3403 von Fig. 34 zurück (Schritt 3510).
Wieder unter Betrachtung des Schritts 3503 wird, wenn dort bestimmt wird, daß beide untersuchten Einträge 2711 der Tabellen 2701 keine voll freie Bandbreite anzeigen, der STS-1-TSB-Zähler um Eins erhöht (Schritt 3511), und der Wert des Zählers wird überprüft, um zu bestimmen, ob er kleiner als 24 ist (Schritt 3512). Wenn der Wert des Zählers kleiner als 24 ist, müssen weitere STS-1s auf Verfügbarkeit geprüft werden, und die Programmausführung kehrt zum Schritt 3503 zurück. Wenn der Wert des Zählers nicht kleiner als 24 ist, sind alle STS-1s der erforderlichen Eingangs- und Ausgangs-TSIs ohne Erfolg geprüft worden, und der Versuch des Aufbaus des STS-1 bleibt erfolglos. Das STS-1-Erfolgsprüfflag wird deshalb auf Eins gesetzt, um das Versagen anzuzeigen (Schritt 3513), und die Prozedur kehrt im Schritt 3514 mit dieser Anzeige der Erfolglosigkeit zum Schritt 3403 von Fig. 34 zurück.
Fig. 36 zeigt die Prozedur zum Aufbau von C VT6-Verbindungen. Diese Prozedur folgt exakt der Prozedur von Fig. 34, es wird aber jeder Bezug auf STS- 1 durch VT6 ersetzt, jeder Bezug auf die Zahl B durch die Zahl C ersetzt und jeder Bezug auf die Zahl H durch die Zahl J.
Fig. 37-43 zeigen die Prozedur zum Aufbau einer VT6-Verbindung. Es wird geprüft, ob es passende Blöcke der Bandbreite STS-1 gibt, die beide als teilweise frei markiert sind. Wenn dies der Fall ist, sind sie gute Anwärter, unter denen freie Blöcke der VT-Bandbreite gewählt werden können, ohne voll freie STS-1-Blöcke zu beeinflussen. Wenn passende teilweise freie STS-1- Blöcke gefunden werden, schreitet die Ausführung zu der VT-Gruppenebene voran, um eine VT-Gruppe zu finden, die als ungekennzeichnet markiert ist. Wenn eine solche Gruppe gefunden wird, wird die VT-Gruppe als VT6 markiert, und die entsprechenden DS-0-Zeitschlitze werden für die Ports X und Y als belegt markiert, die entsprechenden STS-1-Zeitschlitzblöcke werden als belegt oder teilweise frei für die Blöcke X und Y markiert, und Informationen zum Aufbau der VT6- Verbindung werden zu der Systemhardware - den TSIs und dem TMS - gesendet.
Wenn bei den obigen Schritten keine VT6- Verbindung gefunden wird, wird geprüft, ob ein STS-1- Block für den Port X teilweise frei und der STS-1-Block für den Port Y voll frei ist. Wenn dies der Fall ist, schreitet die Ausführung zu der VT-Gruppenebene voran.
Wenn bei den obigen Schritten keine VT6- Verbindung gefunden wird, wird geprüft, ob ein STS-1- Block für den Port X voll frei und der STS-1-Block für den Port Y teilweise frei ist. Wenn dies der Fall ist, schreitet die Ausführung zu der VT-Gruppenebene voran.
Wenn bei den obigen Schritten keine VT6- Verbindung gefunden wird, wird geprüft, ob ein STS-1- Block für den Port X voll frei und der STS-1-Block für den Port Y gleichfalls voll frei ist. Wenn dies der Fall ist, schreitet die Ausführung zu der VT- Gruppenebene voran.
Die Prozedur wird als Reaktion auf eine Anforderung durchgeführt, die aus Schritt 3603 von Fig. 36 empfangen wird (Schritt 3700). Die Anforderung gibt den Eingangsport X und den Ausgangsport Y an. Als Reaktion auf die Anforderung identifiziert die Prozedur die Tabelle 2701 des Eingangs-TSI 131, der den Eingangsport X versorgt, und die Tabelle 2701 des Ausgangs-TSI 141, der den Ausgangsport Y versorgt, und greift darauf zu (Schritt 3700). Außerdem wird der STS- 1-TSB-Zähler im Schritt 3702 auf Null initialisiert. Mit dem Zählwert des STS-1-TSB-Zählers werden dann ein Zugriff und eine Untersuchung eines entsprechenden Eintrags 2711 jeder einzelnen der Tabellen 2701 durchgeführt, auf die im Schritt 3501 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte teilweise freie Bandbreite anzeigen (Schritt 3703). Wenn dies der Fall ist, schreitet die Programmausführung zum Schritt 3720 von Fig. 41 fort; wenn nicht, wird der STS-1-TSB-Zähler im Schritt 3704 um Eins erhöht, und der Wert des Zählers wird geprüft, um zu bestimmen, ob er kleiner als 24 ist (Schritt 3705). Wenn der Wert des Zählers kleiner als 24 ist, müssen weitere STS-1s auf teilweise freie Bandbreite geprüft werden, und die Programmausführung kehrt zum Schritt 3502 zurück.
Wenn der Wert des Zählers nicht kleiner als 24 ist, sind alle STS-1s der erforderlichen Eingangs- und Ausgangs-TSIs ohne Erfolg auf teilweise freie Bandbreite geprüft worden. Deshalb wird der STS-1-TSB- Zähler im Schritt 3706 von Fig. 38 auf einen Wert von Null zurückgesetzt, und der Wert dieses Zählers wird dann verwendet, um auf einen entsprechenden Eintrag 2711 jeder einzelnen der Tabellen 2701, auf die im Schritt 3703 zugegriffen wurde, um zu bestimmen, ob die Inhalte des Eintrags 2711 der Tabelle 2701 des Eingangs-TSI 131 teilweise freie Bandbreite anzeigen, während die Inhalte des Eintrags 2711 der Tabelle 2701 des Ausgangs-TSI 141 voll freie Bandbreite anzeigen, zuzugreifen und diesen zu untersuchen (Schritt 3707). Wenn dies der Fall ist, schreitet die Programmausführung wiederum zum Schritt 3720 von Fig. 41 weiter; wenn nicht, wird der STS-1-TSB-Zähler um Eins erhöht (Schritt 3708), und der Wert des Zählers wird wiederum geprüft, um zu bestimmen, ob er kleiner als 24 ist (Schritt 3709). Wenn dies der Fall ist, kehrt die Programmausführung zum Schritt 3707 zurück.
Wenn der Wert des STS-1-TSB-Zählers nicht kleiner als 24 ist, sind alle STS-1s der erforderlichen Eingangs- und Ausgangs-TSIs ohne Erfolg auf die Bandbreitenkombination teilweise frei/voll frei geprüft worden. Deshalb wird der STS-1-TSB-Zähler im Schritt 3710 von Fig. 39 auf einen Wert von Null zurückgesetzt, und der Wert dieses Zählers wird dann verwendet, um auf einen entsprechenden Eintrag 2711 jeder einzelnen der Tabellen 2701, auf die im Schritt 3703 zugegriffen wurde, um zu bestimmen, ob die Inhalte des Eintrags 2711 der Tabelle 2701 des Eingangs-TSI 131 voll freie Bandbreite anzeigen, während die Inhalte des Eintrags 2711 der Tabelle 2701 des Ausgangs-TSI 141 voll freie Bandbreite anzeigen, zuzugreifen und diesen zu untersuchen (Schritt 3711). Wenn dies der Fall ist, schreitet die Programmausführung wieder zum Schritt 3720 von Fig. 41 weiter; wenn nicht, wird der STS-1- TSB-Zähler um Eins erhöht (Schritt 3712), und der Zählwert des Zählers wird wieder geprüft, um zu bestimmen, ob er kleiner als 24 ist (Schritt 3713) Wenn dies der Fall ist, kehrt die Programmausführung zum Schritt 3711 zurück.
Wenn der Wert des STS-1-TSB-Zählers nicht kleiner als 24 ist, wird der STS-1-TSB-Zähler auf einen Wert von Null zurückgesetzt (Schritt 3714 von Fig. 40), und der Zählwert dieses Zählers wird verwendet, um auf einen entsprechenden Eintrag 2711 jeder einzelnen der Tabellen 2701, auf die im Schritt 3703 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte voll freie Bandbreite anzeigen, zuzugreifen und diesen zu untersuchen (Schritt 3715). Wenn dies der Fall ist, schreitet die Programmausführung wiederum zum Schritt 3720 von Fig. 41 fort; wenn nicht, wird der STS-1-TSB- Zähler um Eins erhöht (Schritt 3716), und der Wert des Zählers wird wieder geprüft, um zu bestimmen, ob er kleiner als 24 ist (Schritt 3717). Wenn dies der Fall ist, kehrt die Programmausführung zum Schritt 3715 zurück. Wenn nicht, sind alle STS-1s der erforderlichen Eingangs- und Ausgangs-TSIs erfolglos auf freie Bandbreite geprüft worden, und der Versuch zum Aufbau des VT6 bleibt erfolglos. Das VT6-Erfolgsprüfflag wird deshalb auf Eins gesetzt, um das Versagen anzuzeigen (Schritt 3718), und die Prozedur kehrt mit dieser Anzeige der Erfolglosigkeit zum Schritt 3603 von Fig. 36 zurück (Schritt 3719).
Der Schritt 3720 der in Fig. 41 gezeigten Routine wird aus Fig. 37-40 erreicht, wenn freie Bandbreite erfolgreich in entsprechenden STS-1s sowohl der Eingangs- als auch der Ausgangs-TSIs 131 und 141 gefunden wurde. Im Schritt 3720 werden auf die Zeile der VT-Gruppenstatusmatrizen 3000 (siehe Fig. 30) zugegriffen, die diesen STS-1s dieser Eingangs- und Ausgangs-TSIs entsprechen. Außerdem wird ein (nicht gezeigter) VT6-Gruppenzähler im Schritt 3721 auf Null initialisiert. Der Wert des Zählers wird dann verwendet, um auf einen entsprechenden Eintrag 3001 jeder einzelnen der beiden Zeilen, auf die im Schritt 3720 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte anzeigen, daß die entsprechenden VT-Gruppen keinen VT- Typ führen, zuzugreifen und diesen zu untersuchen (Schritt 3722). Wenn kein VT-Typ angezeigt wird, schreitet die Programmausführung zum Schritt 3725 von Fig. 42 fort. Wenn ein VT-Typ angezeigt wird, bedeutet dies, daß die Bandbreite dieser VT-Gruppe zumindest teilweise belegt ist und daß daher die VT-Gruppe keine VT6 führen kann. Der VT-Gruppenzähler wird deshalb um Eins erhöht (Schritt 3723), und der Wert des Zählers wird geprüft, um zu bestimmen, ob er kleiner als 7 ist (Schritt 3724). Wenn dies der Fall ist, gibt es weitere VT-Gruppen in diesem STS-1, die geprüft werden müssen, und die Programmausführung kehrt somit zum Schritt 3722 zurück. Wenn der Wert des Zählers aber nicht kleiner als 7 ist, gibt es keine VT-Gruppen in diesem STS-1, die zum Führen einer VT6 verfügbar sind, und die Programmausführung kehrt somit zu dem Punkt in Fig. 37- 40 zurück, von dem aus die Ausführung der Routine von Fig. 41 aufgerufen wurde.
Der Schritt 3725 von Fig. 42 wird erreicht, wenn eine freie VT-Gruppe in dem relevanten STS-1 sowohl der Eingangs- als auch der Ausgangs-TSIs gefunden wurde. Im Schritt 3725 wird der derzeitige Zählwert des VT-Gruppenzählers verwendet, um VT-Zeitschlitzblockstatustabellen 2702 in Matrizen 2900 von Fig. 29 zu identifizieren und auf diese zuzugreifen, die den freien VT-Gruppen in den relevanten STS-1s entsprechen. Außerdem wird ein (nicht gezeigter) VT6-TSB-Zähler auf Null initialisiert (Schritt 3726). Der Zählwert dieses Zählers wird dann verwendet, um auf einen entsprechenden Eintrag 2712 jeder einzelnen der Tabellen 2702, auf die im Schritt 3725 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte voll freie Bandbreite anzeigen, zuzugreifen und diesen zu untersuchen (Schritt 3727). Wenn nicht, besteht ein Fehlerzustand, was im Schritt 3728 angezeigt wird, weil eine VT-Gruppe ohne VT- Typenkennzeichnung in einer VT-Gruppenstatusmatrix 3000 frei sein muß.
Wenn die Inhalte beider geprüfter Einträge 2712 im Schritt 3727 keine voll freie Bandbreite anzeigen, werden beide Einträge 2712 im Schritt 3729 als belegt markiert, und die entsprechenden Einträge 3001 der VT- Gruppenstatusmatrizen 3000, auf die im Schritt 3722 zugegriffen wurde, werden so markiert, daß ein VT-Typ von VT6 angezeigt wird (Schritt 3730). Danach werden alle Einträge der DS-0-Tabellen 2703 (siehe Fig. 27), die den Einträgen 2712 entsprechen, die im Schritt 3729 markiert wurden, im Schritt 3731 von Fig. 43 ebenfalls als belegt markiert. Außerdem werden die Einträge 2711 der Tabellen 2701, die dem relevanten STS-1 entsprechen (angezeigt durch den derzeitigen Zählwert des STS-1- TSB-Zählers) aktualisiert, um einen teilweise freien oder belegten Status anzuzeigen (Schritt 3732). Die Aktualisierung wird beispielsweise dadurch erzielt, daß die STS-1s in der VT-Zeitschlitzblockstatusmatrix 2900 geprüft werden, um zu bestimmen, ob etwaige gültige Einträge 2712 frei oder teilweise frei sind. Wenn dies der Fall ist, wird der entsprechende Eintrag 2711 des STS-1 als teilweise frei markiert. Wenn alle gültigen Einträge 2712 der Matrix 2900 als belegt markiert sind, wird der entsprechende Eintrag 2711 des STS-1 als belegt markiert. Die VT6-Verbindung ist nun bereit, in Steuerspeicher der TSIs 131 und 141 und des TMS 120 programmiert zu werden, und somit werden die Ergebnisse der Wegesuche in die TSI- und TMS-Programmierungsregister geladen (Schritt 3733). Da der Aufbau erfolgreich abgeschlossen wurde, kehrt die Prozedur zum Schritt 3603 von Fig. 36 zurück (Schritt 3734).
Fig. 44 zeigt die Prozedur zum Aufbau von D VT3-Verbindungen. Diese Prozedur folgt ebenfalls exakt der Prozedur von Fig. 34, es wird aber jeder Bezug auf STS-1 durch VT3, jeder Bezug auf die Zahl B durch die Zahl D und jeder Bezug auf die Zahl H durch die Zahl K ersetzt.
Fig. 45-51 zeigen die Prozedur zum Aufbau einer VT3-Verbindung. Die Prozedur ist dieselbe wie für eine VT6-Verbindung, mit der Ausnahme der VT-Gruppenebene. Anfänglich wird auf der VT-Gruppenebene nach passenden freien VT-Blöcken für die Ports X und Y geprüft. Wenn solche freien Blöcke gefunden werden, werden die VT- Blöcke als belegt (oder voll) markiert. Die VT-Gruppenebene schreitet dann wie oben für VT6 beschrieben fort, wobei jeder Bezug auf VT6 durch VT3 ersetzt wird.
Die Prozedur wird als Reaktion auf eine Anforderung durchgeführt, die aus Schritt 4403 von Fig. 44 empfangen wird (Schritt 4500). Fig. 45-48 duplizieren Fig. 37-40, mit der Ausnahme, daß die Übertragung der Programmausführung von den Schritten 4503, 4507, 4511 und 4515 zu Fig. 49 erfolgt; im Schritt 4518 von Fig. 48 wird ein VT3-Erfolgsprüfflag auf Eins gesetzt; und im Schritt 4519 kehrt die Prozedur zum Schritt 4403 von Fig. 44 zurück.
Außerdem dupliziert die Routine von Fig. 49 die Routine von Fig. 41 mit einigen Ausnahmen. Da nur nach einer VT3-Bandbreite gesucht wird und nicht nach einer vollen VT6-Bandbreite, werden im Schritt 4522 die beiden Einträge 3001, die den betreffenden Eingangs- und Ausgangs-STS-1s der VT-Gruppenmatrizen 3000 entsprechen, untersucht, um zu bestimmen, ob ihre Inhalte anzeigen, daß die entsprechenden VT-Gruppen entweder keinen VT-Typ führen, d. h. nicht gekennzeichnet sind, oder einen VT3-Typ führen. Wenn die Bestimmung positiv ist, schreitet die Programmausführung zum Schritt 4525 von Fig. 50 weiter. Da sich bei einer VT-Gruppe, die sich im Schritt 4522 als einen VT3-Typ führend herausgestellt hat, in Fig. 50 herausstellen kann, daß sie belegt ist, kehrt die Programmausführung in einem solchen Fall von Fig. 50 zum Schritt 4523 zurück, um die Suche nach einer geeignet freien VT-Gruppe fortzusetzen.
Der Schritt 4525 von Fig. 50 wird erreicht, wenn entweder eine nicht gekennzeichnete VT-Gruppe oder eine VT-Gruppe, die den VT3-Typ führt, sowohl in den Eingangs- als auch den Ausgangs-TSIs in dem relevanten STS-1 gefunden wurde. Im Schritt 4525 wird der derzeitige Zählwert des VT-Gruppenzählers verwendet, um VT-Zeitschlitzblockstatustabellen 2702 der Matrizen 2900 von Fig. 29, die diesen VT-Gruppen in den relevanten STS-1s entsprechen, zu identifizieren und auf diese zuzugreifen. Außerdem wird ein (nicht gezeigter) VT3-TSB-Zähler im Schritt 4526 auf Null initialisiert. Der Zählwert dieses Zählers wird dann verwendet, um auf einen entsprechenden Eintrag 2712 jeder einzelnen der beiden Tabellen 2702, auf die im Schritt 4525 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte voll freie Bandbreite für den entsprechenden VT3 anzeigen, zuzugreifen und diesen zu untersuchen (Schritt 4527). Wenn nicht, ist keine ausreichende Bandbreite in diesem entsprechenden VT3 verfügbar. Der VT3-TSB-Zähler wird dann im Schritt 4530 um Eins erhöht, und der Wert des Zählers wird geprüft, um zu bestimmen, ob er kleiner als Zwei ist. Wenn der Wert des Zählers kleiner als Zwei ist, kehrt die Programmausführung zum Schritt 4527 zurück, um den Status des nächsten VT3 in den relevanten VT-Gruppen zu prüfen. Wenn der Wert des Zählers aber nicht kleiner als Zwei ist, gibt es keine weiteren VT3s in diesen VT-Gruppen, die geprüft werden können. Anders ausgedrückt war die Suche nach einem freien VT3 in dieser Eingangs- und Ausgangs-VT-Gruppe erfolglos, was im Schritt 4532 angezeigt wird, und die Programmausführung kehrt zum Schritt 4523 von Fig. 49 zurück, um eine andere Eingangs- und Ausgangs-VT-Gruppe auf einen verfügbaren VT3 zu prüfen.
Wieder unter Betrachtung des Schritts 4527 werden, wenn die untersuchten Einträge 2712 sowohl in der Eingangs- als auch der Ausgangs-VT-Gruppe voll freie Bandbreite für den entsprechenden VT3 anzeigen, beide Einträge 2712 als belegt markiert (Schritt 4528), und die entsprechenden Einträge 3001 der VT- Gruppenstatusmatrizen 3000, auf die im Schritt 4522 zugegriffen wurde, werden so markiert, daß ein VT-Typ von VT3 angezeigt wird (Schritt 4529). Die Programmausführung wird dann in Fig. 51 fortgesetzt, die Fig. 43 dupliziert, mit der Ausnahme, daß im Schritt 4536 die Prozedur von Fig. 51 zum Schritt 4403 von Fig. 44 zurückkehrt.
Fig. 52 zeigt die Prozedur zum Aufbau von E VT2-Verbindungen. Die Prozedur ist dieselbe wie für eine VT3-Verbindung. Diese Prozedur folgt ebenfalls genau der Prozedur von Fig. 34, ersetzt aber jeden Bezug auf STS-1 durch VT2, jeden Bezug auf die Zahl B durch die Zahl E und jeden Bezug auf die Zahl H durch die Zahl L.
Fig. 53-59 zeigen die Prozedur zum Aufbau einer VT2-Verbindung. Diese Prozedur ist dieselbe wie für eine VT3-Verbindung. Diese Prozedur wird als Reaktion auf eine Anforderung durchgeführt, die aus Schritt 5203 von Fig. 52 empfangen wird (Schritt 5300). Analog zu der Prozedur für eine VT3-Verbindung duplizieren Fig. 53-56 Fig. 37-40, mit der Ausnahme, daß die Übertragung der Programmausführung von den Schritten 5303, 5307, 5311 und 5315 zu Fig. 57 erfolgt; im Schritt S318 von Fig. 56 wird ein VT2-Erfolgsprüfflag auf Eins gesetzt; und im Schritt 5319 kehrt die Prozedur zum Schritt 5203 von Fig. 52 zurück.
Außerdem dupliziert die Routine von Fig. 57 die Routine von Fig. 41, mit einigen Ausnahmen. Da nur eine VT2-Bandbreite gesucht wird und nicht eine volle VT6- Bandbreite, werden im Schritt 5322 die beiden Einträge 3001 der VT-Gruppenmatrizen 3000 untersucht, um zu bestimmen, ob ihre Inhalte anzeigen, daß die entsprechenden VT-Gruppen entweder keinen VT-Typ führen, d. h. nicht gekennzeichnet sind, oder einen VT2-Typ führen. Wenn die Bestimmung positiv ist, schreitet die Programmausführung zum Schritt 5325 von Fig. 58 weiter. Da sich bei einer VT-Gruppe, die im Schritt 5322 gefunden wurde, in Fig. 58 herausstellen kann, daß alle entsprechenden VT-Zeitschlitzblöcke belegt sind, kehrt in einem solchen Fall die Programmausführung von Fig. 58 zum Schritt 5323 zurück, um die Suche nach einer geeignet freien VT-Gruppe fortzusetzen.
Fig. 58 und 59 folgen fast genau den oben im Zusammenhang mit VT3-Verbindungen besprochenen Fig. 50 und 51, ersetzen aber jeden Bezug auf VT3 durch VT2. Der einzige Unterschied besteht darin, daß in Schritt 5329 von Fig. 58 der Wert des VT2-Zählers mit Drei verglichen wird, da drei VT2s in einer VT-Gruppe vorliegen (während nur zwei VT3s in einer VT-Gruppe vorliegen).
Fig. 60 zeigt die Prozedur zum Aufbau von F VT1.5-Verbindungen. Die Prozedur ist dieselbe wie für eine VT2-Verbindung. Diese Prozedur folgt ebenfalls genau der Prozedur von Fig. 34, ersetzt aber jeden Bezug auf STS-1 durch VT1.5, jeden Bezug auf die Zahl B durch die Zahl F und jeden Bezug auf die Zahl H durch die Zahl M.
Fig. 61-67 zeigen die Prozedur zum Aufbau einer VT1.5-Verbindung. Diese Prozedur ist dieselbe wie für eine VT2-Verbindung. Diese Prozedur wird als Reaktion auf eine Anforderung durchgeführt, die aus Schritt 6003 von Fig. 60 empfangen wird (Schritt 6100). Analog zu der Prozedur für eine VT2-Verbindung duplizieren Fig. 61-64 Fig. 37-40, mit der Ausnahme, daß die Übertragung der Programmausführung von den Schritten 6103, 6107, 6111 und 6115 zu Fig. 66 erfolgt; im Schritt 6118 von Fig. 64 wird ein VT1.5-Erfolgsprüfflag auf Eins gesetzt; und im Schritt 6119 kehrt die Prozedur zum Schritt 6003 von Fig. 60 zurück.
Außerdem dupliziert die Routine von Fig. 65 die Routine von Fig. 41, mit einigen Ausnahmen. Da nur eine VT1.5-Bandbreite gesucht wird und keine volle VT6- Bandbreite, werden im Schritt 6122 die beiden Einträge 3001 der VT-Gruppenmatrizen 3000 untersucht, um zu prüfen, ob ihre Inhalte anzeigen, daß die entsprechenden VT-Gruppen entweder keinen VT-Typ führen, d. h. nicht gekennzeichnet sind, oder einen VT1.5-Typ führen. Wenn die Bestimmung positiv ist, schreitet die Programmausführung zum Schritt 6125 von Fig. 66 fort. Da sich einer VT-Gruppe, die im Schritt 6122 gefunden wurde, in Fig. 66 herausstellen kann, daß sie belegt ist, kehrt die Programmausführung in einem solchen Fall von Fig. 66 zum Schritt 6123 zurück, um die Suche nach einer geeignet freien VT-Gruppe fortzusetzen.
Fig. 66 und 67 folgen fast genau Fig. 50 und 51, die oben im Zusammenhang mit VT3-Verbindungen besprochen wurden, ersetzen aber jeden Bezug auf VT3 durch VT1.5. Der einzige Unterschied besteht darin, daß in Schritt 6129 von Fig. 66 der Wert des VT1.5-Zählers mit Vier verglichen wird, da vier VT1.55 in einer VT- Gruppe vorliegen (während nur zwei VT3s in einer VT- Gruppe vorliegen).
Fig. 68 zeigt die Prozedur zum Aufbau von G DS- 0-Verbindungen. Diese Prozedur folgt ebenfalls fast genau der Prozedur von Fig. 34, ersetzt jedoch jeden Bezug auf STS-1 durch DS-0, jeden Bezug auf die Zahl B durch die Zahl G und jeden Bezug auf die Zahl H durch die Zahl N.
Fig. 69-95 zeigen die Prozedur zum Aufbau einer DS-0-Verbindung. Es wird geprüft, um zu bestimmen, ob es passende STS-1-Blöcke für Ports X und Y gibt, die beide als teilweise frei markiert sind. Wenn dies der Fall ist, schreitet die Ausführung zur VT-Gruppenebene weiter, und wenn ein positives Ergebnis angezeigt wird, wird geprüft, um zu bestimmen, ob es passende VT1.5- oder VT2-Blöcke für die Ports X und Y gibt, die beide als teilweise frei markiert sind. Wenn dies der Fall ist, schreitet die Ausführung zur DS-0-Ebene fort. Wenn passende freie Zeitschlitze gefunden werden, werden die DS-0-Einträge als belegt markiert, die VT-Gruppe wird je nachdem entweder als VT2 oder als VT1.5 markiert, und die entsprechenden STS-1- und VT-Blöcke werden für die Ports X und Y als belegt oder teilweise frei markiert. Informationen zum Aufbau der DS-0-Verbindung werden dann zu der Systemhardware - den TSIs und dem TMS - gesendet.
Wenn in den obigen Schritten keine DS-0-Verbindung gefunden wird, wird geprüft, um zu bestimmen, ob es passende STS-1-Blöcke für die Ports X und Y gibt, die beide als teilweise frei markiert sind. Wenn dies der Fall ist, schreitet die Ausführung zur VT-Gruppenebene fort, und wenn ein positives Ergebnis angezeigt wird, wird geprüft, um zu bestimmen, ob es entweder einen VT2- oder VT1.5-Block für den Port X gibt, der als teilweise frei markiert ist, der einen passenden VT-Block für den Port Y aufweist, der als voll frei markiert ist. Wenn solche Blöcke gefunden werden, schreitet die Ausführung zur DS-0-Ebene fort. Diese sind die beiden ersten Ebenen der oben aufgelisteten Hierarchie mit 9 Ebenen; die anderen Ebenen werden auf entsprechende Weise je nach Bedarf durchgeführt.
Die Prozedur wird als Reaktion auf eine Anforderung durchgeführt, die aus Schritt 6803 von Fig. 68 empfangen wird (Schritt 6900). Fig. 69-72 duplizieren jeweils Fig. 37, mit der Ausnahme, daß die Übertragung der Programmausführung vom Schritt 6903 von Fig. 69 nun zu Fig. 78 erfolgt, vom Schritt 6907 von Fig. 70 zu Fig. 80 und vom Schritt 6915 von Fig. 72 zu Fig. 81, weil die Suche nach einem DS-0 einer Suchhierarchie für teilweise-teilweise, teilweise frei, frei-teilweise und frei-frei durch die VTs jeweils in Fig. 78-81 folgt, genauso wie durch STS-1s in Fig. 37-40.
Fig. 73 und 75 duplizieren jeweils Fig. 38, mit der Ausnahme, daß die Übertragung der Programmausführung vom Schritt 6919 von Fig. 73 nun zu Fig. 82 erfolgt und vom Schritt 6927 von Fig. 75 zu Fig. 86. Ähnlich duplizieren Fig. 74 und 76 jeweils Fig. 39, mit der Ausnahme, daß die Übertragung der Programmausführung vom Schritt 6923 von Fig. 74 zu Fig. 84 erfolgt und vom Schritt 6931 von Fig. 76 zu Fig. 86.
Fig. 77 dupliziert Fig. 40, mit der Ausnahme, daß im Schritt 6935 die Übertragung der Ausführung zu Fig. 86 erfolgt; im Schritt 6938 wird ein DS-0- Erfolgsprüfflag auf Eins gesetzt; und im Schritt 6939 kehrt die Prozedur zum Schritt 6803 von Fig. 68 zurück.
Fig. 78-86 reflektieren die Suche auf VT- Gruppenebene, die für eine DS-0-Verbindung durchgeführt wird. Da ein DS-0 nur einen kleinen Teil einer VT- Gruppe einnimmt, sind sowohl nicht gekennzeichnete (voll freie) als auch gekennzeichnete (teilweise freie) passende VT-Gruppen zum Führen eines DS-0 geeignet. In den Standards SONET und SDH werden DS-0-Verbindungen jedoch nur auf die niedrigsten beiden VT-Raten - VT1.5 und VT2 - abgebildet. Außerdem ist es aus Gründen der Blockierungsvermeidung wünschenswert sicherzustellen, daß eine DS-0-Verbindung von Ende zu Ende auf dieselbe gleiche VT-Rate abgebildet wird. Deshalb sind nur passende VT-Gruppen, die entweder beide nicht gekennzeichnet oder beide als VT1.5 gekennzeichnet oder beide als VT2 gekennzeichnet sind, zum Führen einer DS-0- Verbindung annehmbar. Die Suche nach einem DS-0 folgt einer Suchhierarchie für gekennzeichnet/gekennzeichnet, gekennzeichnet/nicht gekennzeichnet, nicht gekennzeichnet/gekennzeichnet und nicht gekennzeichnet/nicht gekennzeichnet übereinstimmende VT-Gruppen. Daher sind vier Mengen von Routinen zum Durchsuchen von VT-Gruppenstatusmatrizen erforderlich. Danach folgt innerhalb jedes geeigneten passenden Paars von VT-Gruppen die Suche nach einem DS-0 einer Suchhierarchie für eine teilweise-teilweise, teilweise frei, frei-teilweise und frei-frei durch die VTs dieser Gruppe. Es müssen jedoch nicht für jede VT-Gruppe alle diese Suchen durchgeführt werden - eine Suche nach einem teilweise freien VT in einer nicht gekennzeichneten VT-Gruppe ist bedeutungslos, da nicht gekennzeichnete VT-Gruppen definitionsgemäß voll frei sind.
Um diese verschiedenen Beschränkungen widerzuspiegeln, gibt es dementsprechend acht Routinen - Fig. 78-86 -, die jeweils der Routine von Fig. 41 folgen. Während die Routine von Fig. 41 nur nach nicht gekennzeichneten passenden VT-Gruppen suchte, suchen Fig. 78-81 nach passenden VT-Gruppen, die entweder beide als VT2 oder beide als VT1.5 gekennzeichnet sind, Fig. 82-83 suchen nach passenden VT-Gruppen, wobei die Eingangs-VT-Gruppe als VT2 oder als VT1.5 gekennzeichnet ist und die Ausgangs-VT-Gruppe nicht gekennzeichnet ist, Fig. 84-85 suchen nach passenden VT-Gruppen, wobei die Eingangs-VT-Gruppe nicht gekennzeichnet ist und die Ausgangs-VT-Gruppe als VT2 oder als VT1.5 gekennzeichnet ist, und Fig. 86 sucht nach nicht gekennzeichneten passenden VT-Gruppen.
Die Ausführung von Fig. 78 wird von Fig. 69 aus eingeleitet. Wenn im Schritt 6942 von Fig. 78 passende VT-Gruppen gefunden wurden, die beide entweder als VT2 oder als VT1.5 gekennzeichnet sind, schreitet die Programmausführung zu Fig. 87 fort, um nach teilweiseteilweise-übereinstimmenden VTs in diesen VT-Gruppen zu suchen; wenn die Suche von Fig. 87 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6943 zurück, um die Suche nach geeignet gekennzeichneten übereinstimmenden VT-Gruppen fortzusetzen. Wenn solche VT-Gruppen in Fig. 78 nicht gefunden werden können, schreitet die Programmausführung zu Fig. 79 fort.
Wenn im Schritt 6946 von Fig. 79 geeignet gekennzeichnete übereinstimmende VT-Gruppen gefunden werden, schreitet die Programmausführung zu Fig. 88 fort, um nach teilweise frei-übereinstimmenden VTs in diesen VT-Gruppen zu suchen; wenn die Suche von Fig. 88 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6947 zurück, um die Suche nach geeignet gekennzeichneten übereinstimmenden VT-Gruppen fortzusetzen. Wenn solche VT-Gruppen in Fig. 79 nicht gefunden werden können, schreitet die Programmausführung zu Fig. 80 fort.
Wenn im Schritt 6950 von Fig. 80 geeignet gekennzeichnete übereinstimmende VT-Gruppen gefunden werden, schreitet die Programmausführung zu Fig. 89 fort, um nach frei-teilweise-übereinstimmenden VTs in diesen VT-Gruppen zu suchen; wenn die Suche von Fig. 89 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6951 zurück, um die Suche nach geeignet gekennzeichneten übereinstimmenden VT-Gruppen fortzusetzen. Wenn solche VT-Gruppen in Fig. 80 nicht gefunden werden können, schreitet die Programmausführung zu Fig. 81 fort.
Wenn im Schritt 6954 von Fig. 81 geeignet gekennzeichnete übereinstimmende VT-Gruppen gefunden werden, schreitet die Programmausführung zu Fig. 90 fort, um nach frei-frei-übereinstimmenden VTs in diesen Gruppen zu suchen; wenn die Suche von Fig. 90 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6955 zurück, um die Suche nach geeignet gekennzeichneten übereinstimmenden VT-Gruppen fortzusetzen. Wenn solche VT-Gruppen in Fig. 81 nicht gefunden werden können, kehrt die Programmausführung zu Fig. 69 zurück.
Der Eintritt in die Ausführung von Fig. 82 erfolgt von Fig. 70 oder Fig. 73. Wenn im Schritt 6959 von Fig. 82 eine Eingangs-VT-Gruppe, die als VT2 oder als VT1.5 gekennzeichnet ist, und eine übereinstimmende, nicht gekennzeichnete Ausgangs-VT- Gruppe gefunden wird, schreitet die Programmausführung zu Fig. 88 fort, um nach teilweise-freiübereinstimmenden VTs in diesen VT-Gruppen zu suchen; wenn die Suche von Fig. 88 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6960 zurück, um die Suche nach einer geeignet gekennzeichnetungekennzeichnet-übereinstimmenden VT-Gruppenkombination fortzusetzen. Wenn eine solche VT- Gruppenkombination in Fig. 82 nicht gefunden werden kann, schreitet die Programmausführung zu Fig. 83 fort.
Wenn eine geeignet gekennzeichnet-ungekennzeichnet-übereinstimmende VT-Gruppenkombination im Schritt 6963 von Fig. 83 gefunden wird, schreitet die Programmausführung zu Fig. 90 fort, um nach frei-freiübereinstimmenden VTs in diesen VT-Gruppen zu suchen; wenn die Suche von Fig. 90 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6964 zurück, um die Suche nach einer geeignet gekennzeichnetungekennzeichnet-übereinstimmenden VT-Gruppenkombination fortzusetzen. Wenn eine solche VT- Gruppenkombination in Fig. 83 nicht gefunden werden kann, kehrt die Programmausführung dorthin zu Fig. 70 oder Fig. 73 zurück, woher sie kam.
Der Eintritt in die Ausführung von Fig. 84 erfolgt von Fig. 71 oder Fig. 74. Wenn im Schritt 6968 von Fig. 84 eine nicht gekennzeichnete Eingangs-VT- Gruppe und eine als VT2 oder als VT1.5 gekennzeichnete übereinstimmende Ausgangs-VT-Gruppe gefunden werden, schreitet die Programmausführung zu Fig. 89 fort, um nach frei-teilweise-übereinstimmenden VTs in diesen VT- Gruppen zu suchen; wenn die Suche von Fig. 89 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6969 zurück, um die Suche nach einer ungekennzeichnet-geeignet gekennzeichnet-übereinstimmenden VT- Gruppenkombination fortzusetzen. Wenn eine solche VT- Gruppenkombination in Fig. 84 nicht gefunden werden kann, schreitet die Programmausführung zu Fig. 85 fort.
Wenn eine ungekennzeichnet-geeignet gekennzeichnet-übereinstimmende VT-Gruppenkombination im Schritt 6972 von Fig. 85 gefunden wird, schreitet die Programmausführung zu Fig. 90 fort, um nach frei-freiübereinstimmenden VTs in diesen VT-Gruppen zu suchen; wenn die Suche von Fig. 90 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6973 zurück, um die Suche nach einer ungekennzeichnet-geeignet gekennzeichnet-übereinstimmenden VT-Gruppenkombination fortzusetzen. Wenn eine solche VT-Gruppenkombination in Fig. 85 nicht gefunden werden kann, kehrt die Programmausführung dorthin zu Fig. 71 oder Fig. 74 zurück, woher sie kam.
Der Eintritt in die Ausführung von Fig. 86 erfolgt aus Fig. 72, 75, 76 oder 77. Wenn ungekennzeichnete übereinstimmende VT-Gruppen im Schritt 6977 von Fig. 86 gefunden werden, schreitet die Programmausführung zu Fig. 90 fort, um nach frei-frei-übereinstimmenden VTs in diesen VT-Gruppen zu suchen; wenn die Suche von Fig. 90 erfolglos bleiben sollte, kehrt die Programmausführung zum Schritt 6977 zurück, um die Suche nach ungekennzeichneten übereinstimmenden VT- Gruppen fortzusetzen. Wenn solche VT-Gruppen in Fig. 86 nicht gefunden werden können, kehrt die Programmausführung dorthin zu Fig. 72, 75, 76 oder 77 zurück, woher sie kam.
Die Funktion einer der Fig. 87-90 wird erreicht, wenn geeignete übereinstimmende VT-Gruppen in den oben beschriebenen Fig. 78-86 gefunden wurden. Zunächst mit Bezug auf Fig. 87 wird im Schritt 6980 eine VT#-Variable auf den gekennzeichneten VT2- oder VT1.5-Status der geeigneten übereinstimmenden VT- Gruppen gesetzt, die in der einen der Fig. 78-86 gefunden wurden; wenn der Status der VT-Gruppe ungekennzeichnet ist, wird die VT#-Variable entweder auf VT1.5 oder VT2 gesetzt. Der Wert der Variablen VT# bestimmt, ob die DS-0-Verbindung auf eine VT1.5- oder eine VT2-Rate abgebildet wird. Wenn die Variable VT# auf VT2 gesetzt wird, dann wird außerdem eine VT- Zählvariable auf 3 gesetzt (die Anzahl von VT2s in einer VT-Gruppe), und eine TS-Zählvariable wird auf 36 gesetzt (die Anzahl von Zeitschlitzen oder DS-0s in einem VT2). Wenn die Variable VT# nicht auf VT2 gesetzt ist, dann wird die VT-Zählvariable auf 4 gesetzt (die Anzahl von VT1.5s in einer VT-Gruppe), und die TS- Zählvariable wird auf 27 gesetzt (die Anzahl von Zeitschlitzen oder DS-0s in einem VT1.5).
Die übrigen Schritte von Fig. 87 folgen eng denen von Fig. 50, die bereits im Zusammenhang mit VT3- Verbindungen besprochen wurde. Im Schritt 6981 wird der derzeitige Zählwert des VT-Gruppenzählers verwendet, um VT-Zeitschlitzblockstatustabellen 2702, die den betreffenden übereinstimmenden VT-Gruppen der Eingangs- und Ausgangs-TSIs entsprechen, zu identifizieren und auf diese zuzugreifen. Außerdem wird im Schritt 6982 entweder ein VT2- oder ein VT1.5-Zähler - abhängig von dem Wert von VT# - auf Null initialisiert. Der Zählwert dieses Zählers wird dann verwendet, um auf einen entsprechenden Eintrag 2712 jeder einzelnen der Tabellen 2702, auf die im Schritt 6960 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte teilweise freie Bandbreite für den entsprechenden VT2 oder VT1.5 sowohl in den Eingangs- als auch den Ausgangs-TSIs anzeigen, zuzugreifen und diesen zu untersuchen (Schritt 6983) Wenn dies der Fall ist, schreitet die Programmausführung zu Fig. 91 weiter, um sowohl in den Eingangs- als auch den Ausgangs-TSIs nach einem freien DS-0 in diesem VT zu suchen; wenn nicht, wird der VT2- oder VT1.5-Zähler, der im Schritt 6982 initialisiert wurde, um Eins erhöht (Schritt 6984), und der Wert des Zählers wird mit dem Wert der VT-Zählvariablen verglichen, um zu bestimmen, ob der Wert des Zählers kleiner ist. Wenn dies der Fall ist, kehrt die Programmausführung zum Schritt 6983 zurück, um den Status des nächsten VT2 oder VT1.5 in den betreffenden übereinstimmenden VT- Gruppen zu prüfen. Wenn der Wert des Zählers aber nicht kleiner als der Wert des VT-Zählwerts ist, dann gibt es keine weiteren VT2s oder VT1.5s in diesen VT-Gruppen, die geprüft werden können. Anders ausgedrückt war die Suche nach einem teilweise freien VT2 oder VT1.5 in dieser Eingangs- und Ausgangs-VT-Gruppe erfolglos, was im Schritt 6986 angezeigt wird, und die Programmausführung kehrt zum Schritt 6943 von Fig. 78 zurück, um eine weitere Eingangs- und Ausgangs-VT-Gruppe auszuwählen und zu prüfen.
Die Funktionen von Fig. 88-90 duplizieren im wesentlichen die Funktion von Fig. 87. Während der Schritt 6983 von Fig. 87 nach einer teilweiseteilweise-VT2- oder VT1.5-Kombination prüft, prüft der Schritt 6990 von Fig. 88 nach einer teilweise frei- Kombination, der Schritt 6997 von Fig. 89 prüft nach einer frei-teilweise-Kombination und Schritt 7004 von Fig. 90 prüft nach einer frei-frei-Kombination.
Die Funktion von Fig. 91 wird erreicht, wenn ein voll oder teilweise freier VT2 oder VT1.5 in Fig. 87 gefunden wurde. Im Schritt 7008 wird der derzeitige Zählwert des VT2- oder VT1.5-TSB-Zählers - abhängig vom Wert von VT# - verwendet, um DS0- Zeitschlitzblockstatustabellen 2703 (siehe Fig. 27) in den DS-0-Zeitschlitzblockstatusmatrizen 3100 (siehe Fig. 31), die dem geeignet freien VT2 oder VT1.5 in den Eingangs- und Ausgangs-TSIs entsprechen, zu identifizieren und auf diese zuzugreifen. Außerdem wird im Schritt 7009 ein (nicht gezeigter) DS0-TSB-Zähler auf Null initialisiert. Der Zählwert dieses Zählers wird dann verwendet, um auf einen entsprechenden Eintrag 2713 in jeder einzelnen der beiden Tabellen 2703, auf die im Schritt 7008 zugegriffen wurde, um zu bestimmen, ob ihre Inhalte anzeigen, daß die entsprechenden DS0s sowohl in den Eingangs- als auch den Ausgangs-TSIs frei sind, zuzugreifen und diese zu untersuchen (Schritt 7010). Wenn dies der Fall ist, ist das DS-0 verfügbar, und die Programmausführung schreitet zu Fig. 95 fort; wenn nicht, ist der DS-0 nicht verfügbar und der nächste DS-0 muß geprüft werden. Der DS0-TSB-Zähler wird deshalb im Schritt 7011 um Eins erhöht, und der Wert des Zählers wird im Schritt 7012 mit dem Wert der TS-Zählvariablen verglichen. Wenn der Wert des Zählers kleiner als der Wert des TS-Zählwerts ist, müssen weitere DS0s in diesem VT2 oder VT1.5 geprüft werden, und somit kehrt die Programmausführung zum Schritt 7010 zurück, um den Status des nächsten DS-0 zu überprüfen. Wenn der Wert des Zählers aber nicht kleiner als der Wert des TS-Zählwerts ist, gibt es keine weiteren DS-0s in diesem VT2 oder VT1.5, die geprüft werden können. Anders ausgedrückt war die Suche nach einem freien DS-0 in diesem Eingangs- und Ausgangs-VT2 oder VT1.5 erfolglos, was im Schritt 7013 angezeigt wird, und die Programmausführung kehrt dorthin zu Fig. 87 zurück, woher sie kam, um einen weiteren VT2 oder VT1.5 zu wählen.
Fig. 92-94 duplizieren im wesentlichen Fig. 91. Der Eintritt in die Funktion von Fig. 92 erfolgt von Fig. 88 und der Schritt 7016 prüft nur den Eintrag 2713 der Tabelle 2703 des Eingangs-TSI 131, weil das DS-0 des Ausgangs-TSI bekanntlich aus Fig. 88 frei ist, und wenn die Prüfung erfolglos ist, kehrt sie zu Fig. 88 zurück. Ähnlich erfolgt der Eintritt in die Funktion von Fig. 93 von Fig. 89, und der Schritt 7022 prüft nur den Eintrag 2713 der Tabelle 2703 des Ausgangs-TSI 141, weil das DS-0 des Eingangs-TSI bekanntlich aus Fig. 89 frei ist, und wenn die Prüfung erfolglos ist, kehrt sie zu Fig. 89 zurück. Auf ähnliche Weise erfolgt der Eintritt in die Funktion von Fig. 94 von Fig. 90 und der Schritt 7028 prüft die Einträge 2713 der Tabelle 2703 der Eingangs- und Ausgangs-TSIs pro forma, die niemals erfolglos sein sollte, weil die DS-0s bekanntlich aus Fig. 90 frei sind, und schreitet dann wie auch Fig. 91-94 zu Fig. 95 fort.
Nunmehr mit Bezug auf Fig. 95 werden beide Einträge 2713, die gerade erfolgreich in Fig. 91, 92, 93 oder 94 auf übereinstimmende freie DS-0s untersucht wurden, als belegt markiert (Schritt 7032). Wenn die Einträge 3001 der VT-Gruppenstatusmatrizen 3000 für den Eingangs- und Ausgangs-VT2 oder VT1.5, die das betreffende DS0 enthalten, keinen VT-Typ anzeigen, werden sie außerdem so markiert, daß VT2 oder VT1.5 angezeigt wird - abhängig von dem derzeitigen Wert der Variablen VT# - (Schritt 7033). Außerdem werden die Einträge 2712 der Tabellen 2702, die dem VT2 oder VT2.5 entsprechen, der das betreffende DS0 enthält (angezeigt durch den derzeitigen Zählwert entweder des VT2- oder des VT1.5-TSB-Zählers - abhängig von dem derzeitigen Wert der Variablen VT#), und die Einträge 2711 der Tabellen 2701, die dem STS-1 entsprechen, der wiederum diesen VT2 oder VT1.5 enthält (angezeigt durch den derzeitigen Zählwert des STS-1-TSB-Zählers), aktualisiert, so daß ein teilweise frei- oder belegt- Status angezeigt wird (Schritt 7034), und zwar ähnlich wie zuvor für die Schritte 3732 von Fig. 43 beschrieben. Die DS-0-Verbindung ist nun bereit, in Steuerspeicher des Eingangs-TSI 131, des Ausgangs-TSI 141 und des TMS 120 programmiert zu werden, und somit werden die Ergebnisse der Wegesuche in die TSI- und TMS-Programmierregister geladen (Schritt 7035). Da der Aufbau erfolgreich abgeschlossen wurde, kehrt die Prozedur zum Schritt 6803 von Fig. 68 zurück (Schritt 7036).
Es versteht sich natürlich, daß Fachleuten vielfältige Änderungen und Modifikationen an den oben beschriebenen Ausführungsbeispielen offensichtlich sein werden. Zum Beispiel kann die Erfindung auf jedes beliebige dreistufige Vermittlungsnetz angewandt werden, das aus Zeit- und/oder Raumvermittlungsstufen besteht. Spezifische Beispiele sind u. a. ein Raum-Raum- Raum-Vermittlungsnetz oder ein Raum-Zeit-Raum-Vermittlungsnetz. Diese Varianten können abhängig vom Format der auf dem Netz transportierten Informationen gewählt werden. Zusätzlich kann die Erfindung auf jedes Netz angewandt werden, in dem eine beliebige einzelne Stufe in einem beliebigen Netz durch ein dreistufiges Netz gemäß der vorliegenden Erfindung ersetzt werden kann. Außerdem können mehrstufige Felder in dreistufige Teilmengen unterteilt werden, oder der Algorithmus kann für parallele Suchen über alle Stufen hinweg erweitert werden. Zum Beispiel würde die Suchhierarchie für ein vierstufiges Feld auf teilweise-teilweise-teilweise, teilweise-teilweise frei usw. erweitert. Solche Veränderungen und Modifikationen können vorgenommen werden.

Claims

1. Verfahren zur Bereitstellung einer vermittelten Verbindung einer gegebenen Bandbreite als eine Ansammlung einer Vielzahl verfügbarer vermittelter Verbindungen kleinerer Bandbreite, die durch ein mehrstufiges Vermittlungsnetz (100) mit Stufen (131, 120, 141), die durch einzeln zwischen einer Vielzahl vermittelter Verbindungen zeitmultiplexierte Wege (171, 181) verbunden sind, bereitgestellt werden, wobei das Verfahren dadurch gekennzeichnet ist, daß die vermittelten Verbindungen kleinerer Bandbreite aus vermittelten Verbindungen mit einer Hierarchie von Datenraten, umfassend mindestens eine hohe Rate (STS, VT) und eine niedrigere Rate (DS-0), ausgewählt werden, und das Verfahren die folgenden Schritte umfaßt:

Finden (3201-3210) mindestens einer verfügbaren vermittelten Verbindung mit der hohen Rate durch das mehrstufige Vermittlungsnetz über mindestens einen der Wege zur Erfüllung eines Teils der gegebenen Bandbreite;

Finden (3211-3212) mindestens einer verfügbaren vermittelten Verbindung mit der niedrigeren Rate durch das mehrstufige Vermittlungsnetz über mindestens einen der Wege zur Erfüllung des anderen Teils der gegebenen Bandbreite; und

Bereitstellen (3507-3510; 3729-3734; 4528-4536; 5331-5336; 6131-6136; 7032-7036) der gefundenen verfügbaren vermittelten Verbindungen durch das mehrstufige Netz über mindestens einen der Wege, die dann zusammen als die vermittelte Verbindung einer gegebenen Bandbreite dienen.

2. Verfahren nach Anspruch 1, wobei:

der Schritt des Findens mindestens einer verfügbaren vermittelten Verbindung mit der hohen Rate den Schritt

Wegesuchen (3202, 3204, 3206, 3208, 3210) für die verfügbaren vermittelten Verbindungen mit der hohen Rate zur Erfüllung eines möglichst großen Teils der gegebenen Bandbreite; und

der Schritt des Findens mindestens einer verfügbaren vermittelten Verbindung mit der niedrigeren Rate den Schritt

Wegesuchen (3212) für die verfügbaren vermittelten Verbindungen mit der niedrigeren Rate zur Erfüllung jeglicher etwaiger unerfüllter Bandbreite der gegebenen Bandbreite

umfaßt.

3. Verfahren nach Anspruch 1, wobei:

der Schritt des Findens mindestens einer verfügbaren vermittelten Verbindung mit der hohen Rate die folgenden Schritte umfaßt:

Aufteilen (3201) der gegebenen Bandbreite in mindestens eine erste vermittelte Verbindung mit der hohen Rate,

Aufteilen (3201) jedes etwaigen Rests der gegebenen Bandbreite in mindestens eine zweite vermittelte Verbindung mit der niedrigeren Rate,

Versuchen (3202, 3204, 3206, 3208, 3210), eine verfügbare mindestens eine erste vermittelte Verbindung mit der hohen Rate zu finden, und

selektives Versagen (3202, 3204, 3206, 3208, 3210), eine verfügbare mindestens eine versuchte erste vermittelte Verbindung zu finden; und

der Schritt des Findens mindestens einer verfügbaren vermittelten Verbindung mit der niedrigeren Rate die folgenden Schritte umfaßt:

als Reaktion auf das Versagen, eine verfügbare mindestens eine versuchte erste vermittelte Verbindung zu finden, Aufteilen (3211) der Bandbreite jeder etwaigen erfolglos gebliebenen versuchten ersten vermittelten Verbindung in eine Vielzahl dritter vermittelter Verbindungen mit der niedrigeren Rate, und

Finden verfügbarer (3212) dritter vermittelter Verbindungen und etwaiger zweiter vermittelter Verbindungen mit der niedrigeren Rate.

4. Verfahren nach Anspruch 1 zur Bereitstellung der vermittelten Verbindung der gegebenen Bandbreite zwischen einem Eingangsport (161) und einem Ausgangsport (151) des Vermittlungsnetzes als die Ansammlung der Vielzahl von Verbindungen kleinerer Bandbreite zwischen dem Eingang und dem Ausgang durch das Vermittlungsnetz, wobei:

Aufteilen (3201) der gegebenen Bandbreite in mindestens eine erste unitärvermittelte Verbindung mit einer hohen Datenrate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes, wobei die erste unitärvermittelte Verbindung eine einer Vielzahl von unitärvermittelten Verbindungen ist, die durch das Vermittlungsnetz zwischen Eingängen und Ausgängen des Vermittlungsnetzes mit einer Hierarchie von Datenraten (STS, VT, DS-0) bereitgestellt wird, die mindestens die hohe Rate und die niedrigere Rate umfaßt,

Aufteilen (3201) jedes etwaigen Rests der gegebenen Bandbreite in mindestens eine zweite unitärvermittelte Verbindung mit der niedrigeren Datenrate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes, wobei die zweite unitärvermittelte Verbindung eine der Vielzahl von unitärvermittelten Verbindungen ist, die durch das Vermittlungsnetz bereitgestellt wird,

Versuchen (3202, 3204, 3206, 3208, 3210), die mindestens eine erste unitärvermittelte Verbindung mit der hohen Datenrate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes bereitzustellen, um einen Teil der gegebenen Bandbreite zu erfüllen, und

selektives Versagen (3202, 3204, 3206, 3208, 3210), mindestens eine versuchte erste unitärvermittelte Verbindung bereitzustellen;

der Schritt des Findens mindestens einer verfügbaren vermittelten Verbindung mit der niedrigeren Rate den folgenden Schritt umfaßt:

als Reaktion auf das Versagen, mindestens eine versuchte erste unitärvermittelte Verbindung bereitzustellen, Aufteilen (3211) der Bandbreite jeder etwaigen erfolglos gebliebenen versuchten ersten unitärvermittelten Verbindung in eine Vielzahl dritter unitärvermittelter Verbindungen mit der niedrigeren Rate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes, wobei die dritte unitärvermittelte Verbindung eine der Vielzahl von unitärvermittelten Verbindungen ist, die durch das Vermittlungsnetz bereitgestellt wird; und

der Schritt des Bereitstellens der gefundenen verfügbaren vermittelten Verbindungen den folgenden Schritt umfaßt:

Bereitstellen (3212) der dritten unitärvermittelten Verbindungen und etwaiger zweiter unitärvermittelter Verbindungen mit der niedrigeren Rate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes zur Erfüllung des anderen Teils der gegebenen Bandbreite.

5. Verfahren nach Anspruch 2, wobei das Vermittlungsnetz ein dreistufiges Netz mit Vermittlungselementen (131, 120, 141) ist und eine Hierarchie (2700) von Statustabellen (2701-2703) für jedes einzelne Eingangs-Vermittlungselement (131) und jedes einzelne Ausgangs-Vermittlungselement (141) des Netzes enthält, wobei die Hierarchie von Statustabellen der Hierarchie von Datenraten entspricht, wobei jede Statustabelle Einträge (2711, 2712, 2713) aufweist, die jeweils die Verfügbarkeit von Zeitschlitzen mit Bandbreite der entsprechenden Rate definieren, die das entsprechende einzelne Eingangs- oder Ausgangs- Vermittlungselement mit einer Vermittlungszwischenstufe (120) des Netzes verbinden, und Verfügbarkeit als voll verfügbar, teilweise verfügbar oder nicht verfügbar definieren, wobei:

der Schritt des Wegesuchens für die verfügbaren Verbindungen mit der hohen Rate den Schritt

Finden (3501-3503, 3701-3727, 4501-4527, 5301- 5327, 6101-6127) erster, voll verfügbare Bandbreite definierender Einträge in Hochraten-Statustabellen zum Anpassen erster Zeitschlitze eines Eingangs- Vermittlungselements und eines Ausgangs- Vermittlungselements, die für die Verbindung der gegebenen Bandbreite verwendet werden sollen, um einen möglichst großen Teil der gegebenen Bandbreite zu erfüllen,

Markieren (3507-3508, 3729-3732, 4528-4535, 5331-5335, 6131-6134) der ersten Einträge als nicht verfügbar, und

Markieren (3507, 3731, 4533, 5333, 6133) zweiter Einträge in den Statustabellen für die niedrigere Rate, die den ersten Einträgen entsprechen, als nicht verfügbar und

der Schritt des Bereitstellens der gefundenen verfügbaren vermittelten Verbindungen den Schritt

Programmieren (3509, 3733, 4533, 5335, 6135) einer Verbindung zwischen den ersten passenden Zeitschlitzen in Steuerspeicher (305, 1305) der Eingangs- und Ausgangs-Vermittlungselemente und der Vermittlungszwischenstufe

umfaßt.

6. Verfahren nach Anspruch 5, wobei der Schritt des Wegesuchens für die verfügbaren Verbindungen mit der niedrigeren Rate die folgenden Schritte umfaßt:

Finden (3701-3727, 4501-4527, 5301-5327, 6101- 6127) zweiter, mindestens teilweise verfügbare Bandbreite definierender Einträge in den Hochraten- Statustabellen zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs-Vermittlungselemente,

für die zweiten Einträge, Finden (6901-7030) dritter, mindestens teilweise verfügbare Bandbreite definierender Einträge zum Anpassen dritter Zeitschlitze in Niedrigraten-Statustabellen, die den zweiten Einträgen entsprechen,

selektives Markieren (3731, 4533, 5333, 6133, 7032) der dritten Einträge als teilweise verfügbar oder nicht verfügbar, und

selektives Markieren (3729-3732, 4528-4534, 5331-5334, 6131-6134, 7033-7034) der zweiten Einträge entweder als teilweise verfügbar oder als nicht verfügbar; und

der Schritt des Bereitstellens der gefundenen verfügbaren vermittelten Verbindungen weiterhin den Schritt

Programmieren (7035) einer Verbindung zwischen den dritten passenden Zeitschlitzen in Steuerspeicher der Eingangs- und Ausgangs-Vermittlungselemente und der Vermittlungszwischenstufe

umfaßt.

7. Verfahren nach Anspruch 6, wobei:

der Schritt des Findens zweiter Einträge die Schritte

Versuchen, anfängliche zweite Einträge in den Hochraten-Statustabellen zu finden (3703, 4503, 5303, 6103), die teilweise verfügbare Bandbreite definieren, zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs-Vermittlungselemente,

als Reaktion auf das Nicht-Finden der anfänglichen zweiten Einträge oder das Finden der anfänglichen zweiten Einträge, aber Nicht-Finden der dritten Einträge in den Niedrigraten-Statustabellen, die den anfänglichen zweiten Einträgen entsprechen, Versuchen, zweite Zwischeneinträge zu finden (3707, 3711, 4507, 4511, 5311, 6107, 6111), von denen einer teilweise verfügbare Bandbreite und der andere voll verfügbare Bandbreite in den Hochraten-Statustabellen definiert, zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs-Vermittlungselemente, und

als Reaktion entweder auf das Nicht-Finden der zweiten Zwischeneinträge oder das Finden der zweiten Zwischeneinträge, aber Nicht-Finden der dritten Einträge in den Niedrigraten-Statustabellen, die den anfänglichen zweiten Zwischeneinträgen entsprechen, Versuchen, letzte zweite Einträge zu finden (3715, 3727, 4515, 5315, 5327, 6115, 6127), die voll verfügbare Bandbreite in den Hochraten-Statustabellen definieren, zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs-Vermittlungselemente;

der Schritt des Findens dritter Einträge die folgenden Schritte:

für jedes Paar gefundener zweiter Einträge, Versuchen, anfängliche dritte Einträge zu finden (6903, 6907, 6911, 6915, 6983, 6990), die teilweise freie Bandbreite definieren, zum Anpassen dritter Zeitschlitze in den Niedrigraten-Statustabellen, die dem Paar gefundener zweiter Einträge entsprechen,

als Reaktion auf das Nicht-Finden der anfänglichen dritten Einträge, Versuchen, dritte Zwischeneinträge zu finden (6919, 6923, 6927, 6931, 6983, 6990, 6997), von denen einer teilweise freie Bandbreite und der andere voll freie Bandbreite definiert, zum Anpassen dritter Zeitschlitze in Niedrigraten-Statustabellen, die dem Paar gefundener zweiter Einträge entsprechen, und

als Reaktion auf das Nicht-Finden der dritten Zwischeneinträge, Versuchen, letzte dritte Einträge zu finden (7004, 7010, 7016, 7022, 7028), die voll freie Bandbreite in den Niedrigraten-Statustabellen definieren, zum Anpassen dritter Zeitschlitze in Niedrigraten-Statustabellen, die dem Paar gefundener zweiter Einträge entsprechen; und

der Schritt des Markierens der dritten Einträge den Schritt

als Reaktion auf das Finden etwaiger dritter Einträge, selektives Markieren (7032-7034) der gefundenen dritten Einträge als teilweise verfügbar oder nicht verfügbar

umfaßt.

8. Vermittlungsanordnung mit:

einem mehrstufigen Vermittlungsnetz (100) mit Stufen (131, 120, 141), die durch Wege (171, 181) verbunden sind, die durch eine Vielzahl vermittelter Verbindungen einzeln zeitmultiplexiert sind, das eine vermittelte Verbindung einer gegebenen Bandbreite als eine Ansammlung einer Vielzahl verfügbarer vermittelter Verbindungen kleinerer Bandbreite bereitstellt, wobei die Vermittlungsanordnung durch folgendes gekennzeichnet ist:

das mehrstufige Vermittlungsnetz vermittelt Verbindungen mit einer Hierarchie von Datenraten (STS, VT, DS-0), die mindestens eine hohe Rate und eine niedrigere Rate umfaßt;

ein Mittel (110: 3201-3210), das auf eine Anforderung einer vermittelten Verbindung einer gegebenen Bandbreite reagiert, zum Finden mindestens einer verfügbaren vermittelten Verbindung mit der hohen Rate durch das mehrstufige Vermittlungsnetz über mindestens einen der Wege zur Erfüllung eines Teils der gegebenen Bandbreite;

ein Mittel (110: 3211-3212), das auf die Anforderung reagiert, zum Finden mindestens einer verfügbaren vermittelten Verbindung mit der niedrigeren Rate durch das mehrstufige Vermittlungsnetz über mindestens einen der Wege zur Erfüllung des anderen Teils der gegebenen Bandbreite; und

ein Mittel (110, 305, 1305, 1701) zum Bewirken, daß das mehrstufige Vermittlungsnetz die gefundenen verfügbaren vermittelten Verbindungen durch das mehrstufige Vermittlungsnetz über mindestens einen der Wege bereitstellt, die dann zusammen als die angeforderte Verbindung dienen.

9. Vermittlungsanordnung nach Anspruch 8, wobei:

das Mittel zum Finden mindestens einer verfügbaren vermittelten Verbindung mit der hohen Rate

ein Mittel (110: 3202, 3204, 3206, 3208, 3210) zum Wegesuchen für die verfügbaren vermittelten Verbindungen mit der hohen Rate zur Erfüllung eines möglichst großen Teils der gegebenen Bandbreite; und

das Mittel zum Finden mindestens einer verfügbaren vermittelten Verbindung mit der niedrigeren Rate

ein Mittel (110: 3212) zum Wegesuchen für die verfügbaren vermittelten Verbindungen mit der niedrigeren Rate zur Erfüllung jeglicher etwaiger unerfüllter Bandbreite der gegebenen Bandbreite umfaßt.

10. Vermittlungsanordnung nach Anspruch 8, wobei:

ein erstes Mittel (110: 3201) zum Aufteilen der gegebenen Bandbreite in mindestens eine erste vermittelte Verbindung mit der hohen Rate, und

ein Mittel (110: 3202, 3204, 3206, 3208, 3210), das an das erste Mittel zum Aufteilen angekoppelt ist, zum Versuchen, eine verfügbare mindestens eine erste vermittelte Verbindung mit der hohen Rate zu finden; und

ein zweites Mittel (110: 3201) zum Aufteilen jedes etwaigen Rests der gegebenen Bandbreite in mindestens eine zweite vermittelte Verbindung mit der niedrigeren Rate,

ein drittes Mittel (110: 3211), das auf das Versagen, eine verfügbare mindestens eine versuchte erste vermittelte Verbindung zu finden, reagiert, zum Aufteilen der Bandbreite jeder etwaigen erfolglos gebliebenen versuchten ersten vermittelten Verbindung in eine Vielzahl dritter vermittelter Verbindungen mit der niedrigeren Rate, und

ein Mittel (110: 3212), das an das zweite und das dritte Mittel zum Aufteilen angekoppelt ist, zum Finden verfügbarer dritter vermittelter Verbindungen und etwaiger zweiter vermittelter Verbindungen mit der niedrigeren Rate

umfaßt.

11. Vermittlungsanordnung nach Anspruch 8, wobei:

das mehrstufige Vermittlungsnetz unitärvermittelte Verbindungen zwischen Eingängen (161) und Ausgängen (151) des Vermittlungsnetzes mit einer Hierarchie von Datenraten (STS, VT, DS-0) bereitstellt, die mindestens eine hohe Rate und eine niedrigere Rate umfaßt;

ein erstes Mittel (110: 3201), das auf eine Anforderung einer vermittelten Verbindung einer gegebenen Bandbreite zwischen einem Eingang und einem Ausgang des Vermittlungsnetzes reagiert, zum Aufteilen der gegebenen Bandbreite in mindestens eine erste unitärvermittelte Verbindung mit der hohen Rate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes, und

ein Mittel (110: 3202, 3204, 3206, 3208, 3210), das an das erste Mittel zum Aufteilen angekoppelt ist, zum Versuchen, die mindestens eine erste unitärvermittelte Verbindung mit der hohen Rate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes zu finden, um einen Teil der gegebenen Bandbreite zu erfüllen;

ein zweites Mittel (110: 3201) zum Aufteilen jedes etwaigen Rests der gegebenen Bandbreite in mindestens eine zweite unitärvermittelte Verbindung mit der niedrigeren Rate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes,

ein drittes Mittel (110: 3211), das auf das Versagen, mindestens eine versuchte erste unitärvermittelte Verbindung zu finden, reagiert, zum Aufteilen der Bandbreite jeder etwaigen erfolglos gebliebenen versuchten ersten unitärvermittelten Verbindung in eine Vielzahl dritter unitärvermittelter Verbindungen mit der niedrigeren Rate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes, und

ein Mittel (110: 3212), das an das zweite und das dritte Mittel zum Aufteilen angekoppelt ist, zum Finden der dritten unitärvermittelten Verbindungen und etwaiger zweiter unitärvermittelter Verbindung mit der niedrigeren Rate zwischen dem Eingang und dem Ausgang des Vermittlungsnetzes zur Erfüllung des anderen Teils der gegebenen Bandbreite

umfaßt.

12. Vermittlungsanordnung nach Anspruch 8, wobei:

das Vermittlungsnetz ein dreistufiges Netz mit Vermittlungselementen (131, 120, 141) ist und eine Hierarchie (2700) von Statustabellen (2701-2703) für jedes einzelne Eingangs-Vermittlungselement (131) und jedes einzelne Ausgangs-Vermittlungselement (141) des Netzes enthält, wobei die Hierarchie von Statustabellen der Hierarchie von Datenraten entspricht, wobei jede Statustabelle Einträge (2711, 2712, 2713) aufweist, die jeweils die Verfügbarkeit von Zeitschlitzen mit Bandbreite der entsprechenden Rate definieren, die das entsprechende einzelne Eingangs- oder Ausgangs- Vermittlungselement mit einer Vermittlungszwischenstufe (120) des Netzes verbinden, und Verfügbarkeit als voll verfügbar, teilweise verfügbar oder nicht verfügbar definieren; und

das Mittel zum Finden von Verbindungen der hohen Rate folgendes umfaßt:

ein Mittel (110: 3501-3503, 3701-3727, 4501- 4527, 5301-5327, 6101-6127) zum Finden erster, voll verfügbare Bandbreite definierender Einträge in Hochraten-Statustabellen zum Anpassen erster Zeitschlitze eines Eingangs-Vermittlungselements und eines Ausgangs-Vermittlungselements, die für die Verbindung der gegebenen Bandbreite verwendet werden sollen, um einen möglichst großen Teil der gegebenen Bandbreite zu erfüllen,

ein Mittel (110: 3507-3508, 3729-3732, 4528- 4535, 5331-5335, 6131-6134) zum Markieren der ersten Einträge als nicht verfügbar, und

ein Mittel (110: 3507, 3731, 4533, 5333, 6133) zum Markieren zweiter Einträge in den Statustabellen für die niedrigere Rate, die den ersten Einträgen entsprechen, als nicht verfügbar; und

wobei das mehrstufige Vermittlungsnetz weiterhin folgendes umfaßt:

ein Mittel (110, 601-618, 1601-1623, 2601-2602) zum Programmieren einer Verbindung zwischen den ersten passenden Zeitschlitzen in Steuerspeicher (305, 1305) der Eingangs- und Ausgangs-Vermittlungselemente und der Vermittlungszwischenstufe.

13. Vermittlungsanordnung nach Anspruch 12, wobei das Mittel zum Finden von Verbindungen der niedrigeren Rate folgendes umfaßt:

ein Mittel (110: 3701-3727, 4501-4527, 5301- 5327, 6101-6127) zum Finden zweiter, mindestens teilweise verfügbare Bandbreite definierender Einträge in den Hochraten-Statustabellen zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs- Vermittlungselemente,

ein Mittel (110: 6901-7030) zum Finden dritter, mindestens teilweise verfügbare Bandbreite definierender Einträge für die zweiten Einträge zum Anpassen dritter Zeitschlitze in Niedrigraten- Statustabellen, die den zweiten Einträgen entsprechen,

ein Mittel (110: 3731, 4533, 5333, 6133, 7032) zum selektiven Markieren der dritten Einträge als teilweise verfügbar oder nicht verfügbar, und

ein Mittel (110: 3729-3732, 4528-4534, 5331- 5334, 6131-6134, 7033-7034) zum selektiven Markieren der zweiten Einträge entweder als teilweise verfügbar oder als nicht verfügbar; und wobei die Mittel zum Programmieren

ein Mittel (110: 7035) zum Programmieren einer Verbindung zwischen den dritten passenden Zeitschlitzen in Steuerspeicher der Eingangs- und Ausgangs- Vermittlungselemente und der Vermittlungszwischenstufe

enthalten.

14. Vermittlungsanordnung nach Anspruch 13, wobei das Mittel zum Finden zweiter Einträge folgendes umfaßt:

ein Mittel (110: 3703, 4503, 5303, 6103) zum Versuchen, anfängliche zweite Einträge in den Hochraten-Statustabellen zu finden, die teilweise verfügbare Bandbreite definieren, zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs- Vermittlungselemente,

ein Mittel (110: 3707, 3711, 4507, 4511, 5307 5311, 6107, 6111), das entweder auf das Nicht-Finden der anfänglichen zweiten Einträge oder auf das Finden der anfänglichen zweiten Einträge, aber Nicht-Finden der dritten Einträge in den Niedrigraten- Statustabellen, die den anfänglichen zweiten Einträgen entsprechen, reagiert, zum Versuchen, zweite Zwischeneinträge zu finden, von denen einer teilweise verfügbare Bandbreite und der andere voll verfügbare Bandbreite in den Hochraten-Statustabellen definiert, zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs-Vermittlungselemente, und

ein Mittel (110: 3715, 3727, 4515, 4527, 5315, 5327, 6115, 6127), das entweder auf das Nicht-Finden der zweiten Zwischeneinträge oder auf das Finden der zweiten Zwischeneinträge, aber Nicht-Finden der dritten Einträge in den Niedrigraten-Statustabellen, die den zweiten Zwischeneinträgen entsprechen, reagiert, zum Versuchen, letzte zweite Einträge zu finden, die voll verfügbare Bandbreite in den Hochraten-Statustabellen definieren, zum Anpassen zweiter Zeitschlitze der Eingangs- und Ausgangs-Vermittlungselemente;

das Mittel zum Finden dritter Einträge folgendes umfaßt:

ein Mittel (110: 6903, 6907, 6911, 6915, 6983, 6990) zum Versuchen, für jedes Paar gefundener zweiter Einträge anfängliche dritte Einträge zu finden, die teilweise freie Bandbreite definieren, zum Anpassen dritter Zeitschlitze in den Niedrigraten- Statustabellen, die dem Paar gefundener zweiter Einträge entsprechen,

ein Mittel (110: 6919, 6923, 6927, 6931, 6983, 6990, 6997), das auf das Nicht-Finden der anfänglichen dritten Einträge reagiert, zum Versuchen, dritte Zwischeneinträge zu finden, von denen einer teilweise freie Bandbreite und der andere voll freie Bandbreite definiert, zum Anpassen dritter Zeitschlitze in Niedrigraten-Statustabellen, die dem Paar gefundener zweiter Einträge entsprechen, und

ein Mittel (110: 7004, 7010, 7016, 7022, 7028), das auf das Nicht-Finden der dritten Zwischeneinträge reagiert, zum Versuchen, letzte dritte Einträge zu finden, die voll freie Bandbreite definieren, zum Anpassen dritter Zeitschlitze in Niedrigraten- Statustabellen, die dem Paar gefundener zweiter Einträge entsprechen; und

das Mittel (110: 7032-7034) zum Markieren der dritten Einträge auf das Finden etwaiger dritter Einträge reagiert, um die gefundenen dritten Einträge selektiv als teilweise verfügbar oder nicht verfügbar zu markieren.