DE69225161D1 - Verfahren und Vorrichtung zur Untersuchung des Leitermusters auf gedruckten Schaltungen - Google Patents

Verfahren und Vorrichtung zur Untersuchung des Leitermusters auf gedruckten Schaltungen

Info

Publication number
DE69225161D1
DE69225161D1 DE69225161T DE69225161T DE69225161D1 DE 69225161 D1 DE69225161 D1 DE 69225161D1 DE 69225161 T DE69225161 T DE 69225161T DE 69225161 T DE69225161 T DE 69225161T DE 69225161 D1 DE69225161 D1 DE 69225161D1
Authority
DE
Germany
Prior art keywords
examining
conductor pattern
printed circuits
printed
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69225161T
Other languages
English (en)
Inventor
Yoshinori Sezaki
Tetsuo Hoki
Takao Kanai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Application granted granted Critical
Publication of DE69225161D1 publication Critical patent/DE69225161D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
DE69225161T 1991-02-08 1992-02-07 Verfahren und Vorrichtung zur Untersuchung des Leitermusters auf gedruckten Schaltungen Expired - Lifetime DE69225161D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3039181A JP2696000B2 (ja) 1991-02-08 1991-02-08 プリント基板のパターン検査方法

Publications (1)

Publication Number Publication Date
DE69225161D1 true DE69225161D1 (de) 1998-05-28

Family

ID=12545946

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69225161T Expired - Lifetime DE69225161D1 (de) 1991-02-08 1992-02-07 Verfahren und Vorrichtung zur Untersuchung des Leitermusters auf gedruckten Schaltungen

Country Status (5)

Country Link
US (1) US5272762A (de)
EP (1) EP0498462B1 (de)
JP (1) JP2696000B2 (de)
KR (1) KR960014194B1 (de)
DE (1) DE69225161D1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600734A (en) * 1991-10-04 1997-02-04 Fujitsu Limited Electron beam tester
US5760893A (en) * 1996-12-24 1998-06-02 Teradyne, Inc. Method and apparatus for inspecting component placement and solder connection in printed circuit board manufacture
US5909641A (en) * 1997-02-24 1999-06-01 At&T Wireless Services Inc. Transmit/receive switch
US6038336A (en) * 1997-12-04 2000-03-14 Daewoo Electronics Co., Ltd. PCB testing circuit for an automatic inserting apparatus and a testing method therefor
JP4071866B2 (ja) * 1998-07-31 2008-04-02 イビデン株式会社 配線パターン検査装置
JP2004127220A (ja) * 2002-10-01 2004-04-22 Aisin Engineering Kk コード読取装置
CN101990046B (zh) * 2009-07-31 2014-03-26 鸿富锦精密工业（深圳）有限公司 数字图像检测系统及方法
CN101995412B (zh) * 2010-08-30 2012-09-05 中国科学院计算技术研究所 一种鲁棒的玻璃划伤缺陷检测方法及其装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500202A (en) * 1982-05-24 1985-02-19 Itek Corporation Printed circuit board defect detection of detecting maximum line width violations
DE3476916D1 (en) * 1983-04-28 1989-04-06 Hitachi Ltd Method of detecting pattern defect and its apparatus
US4794647A (en) * 1985-04-08 1988-12-27 Northern Telecom Limited Automatic optical inspection system
DE3786699T2 (de) * 1986-05-10 1993-11-11 Fujitsu Ltd System zur Untersuchung von Mustern.
US5027417A (en) * 1989-03-31 1991-06-25 Dainippon Screen Mfg. Co., Ltd. Method of and apparatus for inspecting conductive pattern on printed board

Also Published As

Publication number Publication date
KR960014194B1 (ko) 1996-10-14
EP0498462B1 (de) 1998-04-22
JP2696000B2 (ja) 1998-01-14
EP0498462A3 (de) 1994-02-16
EP0498462A2 (de) 1992-08-12
JPH04256844A (ja) 1992-09-11
US5272762A (en) 1993-12-21
KR920016979A (ko) 1992-09-25

Similar Documents

Publication Publication Date Title
DE69032459D1 (de) Verfahren und Gerät zur Untersuchung eines leitenden Musters auf einer Leiterplatte
DE69421546T2 (de) Verfahren und vorrichtung zum kalibrieren einer verstarkungsschaltung
DE69125054D1 (de) Verfahren und Vorrichtung zur Mustererkennung
DE69321569D1 (de) Verfahren und Vorrichtung zur Zeicheneingabe
DE69328640D1 (de) Verfahren und Einrichtung zur Mustererkennung
DE69329777D1 (de) Vorrichtung und gerät zur isolierung von leiterplatten
DE69332739T2 (de) Verfahren und vorrichtung zur präparativen elektroforese
DE69333798D1 (de) Verfahren und gerat zur arbitrierung auf einen acyclischen gerichteten graph
DE69113537D1 (de) Verfahren und Vorrichtung zur Musterprüfung gedrukter Schaltungsplatten.
DE69024025D1 (de) Verfahren und Vorrichtung zur Druckbildverbesserung.
DE69515560D1 (de) Vorrichtung und Verfahren zum Schutz einer integrierten Schaltung
DE69227845D1 (de) Verfahren und vorrichtung zur untersuchung des untergrundes
DE59302702D1 (de) Vorrichtung und verfahren zum auflöten von bauelementen auf platinen
DE69110596D1 (de) Verfahren und Vorrichtung zum Betätigen einer elektronischen Vorrichtung.
DE69232229D1 (de) Vorrichtung und Verfahren zur Mustererkennung
DE69128697D1 (de) Verfahren und Gerät zur Prüfung von Verbindungen auf einer gedruckten Leiterplatte
DE69329354T2 (de) Verfahren und Gerät zur Mustererkennung
DE68902271D1 (de) Verfahren und vorrichtung zur erfassung des verdrahtungsmusters.
DE69225161D1 (de) Verfahren und Vorrichtung zur Untersuchung des Leitermusters auf gedruckten Schaltungen
DE69327684D1 (de) Verfahren und Vorrichtung zur Schriftzeichenmustererzeugung
DE69417273D1 (de) Verfahren und Vorrichtung zur Mustererkennung
DE69224151D1 (de) Vorrichtung und Verfahren zur Patientendateneingabe
DE59208691D1 (de) Verfahren und vorrichtung zur tankentlüftung
DE69109825D1 (de) Verfahren und Vorrichtung zur Inspektion der Linienbreiten einer gedruckten Schaltung.
DE69109253D1 (de) Verfahren und Vorrichtung zum Nivellieren von Lötzinn auf Leiterplatten.

Legal Events

Date Code Title Description
8332 No legal effect for de