DE69131472T2 - Verfahren zum Vorsehen eines synchronisierten Datencachespeicherbetriebs für Prozessoren in einer parallelen Verarbeitungsanordnung und parallele Verarbeitungsanordnung zur Durchführung des Verfahrens - Google Patents

Verfahren zum Vorsehen eines synchronisierten Datencachespeicherbetriebs für Prozessoren in einer parallelen Verarbeitungsanordnung und parallele Verarbeitungsanordnung zur Durchführung des Verfahrens

Info

Publication number
DE69131472T2
DE69131472T2 DE69131472T DE69131472T DE69131472T2 DE 69131472 T2 DE69131472 T2 DE 69131472T2 DE 69131472 T DE69131472 T DE 69131472T DE 69131472 T DE69131472 T DE 69131472T DE 69131472 T2 DE69131472 T2 DE 69131472T2
Authority
DE
Germany
Prior art keywords
parallel processing
processing arrangement
processors
carrying
data cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69131472T
Other languages
English (en)
Other versions
DE69131472D1 (de
Inventor
Michael Whelan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69131472D1 publication Critical patent/DE69131472D1/de
Application granted granted Critical
Publication of DE69131472T2 publication Critical patent/DE69131472T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
DE69131472T 1990-04-17 1991-04-12 Verfahren zum Vorsehen eines synchronisierten Datencachespeicherbetriebs für Prozessoren in einer parallelen Verarbeitungsanordnung und parallele Verarbeitungsanordnung zur Durchführung des Verfahrens Expired - Lifetime DE69131472T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/510,336 US5261067A (en) 1990-04-17 1990-04-17 Method and apparatus for providing synchronized data cache operation for processors in a parallel processing system

Publications (2)

Publication Number Publication Date
DE69131472D1 DE69131472D1 (de) 1999-09-02
DE69131472T2 true DE69131472T2 (de) 2000-02-17

Family

ID=24030331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69131472T Expired - Lifetime DE69131472T2 (de) 1990-04-17 1991-04-12 Verfahren zum Vorsehen eines synchronisierten Datencachespeicherbetriebs für Prozessoren in einer parallelen Verarbeitungsanordnung und parallele Verarbeitungsanordnung zur Durchführung des Verfahrens

Country Status (4)

Country Link
US (1) US5261067A (de)
EP (1) EP0453028B1 (de)
JP (1) JP3184552B2 (de)
DE (1) DE69131472T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68927946T2 (de) * 1988-08-02 1997-10-16 Philips Electronics Nv Verfahren und Vorrichtung für die Synchronisierung von parallelen Prozessoren unter Verwendung einer unscharf definierten Sperre
JPH07302200A (ja) * 1994-04-28 1995-11-14 Hewlett Packard Co <Hp> 順次付けロード動作および順序付け記憶動作を強制する命令を有するコンピュータのロード命令方法。
US5812810A (en) * 1994-07-01 1998-09-22 Digital Equipment Corporation Instruction coding to support parallel execution of programs
US5666506A (en) * 1994-10-24 1997-09-09 International Business Machines Corporation Apparatus to dynamically control the out-of-order execution of load/store instructions in a processor capable of dispatchng, issuing and executing multiple instructions in a single processor cycle
US6049889A (en) * 1995-06-07 2000-04-11 Digital Equipment Corporation High performance recoverable communication method and apparatus for write-only networks
US5897655A (en) * 1996-12-10 1999-04-27 International Business Machines Corporation System and method for cache replacement within a cache set based on valid, modified or least recently used status in order of preference
US6615281B1 (en) 2000-05-05 2003-09-02 International Business Machines Corporation Multi-node synchronization using global timing source and interrupts following anticipatory wait state
GB0015276D0 (en) 2000-06-23 2000-08-16 Smith Neale B Coherence free cache
ATE534080T1 (de) * 2003-09-04 2011-12-15 Koninkl Philips Electronics Nv Speicher zugreiffendes baum-artiges datenverarbeitungssystem
US8239879B2 (en) * 2008-02-01 2012-08-07 International Business Machines Corporation Notification by task of completion of GSM operations at target node
US8275947B2 (en) * 2008-02-01 2012-09-25 International Business Machines Corporation Mechanism to prevent illegal access to task address space by unauthorized tasks
US8200910B2 (en) * 2008-02-01 2012-06-12 International Business Machines Corporation Generating and issuing global shared memory operations via a send FIFO
US8255913B2 (en) * 2008-02-01 2012-08-28 International Business Machines Corporation Notification to task of completion of GSM operations by initiator node
US8146094B2 (en) * 2008-02-01 2012-03-27 International Business Machines Corporation Guaranteeing delivery of multi-packet GSM messages
US8484307B2 (en) * 2008-02-01 2013-07-09 International Business Machines Corporation Host fabric interface (HFI) to perform global shared memory (GSM) operations
US8214604B2 (en) * 2008-02-01 2012-07-03 International Business Machines Corporation Mechanisms to order global shared memory operations
WO2009122694A1 (ja) * 2008-03-31 2009-10-08 パナソニック株式会社 キャッシュメモリ装置、キャッシュメモリシステム、プロセッサシステム
US20120233410A1 (en) * 2011-03-13 2012-09-13 National Tsing Hua University Shared-Variable-Based (SVB) Synchronization Approach for Multi-Core Simulation
US8966461B2 (en) * 2011-09-29 2015-02-24 Advanced Micro Devices, Inc. Vector width-aware synchronization-elision for vector processors
US9513975B2 (en) 2012-05-02 2016-12-06 Nvidia Corporation Technique for computational nested parallelism
US11733932B2 (en) * 2013-09-27 2023-08-22 Hewlett Packard Enterprise Development Lp Data management on memory modules
PL233818B1 (pl) * 2017-07-24 2019-11-29 Icb Pharma Spolka Jawna Tomasz Swietoslawski Pawel Swietoslawski Urzadzenie do neutralizowania ektopasozytow
US10116436B1 (en) * 2017-09-26 2018-10-30 Intel Corporation Techniques for preventing memory timing attacks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3848234A (en) * 1973-04-04 1974-11-12 Sperry Rand Corp Multi-processor system with multiple cache memories
US4783736A (en) * 1985-07-22 1988-11-08 Alliant Computer Systems Corporation Digital computer with multisection cache
US4775955A (en) * 1985-10-30 1988-10-04 International Business Machines Corporation Cache coherence mechanism based on locking
US4959777A (en) * 1987-07-27 1990-09-25 Motorola Computer X Write-shared cache circuit for multiprocessor system
US5025366A (en) * 1988-01-20 1991-06-18 Advanced Micro Devices, Inc. Organization of an integrated cache unit for flexible usage in cache system design

Also Published As

Publication number Publication date
US5261067A (en) 1993-11-09
JPH04279960A (ja) 1992-10-06
EP0453028B1 (de) 1999-07-28
DE69131472D1 (de) 1999-09-02
EP0453028A3 (en) 1992-08-05
EP0453028A2 (de) 1991-10-23
JP3184552B2 (ja) 2001-07-09

Similar Documents

Publication Publication Date Title
DE69131472T2 (de) Verfahren zum Vorsehen eines synchronisierten Datencachespeicherbetriebs für Prozessoren in einer parallelen Verarbeitungsanordnung und parallele Verarbeitungsanordnung zur Durchführung des Verfahrens
DE69024636D1 (de) Verfahren und apparatur für sequentielle mikrobielle anreicherung in einer einzigen vorrichtung
DE69129677D1 (de) Verfahren zum Ansaugen von Substraten und Vorrichtung für deren Ausführung
DE59103974D1 (de) Verfahren zum Führen von Prozessgas in einer Apparatur sowie Apparatur zum Durchführen des Verfahrens.
DE69323790T2 (de) Verfahren und Vorrichtung für mehreren ausstehende Operationen in einem cachespeicherkohärenten Multiprozessorsystem
DE29506581U1 (de) Vorrichtung zur Durchführung eines Verfahrens zur Bearbeitung von Schneidegut
DE69118084D1 (de) Vorrichtung und Verfahren zum Herstellen von Etiketten für Sammelpost
AT378009B (de) Verfahren zum elektroplattieren und vorrichtung zur durchfuehrung des verfahrens
DE3788492D1 (de) Vorrichtung und Verfahren zur Verbesserung des Cachezugriffdurchflusses in Pipelineprozessoren.
DE69131821D1 (de) Vorrichtung zum Registrieren von Wörtern für Privatanwendungen in einem elektronischen Übersetzungs-/Mitteilungssystem
DE69212556T2 (de) System zum Fördern von Gegenständen im Laufe eines Prozesses
DE69109803T2 (de) Verfahren und Vorrichtung zur Aufrechterhaltung der Integrität eines Cachespeichers.
DE69210650D1 (de) Vorrichtung und Verfahren zum Elektroplattieren
DE59304566D1 (de) Verfahren zum Anstellen einer Kammerrakel an eine farbabgebende Walze und Vorrichtung zur Durchführung des Verfahrens
DE69626070T2 (de) Verfahren und Vorrichtung zum Etikettieren eines Mehrweg-assoziativen Cache-Speichers
DE59101844D1 (de) Verfahren zum Verarbeiten von in einer Schuppenformation anfallenden Druckereiprodukten.
DE69208442D1 (de) Vorrichtung und Verfahren zum Vorbereiten von Metallstangen für das Hartlöten
DE69106524T2 (de) Verfahren und vorrichtung zum kühlen eines drehrohrofens.
DE69128745T2 (de) Verfahren zum bearbeiten eines beschichteten bleches
DE69123466T2 (de) Verfahren zum Entkälken von Häuten in der Gerberei-Industrie und Vorrichtung zur Ausführung desselben
DE69116405T2 (de) Verfahren zum Dekatieren in einem Autoklav
DE59009279D1 (de) Verfahren und Vorrichtung zum Verarbeiten von in einer Schuppenformation anfallenden Druckereiprodukten.
ATA226381A (de) Vorrichtung zum abbau von schwingungen in rohrleitungen
DE69028398T2 (de) Verfahren zur Musterdatenverarbeitung auf der Grundlage geordneter Amplitudenwerte, Gerät zum Durchführen des Verfahrens
DE3863124D1 (de) Verfahren und vorrichtung zum einfaedeln des schusseintragorgans in webmaschinen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL