DE69021092T2 - Busübertragungsanforderung mit Vorrausschau. - Google Patents
Busübertragungsanforderung mit Vorrausschau.Info
- Publication number
- DE69021092T2 DE69021092T2 DE1990621092 DE69021092T DE69021092T2 DE 69021092 T2 DE69021092 T2 DE 69021092T2 DE 1990621092 DE1990621092 DE 1990621092 DE 69021092 T DE69021092 T DE 69021092T DE 69021092 T2 DE69021092 T2 DE 69021092T2
- Authority
- DE
- Germany
- Prior art keywords
- bus
- data
- transfer
- data units
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 53
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012160 loading buffer Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29771589A | 1989-01-18 | 1989-01-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69021092D1 DE69021092D1 (de) | 1995-08-31 |
DE69021092T2 true DE69021092T2 (de) | 1996-02-29 |
Family
ID=23147445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1990621092 Expired - Fee Related DE69021092T2 (de) | 1989-01-13 | 1990-01-11 | Busübertragungsanforderung mit Vorrausschau. |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0378422B1 (fr) |
JP (1) | JPH0661074B2 (fr) |
DE (1) | DE69021092T2 (fr) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289583A (en) * | 1990-10-19 | 1994-02-22 | International Business Machines Corporation | Bus master with antilockup and no idle bus cycles |
US5301282A (en) * | 1991-10-15 | 1994-04-05 | International Business Machines Corp. | Controlling bus allocation using arbitration hold |
US5412782A (en) | 1992-07-02 | 1995-05-02 | 3Com Corporation | Programmed I/O ethernet adapter with early interrupts for accelerating data transfer |
US5307459A (en) * | 1992-07-28 | 1994-04-26 | 3Com Corporation | Network adapter with host indication optimization |
GB2377139A (en) * | 2001-06-29 | 2002-12-31 | Zarlink Semiconductor Ltd | Network gateway utilising DMA controller to transfer data between buffers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3381420D1 (de) * | 1982-11-16 | 1990-05-10 | Unisys Corp | Blockzaehlersystem zur ueberwachung von datentransfer. |
JPS6057457A (ja) * | 1983-09-07 | 1985-04-03 | Ricoh Co Ltd | Dma装置 |
US4675807A (en) * | 1984-05-09 | 1987-06-23 | International Business Machines Corporation | Multiple file transfer to streaming device |
JPS63111559A (ja) * | 1986-10-29 | 1988-05-16 | Fujitsu Ltd | ダイレクトメモリアクセス制御方式 |
JPH01237864A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | Dma転送制御装置 |
-
1990
- 1990-01-11 DE DE1990621092 patent/DE69021092T2/de not_active Expired - Fee Related
- 1990-01-11 EP EP19900300342 patent/EP0378422B1/fr not_active Expired - Lifetime
- 1990-01-12 JP JP2003658A patent/JPH0661074B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0378422B1 (fr) | 1995-07-26 |
EP0378422A2 (fr) | 1990-07-18 |
EP0378422A3 (fr) | 1991-05-29 |
JPH02245860A (ja) | 1990-10-01 |
DE69021092D1 (de) | 1995-08-31 |
JPH0661074B2 (ja) | 1994-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69413740T2 (de) | Arbitrierungsverfahren zur Datenflusssteuerung durch ein E/A-Steuergerät | |
DE69108434T2 (de) | Mehrgruppen-Signalprozessor. | |
DE3751091T2 (de) | Übertragungsprotokoll zwischen Prozessoren. | |
DE3300261C2 (fr) | ||
DE69130106T2 (de) | Arbitrierung von paketvermittelten Bussen, einschliesslich Bussen von Multiprozessoren mit gemeinsam genutztem Speicher | |
DE3689087T2 (de) | Modularer Mehrfachportdatenknoten. | |
DE3300262C2 (fr) | ||
DE3300260C2 (fr) | ||
DE69505871T2 (de) | Taktfehlererkennungsschaltung | |
DE69222469T2 (de) | Verfahren zur Verminderung der Restbandbreite eines Busses in einem Rechnersystem | |
DE68928530T2 (de) | Modulare Kreuzschienenzwischenverbindungen in einem digitalen Rechner | |
DE3782335T2 (de) | Speichersteuersystem. | |
DE69825915T2 (de) | Verfahren und vorrichtung zur umschaltung zwischen quellen-synchron-takt/- und gemeinsam-takt-datenübertragungs-modi in einem mehragent-übertragungs-system | |
DE69028462T2 (de) | Vorrichtung zur Verbindung von einer Steuereinheit mit parallelem Bus mit einem Kanal mit serieller Verbindung | |
DE19983026B4 (de) | Brücke zwischen zwei Bussen mit einem Puffer mit einer einstellbaren Mindestspeicherraummenge für ein Akzeptieren einer Schreibanforderung und Verfahren hierzu | |
DE69131840T2 (de) | Verfahren zur Vervielfältigung eines geteilten Speichers | |
DE3851554T2 (de) | Steuerungsanordnung für gemeinschaftlichen Speicher. | |
DE69613517T2 (de) | Verteilte Parallelprozessorvorrichtung für Datensortierung nach dem Eimerprinzip | |
DE1524166B1 (de) | Schaltungsanordnung zur Herstellung von Verbindungen zwischen mehreren unabhaengigen Teilen und einem gemeinsamen Teil einer Datenverarbeitungsanlage | |
DE1299145B (de) | Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen | |
DE69026018T2 (de) | Rechnersystem mit Vorrichtung zur Verbesserung der Wirksamkeit von Übertragungen zwischen einem Hauptprozessor und Peripheriegeräten verbunden durch einen SCSI-Bus | |
DE1424762B2 (de) | Datenverarbeitungsanlage | |
DE10045915A1 (de) | Verfahren und System zum Steuern von Datenübertragungen mit physikalischer Trennung der Datenfunktionalität von der Adressen- und Steuerfunktionalität in einem verteilten Multi-Bus-Mehrprozessorsystem | |
DE69025524T2 (de) | Vorrichtung und Verfahren zur Steuerung von Speicherzugriffsanforderungen in einem digitalen Datenverarbeitungssystem | |
DE3880180T2 (de) | Digitales fernsprechvermittlungssystem mit einem nachrichtenverteiler mit adressenumsetzung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |