DE68925524T2

DE68925524T2 - System zum Detektieren, dass Daten in einem Pufferspeicher gelöscht worden sind, insbesondere für einen Datenschalter

Info

Publication number: DE68925524T2
Application number: DE68925524T
Authority: DE
Inventors: Michel F-92330 Sceaux Soutoul
Original assignee: Alcatel CIT SA
Current assignee: Alcatel CIT SA
Priority date: 1988-12-30
Filing date: 1989-12-27
Publication date: 1996-05-30
Anticipated expiration: 2009-12-28
Also published as: FR2642214A1; FR2642214B1; ATE133503T1; CA2006921A1; JP2781632B2; ES2082767T3; AU4739690A; JPH02238521A; EP0377894A1; EP0377894B1; US5193153A; DE68925524D1; AU624462B2

Description

Die Erfindung betrifft Systeme zur Verwaltung des Zugangs zu einem Datenspeicher begrenzter Kapazität über eine Schreibvorrichtung und eine davon unabhängige Lesevorrichtung.
Eine solche Konfiguration findet man insbesondere in Datenvermittlungssystemen mit dem Namen "ALCATEL 8300".
Die Erfindung wird nachfolgend insbesondere unter Bezugnahme auf ein solches Vermittlungssystem beschrieben. Sie ist aber natürlich auch auf anderen Gebieten anwendbar, bei denen die Leseoperation eines Datenpufferspeichers unabhängig von der Schreiboperation der aufeinanderfolgenden Daten aus diesem Speicher erfolgt.
Eine Datenvermittlung hat die Aufgabe, digitale Daten über Übertragungsleitungen zu empfangen, diese Daten zu überprüfen und dann so zusammenzufassen, daß sie auf geeigneten Sendeleitungen wieder weiterübertragen werden können.
Die Leitungen sind oft paarweise gruppiert und enthalten eine Empfangsleitung und eine Sendeleitung zur Verbindung mit einer gleichartigen entfernten Station. Diese Leitungspaare sind parallel an einen Bus angeschlossen, der Übertragungsbus genannt wird und Leitungskoppler enthält, die den Zugang der Übertragungsleitungen zum Übertragungsbus verwalten. Ein Übertragungsbuskoppler (CBT) überträgt die empfangenen Daten zu den Verarbeitungsmitteln der Vermittlung und überträgt die verarbeiteten und in der Vermittlung neu geordneten Daten auf die an den Übertragungsbus angeschlossenen Sendeleitungen.
Der Übertragungsbuskoppler testet die Leitungen in Testzyklen, zuerst in Senderichtung und dann in Empfangsrichtung. Wenn eine getestete Leitung in Empfangsrichtung ein empfangenes Zeichen enthält (ein von der Leitung empfangenes Datenbyte), vollführt der Koppler über die Übertragungsleitung systematisch einen Datentransferzyklus, bei dem er das Zeichen aufnimmt und in seinem Datenspeicher in einem Pufferbereich speichert, der der in Empfangsrichtung getesteten Leitung zugewiesen ist (Speicher der Empfangsleitung). Wenn eine getestete Leitung in Senderichtung ein Zeichen aussenden will (Datenbyte, das auf der Leitung ausgesendet werden soll> , führt der Koppler einen Datentransferzyklus durch, bei dem er das auszusendende Zeichen aus seinem Datenspeicher aus einem der getesteten Leitung in Senderichtung zugewiesenen Pufferbereich (Speicher der Sendeleitung) entnimmt und auf die Leitung überträgt.
Die Erfindung betrifft insbesondere den Speicher der Empfangsleitung des Übertragungsbuskopplers.
Diese Speicher der Empfangsleitung erlauben einen Zugang über eine Schreibvorrichtung und über eine Lesevorrichtung, deren Betrieb voneinander unabhängig ist. Der Betrieb der Schreibvorrichtung hängt von der Freigabe des Zugangs der Empfangsleitung zum Übertragungsbus und von den über die Empfangsleitung fließenden Datenmengen ab. Der Betrieb der Lesevorrichtung ist der Freigabe des Zugangs zu den internen Verarbeitungsmitteln der Vermittlung untergeordnet. Wenn der Pufferspeicher der Empfangsleitung eine begrenzte Kapazität hat, können daher in Empfangsrichtung Überlastungen auftreten, d.h. eine Schreibgeschwindigkeit im Speicher, die anhaltend größer als die Lesegeschwindigkeit der vorhergehenden Daten ist. Wenn der Pufferspeicher ein "rotierender" Speicher (vom Typ FIFO) ist, kann diese Überlastung in Empfangsrichtung zu einer Löschung der ältesten Daten führen und damit zu einem endgültigen Verlust dieser Daten.
Es sind Systeme bekannt, die die Überlastungen in Empfangsrichtung beherrschen können.
Diese bekannten Systeme arbeiten nach dem Prinzip der Überwachung des Füllgrads des Speichers der Empfangsleitung und der Markierung des Überlaufs aufeinanderfolgender Füllschwellen, die zu Unterbrechungsmeldungen zum mit der Steuerung des Kopplers betrauten Steuer-Mikroprozessors führen. Aufgrund dieser Unterbrechungssteuerungen bewirkt der Steuer-Mikroprozessor die partielle oder vollständige Entleerung des Pufferspeichers, indem Lesemittel mit direktem Zugriff zum Speicher (DMA) aktiviert werden. Mit einem solchen bekannten System beherrscht man die Gefahren der Datenlöschung. Wenn das System richtig arbeitet, gibt es keine Datenlöschungen mehr. Man kann aber auch zulassen, daß Datenlöschungen auftreten, wenn sie nur selten sind. In diesem Fall besitzt das bekannte System Mittel zur Erfassung der Zeichenverluste, im allgemeinen im Bereich der Verarbeitungsmittel der empfangenen Daten, die die erneute Übertragung der verlorenen Daten veranlassen.
Unabhängig von den Betriebsbedingungen (Löschungen werden vermieden oder toleriert) besitzt dieser bekannte Mechanismus zur Überwachung mit einer Unterbrechungssteuerung den Nachteil, den Mikroprozessor zu belasten. Das vom Steuer-Mikroprozessor durchgeführte Programm muß nämlich eine Überwachungsaufgabe bezüglich des Füllgrads des Empfangszeilenspeichers durchführen, die für jede Empfangsleitung gestartet werden muß, was die Gesamtleistung des Steuer-Mikroprozessors belastet.
Die europäische Patentanmeldung EP-A-0 033 672 beschreibt eine Vorrichtung zur Weiterleitung von digitalen Daten, die von n Eingangsschaltungen kommen und an eine Ausgangsschaltung gelangen, mit n Arbeitsspeichern, die Wartespeicher genannt werden und dazu bestimmt sind, die von einer der n Eingangsschaltungen ausgesendeten digitalen Daten an von dieser Eingangsschaltung gelieferten Schreibadressen abzuspeichern. Diese Speicher besitzen Ausgänge, die an einen Ausgangsbus angeschlossen sind, der seinerseits mit der Ausgangsschaltung verbunden ist.
Um jeden Konflikt im Fall einer gleichzeitigen Aussendung digitaler Daten durch mehrere Eingangsschaltungen zu umgehen, ist eine Schaltung zur Verwaltung des Auslesens der Wartespeicher vorgesehen, die aufweist:
- n Arbeitsspeicher, Verwaltungsspeicher genannt, die je zur Speicherung der Schreibadressen des ihnen zugeordneten Wartespeichers bestimmt sind, wobei jeder Verwaltungsspeicher Ausgänge besitzt, die an die Leseadresseneingänge des ihnen zugeordneten Wartespeichers angeschlossen sind;
- eine sequentielle Adressierschaltung in Schreibrichtung und in Leserichtung, die für die n Verwaltungsspeicher gemeinsam vorgesehen ist und in Schreibrichtung jedesmal inkrementiert wird, wenn eine Eingangsschaltung Daten in die Wartespeicher einschreibt, und in Leserichtung jedesmal inkrementiert wird jedesmal, wenn Daten von der Ausgangsschaltung aus den Wartespeichern ausgelesen werden;
- eine Schaltung, die für die Wartespeicher in Leserichtung eine Priorität herstellt und die sequentielle Adressierschaltung in Leserichtung blockiert, wenn gleichzeitig mehrere Eingangsschaltungen Daten senden;
- eine Schaltung zur Freigabe eines der n Verwaltungsspeicher, wenn in die Verwaltungsspeicher durch die dem Verwaltungsspeicher zugeordnete Eingangsschaltung Daten eingeschrieben werden und wenn Daten durch die Prioritätsherstellungs- und Blockierschaltung aus den Verwaltungsspeichern ausgelesen werden.
Diese bekannte Vorrichtung behandelt nicht das Problem der Datenlöschung aufgrund eines Speicherüberlaufs.
Die Druckschrift IBM Technical Disclosure Bulletin, Vol. 23 No 1, Juni 1980, Seiten 286 und 287, New York, US, beschreibt eine Vorrichtung, um Lesefehler in einem Puffer speicher zu vermeiden, wenn der Leserhythmus den Schreibrhythmus in diesem Pufferspeicher übersteigt. Es besteht dann die Gefahr, daß Daten gelesen werden, die bereits gelesen worden sind und noch nicht durch neue Daten ersetzt wurden. Diese Vorrichtung enthält einen Speicher, um die laufende Schreibadresse zu speichern. Ein Komparator vergleicht die aktuelle Leseadresse mit der aktuellen Schreibadresse und liefert an den Datenempfänger ein Signal zur Freigabe des Lesevorgangs nur, wenn die aktuelle Leseadresse kleiner als die aktuelle Schreibadresse ist. Der Datenempfänger muß also eine Überwachungsaufgabe dieses Signals übernehmen, um das Lesen zu beenden, wenn es nicht mehr möglich ist.
Die Druckschrift US-A-3 680 055 beschreibt eine Vorrichtung, die einem rotierenden Pufferspeicher zugeordnet ist. Jede Zelle des Pufferspeichers besitzt ein Bit, um einen Überlauf anzuzeigen. Dieses Bit wird beschrieben, wenn der letzte noch möglich Schreibvorgang im Pufferspeicher durchgeführt wurde. Es gibt an, daß die Daten, die nach den an der durch dieses Bit bezeichneten Stelle gespeicherten Daten empfangen wurden, verloren sind. Dieses Bit wird durch eine Schaltung erzeugt, die einen Leseadressenzeiger und einen Schreibadressenzeiger miteinander vergleicht, um dieses Bit einzutragen, wenn die Leseadresse die Schreibadresse erreicht.
Diese Vorrichtung sendet dem Datenempfänger ein Signal, das die Schreibsteuerung blockiert, wenn dieses Bit angibt, daß der Speicher voll ist, um nicht Daten zu überschreiben, die noch nicht gelesen wurden. Der Empfänger muß also dieses Signal überwachen.
Die Erfindung gehört in den Rahmen einer Übertragungskette, bei der Datenüberschreibungen toleriert werden, und hat insbesondere zum Ziel, ein System zur Erfassung des Überschreibens von Daten in Höhe des Pufferspeichers anzugeben, ohne daß der Mikroprozessor des Übertragungsbuskopplers eine Überwachungsaufgabe der ganzen Pufferspeicher der Empfangsleitungen übernehmen müßte.
Dieses Ziel, sowie andere, die nachfolgend dargelegt werden, wird erreicht mit Hilfe eines Systems zur Erfassung der Zerstörung von Daten in einem Pufferspeicher, insbesondere für einen Pufferspeicher, der für den Empfang von über eine Übertragungsleitung gelieferten und von einer Datenvermittlung zu verarbeitenden Daten bestiut ist, wobei der Pufferspeicher ein rotierender FIFO-Speicher ist und das System aufweist:
- einen Prozessor,
- Schreibmittel, um von der Empfangsleitung kommende Daten in den Pufferspeicher einzuschreiben, wobei dieses Einschreiben abhängig vom Durchsatz der ankommenden Daten erfolgt,
- Lesemittel, um Daten aus dem Pufferspeicher auszulesen und sie zu den Verarbeitungsmitteln der Vermittlung zu senden, wobei das Auslesen vom Ablauf der Verarbeitung in den Verarbeitungsmitteln abhängt,
- Mittel, um die Zerstörung von Daten in einer Zelle des Pufferspeichers aufgrund von Informationen zu erfassen, die von den Schreib- und Lesemitteln geliefert werden,
- Mittel, um jede Zerstörung zu speichern,
- Mittel, um einen Fehler dem Prozessor zu melden, wobei der Fehler darin besteht, daß eine Pufferspeicherzelle ausgelesen wird, an der die Daten zerstört wurden, ehe sie gelesen wurde, dadurch gekennzeichnet, daß die Mittel zum Lesen der Daten aus dem Pufferspeicher und die Mittel, die einen Fehler dem Prozessor melden, aus einer verdrahteten Logik mit direktem Zugang zum Pufferspeicher bestehen, die durch den Prozessor aktiviert wird, daß diese verdrahtete Logik dem Prozessor einen Fehler erst in dem Augenblick meldet, in dem Daten aus dem Pufferspeicher ausgelesen werden,
daß die Mittel zur Speicherung jeder Zerstörung Mittel zur Beschreibung des Zustands der Datenzellen im Pufferspeicher enthalten, die mindestens drei verschiedene Werte annehmen können:
- freie Zelle,
- besetzte, aber bestätigte Zelle,
- besetzte, aber nicht bestätigte Zelle,
und daß die Mittel zur Beschreibung mit den Schreib- und Lesemitteln für die Aktualisierung der Werte zusammenwirken, die von den Mitteln zur Beschreibung des Zustands der Datenzellen im Speicher angenommen werden.
Vorzugsweise
- entspricht der freie Zustand einer Zelle, deren Daten durch die Lesemittel gelesen wurden;
- bezeichnet der bestätigte Besetztzustand eine Zelle, deren Daten noch nicht gelesen wurden und die nicht überschrieben wurden, d.h. die seit dem letzten Lesevorgang nicht zweifach gelesen wurden;
- beschreibt der nicht bestätigte Besetztzustand eine Zelle, die überschrieben wurde.
In einer bevorzugten Ausführungsform besitzen die Mittel zur Beschreibung des Zustands der Speicherzellen erste Mittel zur Beschreibung des Verfügbarkeitszustands des Speichers in Schreibrichtung, die durch die Lesemittel für die Daten aus dem Speicher aktualisiert werden, und zweite Mittel zur Beschreibung der Bestätigung der Daten im Speicher, die durch die Mittel zum Einschreiben von Daten in den Speicher abhängig von den Mitteln zur Beschreibung des Verfügbarkeitszustands im Schreibaugenblick aktualisiert werden.
Die Zusammenwirkung der Mittel zur Beschreibung der Verfügbarkeit und der Mittel zur Beschreibung der Bestätigung ermöglicht einerseits die Erfassung der Überschreibungen von im Speicher der Empfangsleitung empfangenen Daten und andererseits die Meldung des Überschreibens an den Steuer-Mikroprozessor bei der Datenübertragung in Leserichtung.
Die Aufgabe der Überwachung des erreichten Füllgrads der Empfangsleitung mittels Programmen des Mikroprozessors kann also entfallen.
Vorzugsweise bestehen die Mittel zur Beschreibung der Verfügbarkeit aus einer Tabelle von Flaggen, die je ein Bit enthalten, das mindestens einer Zelle des Speichers zugeordnet ist.
Vorzugsweise werden die Mittel zur Beschreibung der Verfügbarkeit und/oder der Bestätigung von den Lesemitteln gleichzeitig mit dem Speicher für die Daten angesteuert. Gemäß einem wesentlichen Merkmal der Erfindung werden die Verarbeitungsmittel von einer Überschreibung des Pufferspeichers dadurch benachrichtigt, daß die Lesemittel eine Datenbestätigungsinformation für alle aus dem Pufferspeicher gelesenen Daten erfassen und daß die Fehlermeldemittel in Richtung der Verarbeitungsmittel aktiviert werden, wenn die Bestätigungsnachricht den Zustand "nicht bestätigt" hat.
Vorzugsweise weisen die Mittel zur Bildung der Bestätigungsinformation Mittel zur Berechnung und Speicherung eines Paritätsbits für jede in den Pufferspeicher eingetragene Dateneinheit sowie Mittel zur Umkehrung des Paritätsbits jeder aus dem Pufferspeicher gelesenen Dateneinheit abhängig vom Zustand der Mittel zur Beschreibung der Bestätigung der Dateneinheit auf.
In einer bevorzugten Ausführungsform der Erfindung enthält das System Mittel zur Zurückweisung des laufenden Rahmens und zur Aktivierung einer Prozedur zur Wiedergewinnung des Rahmens, wenn die Meldemittel einen Fehler angezeigt haben.
Die Erfindung ermöglicht also, den Steuer-Mikroprozessor von einer belastenden Aufgabe zu befreien, ohne daß dafür zur Verwaltung des Pufferspeichers Zeigermittel zum Lesen und Schreiben oder andere Mittel erforderlich würden.
Das erfindungsgemäße System entspricht vollkommen der Forderung nach völliger Unabhängigkeit der Schreibmittel von den Lesemitteln im Pufferspeicher und führt nur zu einem geringen Speicherbedarf, aber sie zeichnet sich entscheidend durch die einfache Verwaltung der Datenüberschreibungen aus.
In einer besonderen Ausführungsform der Erfindung enthalten die Schreibmittel Mittel zum Laden der Datenrahmen in Blöcken von höchstens N Daten (N ist kleiner als die Kapazität des Speichers) sowie Markiermittel zur Markierung des Endes der in den Speicher transferierten Blöcke, und die Mittel zur Markierung wirken mit Mitteln zum Aussenden eines Signals zur Aktivierung der Lesemittel zusammen, wenn mindestens ein Datenblock im Speicher vorhanden ist.
Vorzugsweise enthalten die Mittel zum Aussenden eines Aktivierungssignals einen Zähler, der die Anzahl der im Speicher vorhandenen Datenzüge zählt und durch die Mittel zum Laden der Datenblöcke inkrementiert sowie durch die Lesemittel dekrementiert wird, und Mittel zum Aussenden eines Unterbrechungssignals an einen Mikroprozessor zur Steuerung der Lesemittel, wenn der Zähler einen Wert ungleich Null anzeigt.
Andere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung eines nicht beschränkend zu verstehenden Ausführungsbeispiels und den beiliegenden Zeichnungen hervor.
Figur 1 zeigt schematisch den allgemeinen Aufbau einer Datenvermittlung mit einem Übertragungsbuskoppler, wobei der Übertragungsbus Paare von Sende- und Empfangsleitern an ein System zur Erfassung von Datenüberschreibungen gemäß der Erfindung in jedem den Empfangsleitungen zugeordneten Pufferspeicher anschließt.
Figur 2 zeigt schematisch die logische Struktur eines Übertragungsbuskopplers mit einem Datenpufferspeicher in Sende- und Empfangsrichtung für eine Datenvermittlung, wie sie in Figur 1 gezeigt ist.
Figur 3 zeigt schematisch den Betrieb der Kette zur Aktivierung der Lesemittel des Empfangsleitungsspeichers über einen Ereignisspeicher und einen Abtastungszähler.
Figur 4 zeigt schematisch den Aufbau der Tabellen für die Verfügbarkeits- und Bestätigungsflaggen gemäß der Erfindung in Verbindung mit der Organisation des Empfangsspeichers.
Figur 5 zeigt schematisch den Ablauf der Sendeoperationen und dann der Empfangsoperationen auf einer Leitung i mit Drahtpaaren, die an eine Datenvermittlung angeschlossen ist.
Der in Figur 1 schematisch dargestellte Aufbau der Datenvermittlung entspricht einer vereinfachten Version eines Multiprozessor-Informatiksystems mit zahlreichen Hauptbusleitungen.
In dem für die nachfolgende detaillierte Beschreibung gewählten Beispiel enthält die Datenvermittlung Verarbeitungsmittel, die von Hauptbusleitungen 11 und 12 gebildet werden. Diese Busleitungen sind über Buskoppler 13 mitein ander verbunden. An jede Hauptbusleitung 11, 12 sind mehrere Prozessoren 14 angeschlossen, die ggf. je einem örtlichen Speicher 15 über einen örtlichen Bus 16 zugeordnet sind.
Diese Verarbeitungsmittel empfangen die Eingangsdaten und geben dann die verarbeiteten Daten über einen Übertragungsbuskoppler (CBT) 17 mit einem Steuer-Mikroprozessor 9 wieder aus, der an die Hauptbusleitung 12 und an den Übertragungsbus 18 angeschlossen ist. Verbindungsleitungen 19, bei denen eine Empfangsleitung und eine Sendeleitung jeweils paarweise zusammengefaßt sind, übertragen die Daten, die von einer entfernten Station kommen oder für sie bestimmt sind. Die Leitungspaare 19 sind parallel an den Übertragungsbus 18 über Leitungskoppler 10 angeschlossen, die Modems enthalten.
Beispielsweise kann ein Übertragungsbus bis zu etwa Leitungskoppler bedienen, an die bis zu acht Leitungen anschließbar sind. Die Kapazität des Übertragungsbuskopplers 17 kann aber auch größer als die Gesamt-Anschlußkapazität der Leitungskoppler sein, um eine Sättigung zu vermeiden. Die Anzahl von die Kapazität übersteigenden Kopplern beruht auf der Notwendigkeit, eigene Koppler für unterschiedliche Leitungstypen vorzusehen.
Die Rolle der Leitungskoppler 10 besteht darin, die in paralleler Form vom Übertragungsbuskoppler 17 gelieferten Zeichen (auszusendende Datenbytes) für die Aussendung auf einer Übertragungsleitung 19 in Serienform umzuwandeln und umgekehrt Zeichen (Datenbytes), die von den Übertragungsleitungen 19 empfangen werden und zum Übertragungsbuskoppler 17 und dann zu den Verarbeitungsmitteln der Vermittlung übertragen werden sollen, in parallele Form zu bringen.
Wie in Figur 2 zu sehen, enthält der Koppler 17 einen Datenspeicher 20 mit Pufferspeicherbereichen 22 für Daten, die von den Übertragungsleitungen kommen (Empfangsleitungsspeicher MLR) sowie Pufferspeicherbereiche 21 für Daten, die auf den Übertragungsleitungen ausgesendet werden sollen (Sendeleitungsspeicher MLE).
Der Koppler 17 enthält eine Vorrichtung zum Test der Leitungen 19 eine nach der anderen. Wenn eine Leitung ein Zeichen aussenden will und/oder über ein empfangenes Zeichen verfügt, führt der Übertragungsbuskoppler 17 nacheinander die folgenden elementaren Zyklen durch, die je eine feste Dauer T besitzen:
Test der Sendeleitung 51,
Auslesen des auf der Sendeleitung 52 gespeicherten Zeichens,
Transfer des Zeichens zur Leitung 53,
Test der Empfangsleitung 54,
Transfer des empfangenen Zeichens zum Koppler 55,
Einschreiben des Zeichens in den Empfangsleitungsspeicher 56.
Diese Schritte sind in Figur 5 schematisch dargestellt. Die drei ersten Schritte 51, 52, 53 entsprechen einer Sendephase auf der Leitung i. Die drei letzten Schritte 54, 55, 56 entsprechen einer Empfangsphase für Daten, die von der Leitung i geliefert werden.
Vorzugsweise kann gemäß einem besonderen Merkmal der Erfindung die Gesamtzeit der sechs Elementarzyklen entsprechend der Aneinanderreihung der sechs Schritte 51 bis 56 auf die Dauer von fünf Zyklen (ST) durch Verschmelzung der beiden Schritte des Tests der Sendeleitung 51 und des Auslesens des Zeichens aus dem Sendespeicher 52 verringert werden. Indem die Logik des Kopplers 17 nämlich so verändert wird, daß dieser systematisch das aus dem Speicher der Sendeleitung auszusendende Zeichen während des Tests der Sendeleitung ausliest, verbessert man die zeitliche Kapazität des Kopplers um ein Sechstel (16,7%) bei Vollast. Wenn das gelesene Zeichen keine Bedeutung hat (das Ergebnis des Tests der Leitung zeigt an, daß sie kein Zeichen auszusenden hat), wird das gelesene Zeichen einfach ignoriert.
Der Test jeder der Leitung i durch den Koppler 17 erfolgt gemäß einer Testsequenz, die in einem Zeilenabtastspeicher gespeichert ist. Diese Testsequenz hängt insbesondere vom Durchsatz der Leitungen ab.
Figur 2 zeigt schematisch die wesentlichen Moduleinheiten des Übertragungsbuskopplers 17. Der Koppler enthält einerseits Mittel zum Einschreiben in den Speicher, bestehend aus einer verdrahteten Logikeinheit 23 (Automat), dessen Aufgabe es ist, die von den Übertragungsleitungen 19 kommenden Zeichen aufzunehmen und in den Datenspeicher 20 hinter den vorher empfangenen Zeichen Modulo der Größe des rotierenden FIFO-Speichers einzutragen.
Die Zeichen werden in den Speicher 20 mit Hilfe einer verdrahteten Logik mit Direktzugriff 24 (DMA) gelesen, die von dem dem Koppler 17 zugeordneten Steuer-Mikroprozessor 9 aktiviert wird.
Der Automat 23 arbeitet in Verbindung mit einem Adressenzählerspeicher 25, einem Bytezählspeicher 26 und einem Ereigniszählerspeicher 27. Außerdem testet er die an den Übertragungsbus 18 angeschlossenen Leitungen gemäß den im Abtastspeicher 28 gespeicherten Abtastsequenzen.
Der Adressenzählspeicher 25 speichert die Adressenzeiger jedes Leitungsspeichers beim Aussenden und Empfangen eines den Datenspeicher 20 durchlaufenden Zeichens. Der Bytezählspeicher 26 verwaltet den Sendeleitungsspeicher 21 und den Empfangsleitungsspeicher 22, indem er die Zeichen nach Blöcken zählt (siehe Erläuterungen der Figur 3).
Die Unabhängigkeit des Schreibdurchsatzes des Automaten 23 vom Lesedurchsatz der verdrahteten Logik 24 führt nicht zu Problemen bezüglich der Verwaltung des Sendeleitungsspeichers 21, denn der Koppler 17 beherrscht die Sendephase und steuert das Einschreiben in den Speicher abhängig vom Inhalt des Bytezählers 26, der an den Automaten 23 angeschlossen ist, im Rhythmus der Entleerung des Speichers in Senderichtung auf die Übertragungsleitungen 19. Der einzige vorstellbare Störfall besteht nicht in einer Sättigung, sondern in einer vollständigen Entleerung des Sendeleitungsspeichers 21, wenn eine Leitung gerufen wird. In diesem Fall stellt der ferne Empfänger einen Leitungsfehler fest und fordert die erneute Aussendung des laufenden Rahmens.
Die Gefahr einer Sättigung besteht besonders in Verbindung mit dem Empfangsleitungsspeicher 22. Die Lesesteuerkette im Empfangsleitungsspeicher ist schematisch in Figur 3 gezeigt. Der Empfangsleitungsspeicher ist in Speichersegmente entsprechend je einer der getesteten Leitungen unterteilt. In Figur 3 ist ein Segment des Empfangsleitungsspeichers 22 mit einer Kapazität von zum Beispiel 256 Zeichen dargestellt. Das Füllen des Speichersegments erfolgt in Blöcken 35 von höchstens 64 Zeichen. Diese Blöcke werden in die empfangenen Rahmen zerlegt. Die Zeichen eines gemeinsamen Blocks müssen zu einem gemeinsamen Rahmen gehören, was dazu führt, daß die Blöcke am Ende des Rahmens praktisch stets kleiner als 64 Zeichen sind. Eine Markierung erfolgt im Empfangsleitungsspeicher für jedes Rahmenende oder auch, wenn 64 Zeichen seit der letzten Markierung in den Empfangsleitungsspeicher eingeschrieben wurden.
Jede Markierung betrifft ein Ereignis. Für jedes Ereignis inkrementiert der Koppler 17 einen Zähler 31 im Ereignisspeicher 27. Der Ereigniszähler 31 kann vorzugsweise einen Wert zwischen 1 und 7 annehmen, d.h. 3 Bits umfassen.
Wenn der Steuer-Mikroprozessor 9 die vollständige oder partielle Entleerung des Empfangsleitungsspeichers 22 steuert, die blockweise erfolgt, führt der Koppler 17 einen Transfer 24 durch und meldet dies dem Mikroprozessor 9 am Ende des Transfers. Letzterer zählt dann den Zähler 31 um einen Schritt rückwärts.
Dem Steuerprozessor 9 wird das Füllen des Speichers mittels Unterbrechungen mitgeteilt, die beispielsweise anzeigen, daß mindestens ein Block sich im Speicher befindet (der Zähler 31 zeigt einen Wert ungleich Null an). Eine Unterbrechungsflagge 32 im Ereignisspeicher 27 kann in einen Zustand der Maskierung der Unterbrechungen gebracht werden.
Die Unterbrechungen werden über einen Abtastungszähler 33 erzeugt, der nacheinander die Adressen des Ereignisspeichers 27 ansteuert. Der Abtastungszähler 33 hält jedesmal an, wenn das Unterbrechungs-Maskierbit 32 in der unmaskierten Stellung ist und wenn der Zähler 31 einen Zählerstand ungleich Null anzeigt. Wenn die Haltebedingungen erfüllt sind, wird eine Unterbrechung DPCE 34 erzeugt.
Wenn ein Rahmen mit mehr als 256 Zeichen empfangen wird und der Zähler 31 den Wert 4 erreicht, ist der Empfangsleitungsspeicher 22 voll. Braucht der Steuer-Mikroprozessor 9 lange für die Verarbeitung der Ereignisse, dann entleert sich der Empfangsleitungsspeicher 22 nicht schnell genug, und die neu empfangenen Zeichen überschreiben die alten. Damit werden Zeichen im Empfangsleitungsspeicher 22 gelöscht.
Die Erfindung behandelt diese Löschsituation mit Hilfe zweier Grundsätze:
- Erfassung und Markierung der Zeichenlöschung im Empfangsleitungsspeicher 22;
- Fehlermeldung an den Steuer-Mikroprozessor 9 erst beim Lesen DMA der Zeichen aus dem Speicher 22.
Das Erfassungsprinzip beruht auf der Tatsache, daß der Automat 23 in den Empfangszeilenspeicher 22 nur wirksam einschreiben kann, wenn das Zeichen, das er vorher an dieselbe Adresse eingetragen hat, durch die verdrahtete Logik DMA 24 entfernt wurde. Im entgegengesetzten Fall überschreibt das laufende Zeichen das vorherige, das noch nicht gelesen worden war, und der gerade empfangene Rahmen geht verloren.
Für jeden Empfangsleitungsspeicher 22 (256 Bytes) verfügt man über zwei zusätzliche Speicher 41 und 42 mit je 256 Bit Kapazität (siehe Figur 4). Diese beiden Speicher 41 und 42 empfangen die gleichen Adressen wie der Empfangsleitungsspeicher 22. Jedem in einer Zelle des Empfangsleitungsspeichers 22 gespeicherten Zeichen 43 entspricht ein Bit 44 bzw. 45 in jedem der zusätzlichen Speicher 41 und 42.
Der erste zusätzliche Speicher 41 wird Speicher A bezeichnet und bildet ein Mittel zur Beschreibung der Bestätigung des Empfangsleitungsspeichers 22. Der zweite zusätzliche Speicher 42 heißt Speicher D und bildet ein Mittel zur Beschreibung der Verfügbarkeit des Empfangsleitungsspeichers für das Einschreiben eines neuen Zeichens.
Wenn die Logik 24 ein Zeichen 43 aus dem Empfangsleitungsspeicher 22 liest, gelangt das Bit gleicher Adresse im Speicher D 42 auf den Wert 1. Dies bedeutet, daß die entsprechende Adresse im Empfangsleitungsspeicher 22 frei wird und daß der Automat 23 kein Zeichen löscht, wenn er ein neues einschreibt.
Wenn der Automat 23 ein Zeichen in den Empfangsleitungsspeicher 22 einträgt, setzt er das entsprechende Bit im Speicher D 42 auf Null. Dieses Bit kann also nur durch die Logik DMA 24 auf 1 gesetzt werden.
Wenn das Bit 45 im Speicher D 42 auf 1 ist, während der Automat 23 ein entsprechendes Zeichen in den Empfangsleitungsspeicher 22 einschreibt, wird das empfangene Zeichen in eine freie Zelle eingetragen und es wird nichts gelöscht. Man markiert dann die Bestätigung des Zeichens, indem das Bit 44 an der gleichen Adresse im Speicher A 41 auf 1 gesetzt wird.
Wenn das Bit im Speicher D 42 den Wert Null hat, während der Automat 23 ein Zeichen in den Empfangsleitungsspeicher 22 einträgt, wird das entsprechende Zeichen in eine Zelle eingetragen, an der sich ein noch nicht durch die Logik 24 ausgewertetes Zeichen befindet, und dieses Zeichen wird durch Überschreiben mit dem neuen Zeichen zerstört. Der Automat 23 markiert dann den empfangenen Rahmen als unbestätigt, indem er das Bit der gleichen Adresse im Speicher A 41 auf 0 setzt.
Der Speicher A 41 vermerkt also die Bestätigung der empfangenen Zeichen.
Das Prinzip der Signalisierung der zerstörten Rahmen lautet folgendermaßen:
Jedes Zeichen im Empfangsleitungsspeicher 22 besitzt auch ein Paritätsbit. Wenn der Automat 23 in den Empfangsleitungsspeicher 22 einschreibt, wird das Paritätsbit des empfangenen Zeichens berechnet und gespeichert. Wenn dann die Logik 24 das im Empfangsleitungsspeicher 22 enthaltene Zeichen liest, wird das Paritätsbit des Zeichens erneut berechnet und mit dem gespeicherten Paritätsbit verglichen. Stimmen sie nicht überein, dann registriert die Logik 24 diesen Fehler in einem Zustandswort, das am Ende des Transfers durch die Logik 24 vom Steuer-Mikroprozessor 9 ausgewertet wird. Bei einem Fehler verwirft das Auswertungssystem den Rahmen und veranlaßt eine an sich bekannt Prozedur, mit der dieser Rahmen erneut empfangen werden kann.
Im Fall der Löschung von Zeichen im Empfangsleitungsspeicher 22 ist der entsprechende Rahmen fehlerhaft. Das Prinzip der Signalisierung besteht also darin, die im Bit 44 des Speichers A 41 enthaltenen Informationen auszuwerten, um einen Paritätsfehler zu erzwingen, der zu einer Zurückweisung des empfangenen Rahmens und einer Aktivierung der Wiedergewinnungsprozedur führt.
Während des Auslesens eines Zeichens 43 aus dem Empfangsleitungsspeicher 22 durch die Logik 24 wird das entsprechende Bit 44 überprüft. Ist der Wert des Bits 44 Null, dann wird das gespeicherte Paritätsbit umgekehrt und entspricht dann nicht mehr dem berechneten Paritätsbit. Die Logik 24 registriert also einen Paritätsfehler im Zustandswort, was zu einer Zurückweisung des empfangenen Rahmens führt.
Natürlich bildet das System zur Erfassung von Überschreibungen mit zwei zusätzlichen Speichern A und D nur eine Ausführungsform der Erfindung. Die Erfindung umfaßt auch jede andere Herstellungsvariante der Mittel zur Beschreibung des Zustands der Datenzellen im Speicher, mit denen mindestens drei Werte unterschieden werden können (freie Zelle, besetzte, aber bestätigte Zelle, besetzte, aber nicht bestätigte Zelle), wenn diese Mittel mit den Datenschreib- und -lesemitteln im Speicher für die Aktualisierung der Werte zusammenwirken.

Claims

1. System zur Erfassung der Zerstörung von Daten in einem Pufferspeicher, insbesondere für einen Pufferspeicher, der für den Empfang von über eine Übertragungsleitung gelieferten und von einer Datenvermittlung zu verarbeitenden Daten bestimmt ist, wobei der Pufferspeicher (22) ein rotierender FIFO-Speicher ist und das System aufweist:

- einen Prozessor (9),

- Schreibmittel (23), um von der Empfangsleitung kommende Daten in den Pufferspeicher einzuschreiben, wobei dieses Einschreiben abhängig vom Durchsatz der ankommenden Daten erfolgt,

- Lesemittel (24), um Daten aus dem Pufferspeicher auszulesen und sie zu den Verarbeitungsmitteln der Vermittlung zu senden, wobei das Auslesen vom Ablauf der Verarbeitung in den Verarbeitungsmitteln abhängt,

- Mittel (23, 44, 45), um die Zerstörung von Daten in einer Zelle des Pufferspeichers aufgrund von Informationen zu erfassen, die von den Schreib- und Lesemitteln (23, 24) geliefert werden,

- Mittel (23, 44, 45), um jede Zerstörung zu speichern,

- Mittel (24), um einen Fehler dem Prozessor (9) zu melden, wobei der Fehler darin besteht, daß eine Pufferspeicherzelle ausgelesen wird, an der die Daten zerstört wurden, ehe sie gelesen wurde,

dadurch gekennzeichnet, daß die Mittel zum Lesen der Daten aus dem Pufferspeicher und die Mittel, die einen Fehler dem Prozessor melden, aus einer verdrahteten Logik (24) mit direktem Zugang zum Pufferspeicher (20) bestehen, die durch den Prozessor (9) aktiviert wird,

daß diese verdrahtete Logik (24) dem Prozessor (9) einen Fehler erst in dem Augenblick meldet, in dem Daten aus dem Pufferspeicher (20) ausgelesen werden,

daß die Mittel (23, 44, 45) zur Speicherung jeder Zerstörung Mittel (41, 42, 44, 45) zur Beschreibung des Zustands der Datenzellen im Pufferspeicher (20) enthalten, die mindestens drei verschiedene Werte annehmen können:

- freie Zelle,

- besetzte, aber bestätigte Zelle,

- besetzte, aber nicht bestätigte Zelle,

und daß die Mittel (41, 42, 44, 45) zur Beschreibung mit den Schreib- und Lesemitteln (23, 24) für die Aktualisierung der Werte zusammenwirken, die von den Mitteln zur Beschreibung des Zustands der Datenzellen im Speicher angenommen werden.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel (41, 42, 44, 45) zur Beschreibung des Zustands der Speicherzellen erste Mittel (42, 45) zur Beschreibung des Verfügbarkeitszustands des Speichers in Schreibrichtung besitzen, die durch die Lesemittel (24) für die Daten aus dem Speicher (22) aktualisiert werden, und zweite Mittel (41, 44) zur Beschreibung der Bestätigung der Daten im Speicher, die durch die Mittel (23) zum Einschreiben von Daten in den Speicher (22) abhängig von den Mitteln zur Beschreibung des Verfügbarkeitszustands (42, 45) im Schreibaugenblick aktualisiert werden.

3. System nach einem beliebigen der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Mittel zur Beschreibung der Verfügbarkeit (42, 45) aus einer Tabelle (42) von Flaggen bestehen, die je ein Bit (45) enthalten, das mindestens einer Zelle des Speichers (22) zugeordnet ist.

4. System nach einem beliebigen der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Mittel zur Beschreibung der Bestätigung (41, 44) aus einer Tabelle (41) von Flaggen bestehen, die je aus einem Bit (44) bestehen, welches mindestens einer Zelle des Speichers (22) zugeordnet ist.

5. System nach einem beliebigen der Ansprüche 3 und 4, dadurch gekennzeichnet, daß die Mittel zur Beschreibung der Verfügbarkeit (42, 45) und/oder der Bestätigung (41, 44) von den Lesemitteln (42) gleichzeitig mit dem Speicher (22) für die Daten angesteuert werden.

6. System nach einem beliebigen der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schreibmittel (23) Mittel zum Laden der Datenrahmen in Blöcken (35) von höchstens N Dateneinheiten (N ist kleiner als die Kapazität des Speichers) sowie Markiermittel für das Ende der in den Speicher (22) transferierten Blöcke enthalten, und daß die Mittel zur Markierung mit Mitteln zum Aussenden eines Signals zur Aktivierung der Lesemittel zusammenwirken, wenn mindestens ein Datenblock im Speicher (22) vorhanden ist.

7. System nach Anspruch 6, dadurch gekennzeichnet, daß die Mittel zum Aussenden eines Aktivierungssignals einerseits einen Zähler (31), der die Anzahl der im Speicher vorhandenen Datenzüge zählt und durch die Mittel zum Laden der Datenblöcke inkrementiert sowie durch die Lesemittel (24) dekrementiert wird, und andererseits Mittel zum Aussenden eines Unterbrechungssignals an einen Mikroprozessor (9) zur Steuerung der Lesemittel (24) enthalten, wenn der Zähler (31) einen Wert ungleich Null anzeigt.

8. System nach einem beliebigen der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Lesemittel (24) eine Information über die Bestätigung für jede der aus dem Pufferspeicher (22) ausgelesenen Dateneinheiten erfassen und daß eine Fehlermeldung in Richtung auf die Verarbeitungsmittel ausgesendet wird, wenn die Bestätigungsinformation den Zustands "nicht bestätigt" enthält.

9. System nach Anspruch 8, dadurch gekennzeichnet, daß die Mittel zur Bildung der Bestätigungsinformation Mittel zur Berechnung und Speicherung eines Paritätsbits für jede in den Pufferspeicher (22) eingetragene Dateneinheit sowie Mittel zur Umkehrung des Paritätsbits jeder aus dem Pufferspeicher (22) gelesenen Dateneinheit abhängig vom Zustand der Mittel (41, 44) zur Beschreibung der Bestätigung der Dateneinheit aufweisen.

10. System nach Anspruch 8, dadurch gekennzeichnet, daß es Mittel zur Zurückweisung des laufenden Rahmens und zur Aktivierung einer Prozedur zur Wiedergewinnung des Rahmens enthält, wenn die Meldemittel einen Fehler angezeigt haben.