DE60308168T2 - Vliw-prozessor mit datenüberflussmittel - Google Patents

Vliw-prozessor mit datenüberflussmittel Download PDF

Info

Publication number
DE60308168T2
DE60308168T2 DE60308168T DE60308168T DE60308168T2 DE 60308168 T2 DE60308168 T2 DE 60308168T2 DE 60308168 T DE60308168 T DE 60308168T DE 60308168 T DE60308168 T DE 60308168T DE 60308168 T2 DE60308168 T2 DE 60308168T2
Authority
DE
Germany
Prior art keywords
register file
overflow
unit
vliw processor
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60308168T
Other languages
English (en)
Other versions
DE60308168D1 (de
Inventor
J. Tromp DE VRIES
J. Marco BEKOOIJ
Alexander Augusteijn
S. Johan VAN GAGELDONK
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE60308168D1 publication Critical patent/DE60308168D1/de
Publication of DE60308168T2 publication Critical patent/DE60308168T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3004Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043LOAD or STORE instructions; Clear instruction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/3012Organisation of register space, e.g. banked or distributed register file
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824Operand accessing
    • G06F9/3826Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
    • G06F9/3828Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage with global bypass, e.g. between pipelines, between clusters

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Executing Machine-Instructions (AREA)
  • Image Processing (AREA)
  • Hardware Redundancy (AREA)
  • Advance Control (AREA)

Description

  • TECHNISCHES UMFELD
  • Die vorliegende Erfindung bezieht sich auf einen VLIW-Prozessor, der Folgendes umfasst: eine Vielzahl von Funktionseinheiten; eine verteilte Registerdatei mit einer Vielzahl von Segmenten, wobei die Funktionseinheiten auf die verteilte Registerdatei zugreifen können; ein Kommunikationsmittel für die Kommunikation mit einem Speicher; ein Kommunikationsnetzwerk zur Kopplung der funktionellen Einheiten mit der verteilten Registerdatei.
  • HINTERGRUND
  • Eine Ausführungsform des VLIW-Prozessors der erwähnten Art ist in dem Dokument WO 00/33178 beschrieben.
  • Ein VLIW-Prozessor (Very Large Instruction Word) ermöglicht die Nutzung der Befehlsniveau-Parallelität in Programmen und damit die Ausführung von mehr als einem Befehl gleichzeitig. Ein VLIW-Prozessor nutzt mehrere unabhängige Funktionseinheiten, um mehrere Operationen parallel auszuführen. VLIW-Prozessoren packen mehrere Funktionseinheit-Operationen in einen einzigen sehr langen Befehl.
  • Die VLIW-Verarbeitung wird unter anderem eingeschränkt durch begrenzte Hardware-Ressourcen, begrenzte Parallelität und eine starke Zunahme der Codegröße. Begrenzte Hardware-Ressourcen können die Funktionseinheiten, die Registerdatei oder das Kommunikationsnetzwerk sein. Die Vorwegnahme dieser Einschränkungen durch Hinzufügen von mehr Ressourcen hat einige ernsthafte Nachteile. Wenn zum Beispiel die Anzahl der Funktionseinheiten vergrößert wird, müssen auch die Speichergröße und die Registerdatei-Bandbreite vergrößert werden. Außerdem werden sehr viele Lese- und Schreibports für den Zugriff auf die Registerdatei benötigt, was eine Bandbreite erfordert, die ohne großen Aufwand bezüglich der Größe der Registerdatei und eine Herabsetzung der Taktgeschwindigkeit schwer zu unterstützen ist.
  • Bei einigen Anwendungen, die auf dem VLIW-Prozessor ausgeführt werden sollen, kann die einschränkende Hardware-Ressource die Registerdatei sein. Es könnte eine große Registerdatei verwendet werden, um dies zu verhindern. Dies hat jedoch mehrere Nachteile. Erstens kann eine Registerdatei mit vielen Registern kritische Zeitsteuerungswege schaffen und daher die Zykluszeit des Prozessors begrenzen. Zweitens nimmt, wenn die Anzahl von direkt adressierbaren Registern zunimmt, auch die Anzahl der Bits zum Spezifizieren der mehreren Register innerhalb des Befehls zu. Drittens nimmt eine Registerdatei mit vielen Registern eine große Chipfläche ein.
  • In „Two-level Hierarchical Register File Organization for VLIW processors" von Javier Zalema et al., erschienen in Proceedings of the Annual ACM/IEEE Symposium on Microarchitecture, Los Alamitos, CA: IEEE Comp. Soc., US (10-12-2000), Seite 137-146, wird das Problem der knappen Registerressourcen gelöst, indem der Befehlssatz des VLIW-Prozessor um Überlaufcode erweitert wird, um den Druck auf die verfügbaren Register zu mildern. Daher wird in dieser Abhandlung eine software-basierende Lösung für dieses Problem beschrieben.
  • BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung hat zur Aufgabe, eine VLIW-Prozessorarchitektur zu schaffen, die verhindert, dass die Registerdatei die einschränkende Hardware-Ressource ist.
  • Diese Aufgabe wird mit einem VLIW-Prozessor der beschriebenen Art gelöst, der dadurch gekennzeichnet ist, dass der VLIW-Prozessor weiterhin Überlaufmittel zum Übertragen von Daten zwischen der verteilten Registerdatei und den Kommunikationsmitteln über die Funktionseinheiten umfasst, wobei die Überlaufmittel eine Überlaufregisterdatei und eine Überlaufeinheit umfassen und die Überlaufeinheit auf die Überlaufregisterdatei zugreifen kann.
  • Es ist zu beachten, dass das Überlaufen an sich bekannt ist, aber aus einem vollkommen anderen Gebiet der Technologie, nämlich aus der Compiler-Technologie. Das Prinzip besteht darin, dass wenn ein Compiler Maschinencode generiert und es mehr Live-Variablen gibt als die Maschine Register hat, einige Variablen von Registern in den Speicher übertragen werden oder „abfließen2.
  • Die Überlaufmittel besitzen die Fähigkeit, Werte von der Registerdatei über die Funktionseinheiten an die Kommunikationsmittel zu übertragen. Die Überlaufmittel besitzen auch die Fähigkeit, Werte wiederherzustellen, indem sie sie von den Kommunikationsmitteln an die Registerdatei übertragen. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass durch die Zugänglichkeit der Überlaufregisterdatei für die Über laufeinheit verhindert wird, dass die Geschwindigkeit der Übertragung von Werten durch die Überlaufmittel an die Kommunikationsmittel die Taktfrequenz des Prozessors begrenzt.
  • Eine Ausführungsform der Erfindung ist dadurch gekennzeichnet, dass mindestens eines der Segmente der verteilten Registerdatei einer Funktionseinheit zugeordnet ist, die nicht in der Lage ist, Daten von dem Segment der verteilten Registerdatei an die Überlaufmittel weiterzuleiten, wobei der Funktionseinheit eine Weiterleitungseinheit zugeordnet ist, um Daten von dem Segment der verteilten Registerdatei an die Überlaufmittel weiterzuleiten. Falls eine Funktionseinheit, zum Beispiel eine ROM-Einheit, nicht in der Lage ist, den Wert weiterzuleiten, der von der Registerdatei abfließen muss, kann dies die Weiterleitungseinheit tun.
  • Eine Ausführungsform der Erfindung ist dadurch gekennzeichnet, dass das Kommunikationsnetzwerk ein teilweise verbundenes Kommunikationsnetzwerk umfasst. Ein Vorteil dieser Ausführungsform besteht darin, dass sie den Aufwand eines vollständig verbundenen Netzwerks reduziert.
  • Eine Ausführungsform der Erfindung ist dadurch gekennzeichnet, dass die Weiterleitungseinheit Teil der zugehörigen Funktionseinheit ist. Ein Vorteil dieser Ausführungsform besteht darin, dass keine separate Weiterleitungseinheit erforderlich ist, wodurch man zusätzliche Chipfläche und Kommunikationsverbindungen spart.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die Merkmale der beschriebenen Ausführungsformen werden im Folgenden unter Bezugnahme auf die Zeichnung ausführlicher beschrieben.
  • Die einzelne Figur zeigt ein schematisches Diagramm eines VLIW-Prozessors gemäß einer Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bezug nehmend auf die Figur zeigt ein schematisches Blockschaltbild einen VLIW-Prozessor mit einer Vielzahl von Funktionseinheiten einschließlich der Funktionseinheiten 1 und 3. Der Prozessor hat eine verteilte Registerdatei 4 einschließlich der Registerdateisegmente 5, 7 und 9. Die Funktionseinheit 1 kann aus dem Registerdateisegment 5 lesen. Die Funktionseinheit 3 kann aus den Registerdateisegmenten 7 und 9 lesen.
  • Der Prozessor umfasst eine Kommunikationseinheit 11 für die Kommunikation mit einem Speicher. Letzterer ist in dieser Figur nicht abgebildet. Der Prozessor um fasst auch ein Kommunikationsnetzwerk 13, z.B. einen Bus, der die Funktionseinheiten 1 und 3 und die Registerdateisegmente 5, 7 und 9 koppelt.
  • Außerdem umfasst der Prozessor eine Überlaufvorrichtung 15. Die Überlaufvorrichtung 15 und die Registerdateisegmente 5, 7 und 9 sind über das Kommunikationsnetzwerk 13 gekoppelt. Die Überlaufvorrichtung 15 und die Funktionseinheiten 1 und 3 sind ebenfalls über das Kommunikationsnetzwerk 13 gekoppelt. Die Überlaufvorrichtung 15 ermöglicht die Übertragung von Werten von den Registerdateisegmenten 5, 7 und 9 über die Funktionseinheiten 1 und 3 an die Kommunikationseinheit 11. Außerdem kann die Überlaufvorrichtung 15 Werte wiederherstellen, indem sie sie von der Kommunikationseinheit 11 an die Registerdateisegmente 5, 7 und 9 überträgt.
  • Vorzugsweise umfasst die Überlaufvorrichtung 15 eine Überlaufregisterdatei 17 und eine Überlaufeinheit 19. Die Überlaufeinheit 19 kann von der Überlaufregisterdatei 17 gelesen werden. Ein Vorteil dieser Ausführungsform besteht darin, dass sie verhindert, dass die Geschwindigkeit, mit der die Überlaufvorrichtung 15 Werte an die Kommunikationseinheit 11 überträgt, die Taktfrequenz des Prozessors begrenzt. In einigen Ausführungsformen können Werte vorübergehend in der Überlaufregisterdatei 17 gespeichert werden, ohne sie an die Kommunikationseinheit 11 zu übertragen. Aus der Überlaufregisterdatei 17 können diese Werte von der Überlaufeinheit 19 an die Registerdateisegmente 5, 7 und 9 übertragen werden. Ein Vorteil dieser Ausführungsform besteht darin, dass sie die zeitraubenden Aktionen des Schreibens von Werten an die Kommunikationseinheit 11 und des Wiederherstellens von Werten von der Kommunikationseinheit 11 verhindert.
  • In einer vorteilhaften Ausführungsform hat der Prozessor ebenfalls eine Weiterleitungseinheit 21. Die Weiterleitungseinheit 21 kann von dem Registerdateisegment 5 lesen, und die Weiterleitungseinheit 21 sowie die Überlaufvorrichtung 15 sind über das Kommunikationsnetzwerk 13 gekoppelt. Die Weiterleitungseinheit 21 ermöglicht das Weiterleiten des Wertes, der von dem Registerdateisegment abfließen muss, falls die Funktionseinheit 1 dazu nicht in der Lage ist. In einigen Ausführungsformen werden mehrere Weiterleitungseinheiten vorhanden sein, in anderen Ausführungsformen keine. Eine Weiterleitungseinheit kann einer Funktionseinheit zugeordnet werden, wenn diese Funktionseinheit, z.B. eine ROM-Einheit, nicht in der Lage ist, einen Wert von einem Registerdateisegment weiterzuleiten.
  • In der in dieser Figur abgebildeten Ausführungsform ist die Weiterleitungseinheit 21 eine separate Einheit, die der Funktionseinheit 1 zugeordnet ist. In einigen Aus führungsformen kann die Weiterleitungseinheit 21 Teil der zugehörigen Funktionseinheit 1 sein, indem eine zusätzliche Operation zu dieser Funktionseinheit hingefügt wird, die die Weiterleitung eines Wertes von einem Registerdateisegment erlaubt.
  • Die Funktionseinheiten können mit einem Registerdateisegment gekoppelt sein, wie im Fall der Funktionseinheit 1, oder mit mehreren Registerdateisegmenten, wie im Fall der Funktionseinheit 3. Die Registerdateisegmente können mit einer Funktionseinheit oder mit mehreren Funktionseinheiten gekoppelt sein. Der Grad der Kopplung zwischen den Registerdateisegmenten und den Funktionseinheiten kann von der Art der Operationen abhängen, die die Funktionseinheit auszuführen hat.
  • Das Kommunikationsnetzwerk 13 koppelt die Funktionseinheiten 1 und 3 und die Registerdateisegmente 5, 7 und 9. Die in dieser Figur abgebildete Ausführungsform hat ein vollständig verbundenes Kommunikationsnetzwerk, was bedeutet, dass jede Funktionseinheit 1 und 3 mit jedem Registerdateisegment 5, 7 und 9 gekoppelt ist. In einigen Ausführungsformen ist das Kommunikationsnetzwerk 13 teilweise verbunden, so dass nicht jede Funktionseinheit 1 und 3 mit jedem Registerdateisegment 5, 7 und 9 gekoppelt ist. Ein Vorteil eines teilweise verbundenen Netzwerks im Vergleich zu einem vollständig verbundenen Netzwerk besteht darin, dass es weniger aufwändig in Hinblick auf die Chipfläche ist und eine höhere Taktfrequenz des Prozessors erlaubt.
  • Die Funktionseinheiten 1 und 3 sowie die Weiterleitungseinheit 21 sind mit der Überlaufvorrichtung 15 gekoppelt. In der in dieser Figur abgebildeten Ausführungsform sind diese Kopplungen Teil des Kommunikationsnetzwerks 13. In einigen Ausführungsformen können eine oder mehrere dieser Kopplungen separat vorliegen.
  • Die Überlaufvorrichtung 15 ist mit den Registerdateisegmenten 5, 7 und 9 gekoppelt. In der in dieser Figur abgebildeten Ausführungsform können eine oder mehrere dieser Kopplungen separat vorliegen.
  • Es ist zu beachten, dass die oben genannten Ausführungsformen die Erfindung eher veranschaulichen statt sie einzuschränken, und dass der Fachkundige in der Lage sein wird, viele alternative Ausführungsformen zu entwerfen, ohne vom Umfang der angehängten Ansprüche abzuweichen. In den Ansprüchen sind in Klammern gesetzte Bezugszeichen nicht als die Erfindung einschränkend zu betrachten. Die Verwendung des Wortes "umfassen" (Englisch: "comprising") schließt das Vorhandensein von anderen als in einem Anspruch Ansprüchen erwähnten Elementen oder Schritten nicht aus. Die Verwendung des Wortes "ein" oder "eine" (Englisch: "a" or "an") vor einem Element schließt das Vorhan densein einer Vielzahl (mehrerer) derartiger Elemente nicht aus. In dem die Vorrichtung betreffenden Anspruch, in dem mehrere Mittel genannt werden, können mehrere dieser Mittel durch ein und dasselbe Hardware-Element verkörpert sein. Die bloße Tatsache, dass bestimmte Maßnahmen in sich voneinander unterscheidenden abhängigen Ansprüchen genannt werden, bedeutet nicht, dass nicht eine Kombination dieser Maßnahmen vorteilhaft eingesetzt werden kann.

Claims (4)

  1. VLIW-Prozessor, der Folgendes umfasst: – eine Vielzahl von Funktionseinheiten (1, 3); – eine verteilte Registerdatei (4) mit einer Vielzahl von Segmenten 5, 7, 9), wobei die Funktionseinheiten auf die verteilte Registerdatei zugreifen können; – Kommunikationsmittel (11) für die Kommunikation mit einem Speicher; – ein Kommunikationsnetzwerk (13) zur Kopplung der funktionellen Einheiten mit der verteilten Registerdatei; dadurch gekennzeichnet, dass der VLIW-Prozessor weiterhin Überlaufmittel (15) zum Übertragen von Daten zwischen der verteilten Registerdatei und den Kommunikationsmitteln über die Funktionseinheiten umfasst, wobei die Überlaufmittel eine Überlaufregisterdatei (17) und eine Überlaufeinheit (19) umfassen und die Überlaufeinheit auf die Überlaufregisterdatei zugreifen kann.
  2. VLIW-Prozessor nach Anspruch 1, wobei: mindestens eines der Segmente (5, 7, 9) der verteilten Registerdatei (4) einer Funktionseinheit (1, 3) zugeordnet ist, die nicht in der Lage ist, Daten von dem Segment der verteilten Registerdatei an die Überlaufmittel (15) weiterzuleiten, wobei der Funktionseinheit (1, 3) eine Weiterleitungseinheit (21) zugeordnet ist, um Daten von dem Segment (5, 7, 9) der verteilten Registerdatei an die Überlaufmittel weiterzuleiten.
  3. VLIW-Prozessor nach Anspruch 1, wobei: das Kommunikationsnetzwerk (13) ein teilweise verbundenes Kommunikationsnetzwerk umfasst.
  4. VLIW-Prozessor nach Anspruch 2, wobei: die Weiterleitungseinheit (21) Teil der zugehörigen Funktionseinheit (1, 3) ist.
DE60308168T 2002-04-18 2003-04-01 Vliw-prozessor mit datenüberflussmittel Expired - Lifetime DE60308168T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02076524 2002-04-18
EP02076524 2002-04-18
PCT/IB2003/001364 WO2003088037A1 (en) 2002-04-18 2003-04-01 Vliw processor with data spilling means

Publications (2)

Publication Number Publication Date
DE60308168D1 DE60308168D1 (de) 2006-10-19
DE60308168T2 true DE60308168T2 (de) 2007-08-23

Family

ID=29225683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60308168T Expired - Lifetime DE60308168T2 (de) 2002-04-18 2003-04-01 Vliw-prozessor mit datenüberflussmittel

Country Status (8)

Country Link
US (1) US7107432B2 (de)
EP (1) EP1499959B1 (de)
JP (1) JP3979998B2 (de)
CN (1) CN1320451C (de)
AT (1) ATE338976T1 (de)
AU (1) AU2003214554A1 (de)
DE (1) DE60308168T2 (de)
WO (1) WO2003088037A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030105617A1 (en) * 2001-12-05 2003-06-05 Nec Usa, Inc. Hardware acceleration system for logic simulation
US20070074000A1 (en) * 2005-09-28 2007-03-29 Liga Systems, Inc. VLIW Acceleration System Using Multi-state Logic
US7444276B2 (en) * 2005-09-28 2008-10-28 Liga Systems, Inc. Hardware acceleration system for logic simulation using shift register as local cache
US20070073999A1 (en) * 2005-09-28 2007-03-29 Verheyen Henry T Hardware acceleration system for logic simulation using shift register as local cache with path for bypassing shift register
EP1934845A4 (de) * 2005-09-28 2010-05-19 Liga Systems Inc Hardware-beschleunigungssystem zur logischen simulation unter verwendung eines schieberegisters als lokalem cache
CN101158891B (zh) * 2007-11-19 2010-07-21 中国科学院计算技术研究所 在非cisc处理器上进行浮点栈溢出检查的装置和方法
TWI401602B (zh) * 2009-07-06 2013-07-11 Nat Univ Tsing Hua 處理器之使用暫存器檔案的溢出方法
US9009692B2 (en) * 2009-12-26 2015-04-14 Oracle America, Inc. Minimizing register spills by using register moves

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745450B2 (ja) 1996-05-13 2006-02-15 株式会社ルネサステクノロジ 並列処理プロセッサ
WO1998006042A1 (en) * 1996-08-07 1998-02-12 Sun Microsystems, Inc. Wide instruction unpack method and apparatus
US7114056B2 (en) * 1998-12-03 2006-09-26 Sun Microsystems, Inc. Local and global register partitioning in a VLIW processor
US6487630B2 (en) * 1999-02-26 2002-11-26 Intel Corporation Processor with register stack engine that dynamically spills/fills physical registers to backing store
US6928645B2 (en) * 2001-03-30 2005-08-09 Intel Corporation Software-based speculative pre-computation and multithreading
US20030105617A1 (en) * 2001-12-05 2003-06-05 Nec Usa, Inc. Hardware acceleration system for logic simulation

Also Published As

Publication number Publication date
AU2003214554A1 (en) 2003-10-27
CN1647031A (zh) 2005-07-27
WO2003088037A1 (en) 2003-10-23
ATE338976T1 (de) 2006-09-15
JP2005523498A (ja) 2005-08-04
US20050144424A1 (en) 2005-06-30
EP1499959B1 (de) 2006-09-06
CN1320451C (zh) 2007-06-06
DE60308168D1 (de) 2006-10-19
US7107432B2 (en) 2006-09-12
JP3979998B2 (ja) 2007-09-19
EP1499959A1 (de) 2005-01-26

Similar Documents

Publication Publication Date Title
DE102007025397B4 (de) System mit mehreren Prozessoren und Verfahren zu seinem Betrieb
DE3586389T2 (de) Dynamisch zugeordnete lokale/globale speicheranordnung.
DE68929483T2 (de) Datenprozessor mit einer Befehlseinheit, die einen Cachespeicher und einen ROM aufweist.
DE60223990T2 (de) System zum Ausführen von Zwischenkode, Methode zum Ausführen von Zwischenkode, und Computerprogrammprodukt zum Ausführen von Zwischenkode
DE102008055892A1 (de) Abspeichern von Abschnitten eines Datenübertragungsdeskriptors in einem gecachten und einem nicht gecachten Adressbereich
DE3689287T2 (de) Datenverarbeitungsgerät.
DE102009049078B4 (de) Verwendung von Ausführer-Wissen über Speicherregion-Ordnungsanforderungen zum Modifizieren von Transaktionsattributen
DE102018006756A1 (de) Beschleuniger-Fabric
DE10297166T5 (de) Mechanismus zur Interrupt-Abwicklung in Computersystemen, welche die gleichzeitige Ausführung mehrerer Threads unterstützen
DE69219848T2 (de) Verfahren zur Behandlung von Datenübertragungen in einen Computersystem mit einem Zweibusbau
DE112007000443B4 (de) Vorrichtung mit einer gemeinsamen Schnittstelle fiir mehrere Prozessorkerne und Verfahren zur Steuerung der Kommunikation derselben mit einer damit gekoppelten Verbindung
DE69736872T2 (de) Datenverarbeitungssystem
DE102004025921A1 (de) Speichersystem mit mehreren Schnittstellen sowie Datenzugriffsverfahren in einem derartigen Speichersystem
DE112008002019T5 (de) Auslagern von Eingabe/Ausgabe (I/O)-Virtualisierungsarbeitsgängen an einem Prozessor
DE2328058A1 (de) Digitale datenverarbeitungsanordnung
DE60025788T2 (de) Flexibles Mehrzweck-Ein/Ausgabesystem
DE2517276A1 (de) Datenverarbeitungssystem
DE60308168T2 (de) Vliw-prozessor mit datenüberflussmittel
DE60027357T2 (de) Eine Unterbrechungssteuerung und ein Mikrorechner, der diese Unterbrechungssteuerung beinhaltet
DE102018005759A1 (de) Verbinden von beschleunigerressourcen unter verwendung einesswitches
DE112004001652T5 (de) Vektorieren eines Interrupt oder einer Ausnahme bei Wiederaufnahme des Betriebes einer virtuellen Maschine
DE2533737A1 (de) Datenprozessor
DE68924368T2 (de) Datenverarbeitungssystem mit verzögertem Cache-Schreibvorgang.
DE19606629A1 (de) Mehrprozessor-Zentraleinheit
DE69828890T2 (de) Konfigurierbare speichersteuerungsvorrichtung und verfahren hierfür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition