DE60224378T2

DE60224378T2 - Verfahren zur Erzeugung eines Testmusters für die Simulation und/oder Prüfung des Layouts einer integrierten Schaltung

Info

Publication number: DE60224378T2
Application number: DE60224378T
Authority: DE
Inventors: Eric Liau
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2002-07-19
Filing date: 2002-07-19
Publication date: 2009-01-02
Anticipated expiration: 2022-07-20
Also published as: EP1382975A1; US20040034838A1; DE60224378D1; US6993735B2; EP1382975B1

Description

Verfahren zum Erzeugen eines Testmusters für die Simulation und/oder den Test des Layouts einer integrierten Schaltung.
Zum Erzielen einer hohen Leistung und einer hohen Integrationsdichte werden die Abmessungen von integrierten Schaltungskomponenten immer weiter herunterskaliert. Insbesondere werden Transistorabmessungen herunterskaliert, während eine niedrigere Verlustleistung durch Herunterskalieren der Versorgungsspannung erreicht wird. Aufgrund der hohen Packungsdichte von Transistoren nimmt der Stomversorgungsstrom zu und somit können große Stromausschläge innerhalb einer kurzen Zeitperiode erhebliches Rauschen verursachen. Folglich ist eine Schwierigkeit, der sich Schaltungsdesigner gegenüber sehen, die Stromzufuhr von Schaltungen mit sehr hoher Leistung aufgrund des schweren Schaltrauschens.
Zum Verifizieren der Funktion einer neu ausgelegten Schaltung wird die Schaltung zuerst simuliert und dann getestet. Während der Simulation werden an die Eingänge der Schaltung mehrere Eingangssignale angelegt und die Ausgangssignale der Schaltung berechnet. Die Eingangssignale werden als Testmuster bezeichnet. Wenn sich die Ausgangssignale voreingestellten Zielsignalen nicht ausreichend annähern, wird die Schaltung neu ausgelegt und neu simuliert.
Wenn die Simulation abgeschlossen ist, wird danach ein Chip, der die integrierte Schaltung enthält, hergestellt und unter Verwendung von ATE (Automatic Test Equipment – Testautomat) getestet. Der ATE legt auch ein Testmuster an die Schaltung an. Das Testmuster für den ATE muß von einem Benutzer manuell angegeben werden. Im allgemeinen wird das gleiche Testmuster, das für die Simulation verwendet wurde, auch für das Testen verwendet. Wenn die von der Schaltung als Reaktion auf das Testmuster des ATE erzeugten Ausgangssignale von voreingestellten Zielsignalen abweichen, wird die Schaltung neu ausgelegt, neu simuliert und neu getestet.
Mit zunehmender Komplexität integrierter Schaltungen nehmen Integrationsdichte und Funktionalität dramatisch zu. Das gleichzeitige Schalten einer großen Anzahl von Transistoren induziert eine große Stromspitze. Das Schaltrauschen an dem Stromverteilungsnetz muß auf ein tolerierbares Niveau unterdrückt werden, um die Zuverlässigkeit der Schaltung sicherzustellen. Zur effizienten Bekämpfung des Schaltrauschens ist eine Abschätzung des Worst-Case-Schaltrauschens erforderlich.
Eine Möglichkeit zum Bestimmen des Worst-Case-Schaltrauschens besteht darin, alle Kombinationen von Eingangsmustern zu simulieren, um zu bestimmen, welche Kombination das maximale Schaltrauschen induziert. Die Komplexität des Lösungsraums ist jedoch exponentiell proportional zu der Anzahl von Primäreingängen des Systems. Dementsprechend würde es enorme Zeit erfordern, den ganzen Lösungsraum auch nur für ein moderat komplexes System zu verarbeiten.
Dazu sind eine Reihe von Ansätzen vorgeschlagen worden, um diese Probleme zu behandeln. In "Estimation of Switching Noise of Power Supply Lines in Deep Submicron CMOS circuits", Shiyou Zhao und Kaushik Roy, 13^th International Conference an VLSI Design, IEEE Januar 2000, wird zum Bestimmen der Untergrenze des Worst-Case-Schaltrauschens auf Stromversorgungsleitungen ein probabilistischer Ansatz vorgeschlagen. Der hierin beschriebene Algorithmus verfolgt das Worst-Case-Eingangsmuster, das die steilste größte Schaltstromspitze und deshalb das größte Schaltrauschen induziert.
Dies basiert auf der Beobachtung, daß das größte Schaltrauschen direkt zu der steilsten größten Schaltstromspitze in Beziehung steht.
Bei diesem Ansatz wird das Design einer integrierten Schaltung simuliert, indem zufällig erzeugte Eingangssignalvektoren an die Eingänge der Schaltung angelegt werden. Für jedes Eingangsvektorpaar wird der simulierte Spitzenschaltstrom bestimmt. Die Worst-Case-Eingangsvektorpaare beschicken als Anfangspopulation einen genetischen Algorithmus. Der genetische Algorithmus ist so ausgelegt, daß er das oder die fast optimalen Eingangsmuster aussondert, die die steilste größte Schaltstromspitze und deshalb das Worst-Case-Schaltrauschen induzieren. Die Worst-Case-Eingangsmuster werden dann in einer HSPICE-Simulation der Schaltung verwendet, um die exakte Stromwellenform zu extrahieren.
Ein mit diesem Ansatz assoziiertes Problem ist die Schwierigkeit, geeignete Zufallstestmuster zu erzeugen. Je größer die Anzahl an Zufallstestmustern, um so höher die Wahrscheinlichkeit, ein Testmuster zu erzeugen, das sich dem Worst-Case ausreichend annähert. Da jedoch die Simulation jedes Testmusters zeitraubend ist, ist die Simulation einer großen Anzahl von Testmustern praktisch nicht durchführbar.
Ein Ansatz in Richtung auf eine simulationsbasierte Testmustererzeugung mit einem genetischen Algorithmus ist aus dem Dokument "Genetic Algorithm for VLSI Design, Layouts & Test Automation", von P. Mazumder und E. Rudnick, 1999, PRENTICE HALL, UPPER SADDLE RIVER, NJ, USA bekannt. Die erzeugten Testmuster dienen zur Fehlerdetektion.
Ein weiteres simulationsbasiertes Verfahren zur Testmustererzeugung ist aus "Sequential Circuit test generation using Dynamic State Traversal" von M.S.
Hsiao et al., EUROPEAN DESIGN AND TEST CONFERENCE, März 1997, Seiten 22–28, bekannt.
Noch ein weiteres simulationsbasiertes Verfahren zum Erzeugen von Testmustern ist in "Virtual Test Automation Generator (VTAG)" von S. Singer et al., NAVAIR LAKEHURST, [online] 5. Mai 2000, beschrieben.
Aus der internationalen Anmeldung WO 03/107019 A2 , die nach der Einreichung dieser Anmeldung veröffentlicht wurde, ist ein weiteres Verfahren zum Erzeugen von Testmustern bekannt, wobei die Testmuster zur Fehlerdetektion dienen.
Falls ein genetischer Algorithmus verwendet wird, ist es zu zeitraubend, jedes einzelne Zufallsmuster aus jeder neuen Musterpopulation zu simulieren, bevor der Algorithmus bestimmen kann, welches der Muster der Population zur weiteren Optimierung ausgewählt werden soll. Deshalb wird dieses Verfahren durch die Anzahl der Versuchszufallsmuster in jeder Musterpopulation gesättigt. Es eignet sich für kleine Schaltungen. Es könnte jedoch Jahre benötigen, um sogar bei Verwendung der schnellsten Simulationsanwendungen eine ganze Chipsimulation einer großen Schaltung durchzuführen.
Die vorliegende Erfindung trachtet danach, sich mit diesem Problem zu beschäftigen.
Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Erzeugen einer Menge von Testmustern zum Abschätzen eines mit einem Layout einer integrierten Schaltung assoziierten Worst-Case-Rauschens bereitgestellt, wobei die erzeugte Menge von Testmustern sich für die Simulation und/oder den Test des Layouts einer integrierten Schaltung eignet, wobei das Verfahren die folgenden Schritte umfaßt:

(a) Erzeugen einer Menge von Testmustern auf einer Zufallsbasis;
(b) Anlegen der Menge von Testmustern an die integrierte Schaltung unter Verwendung eines Testautomaten (ATE);
(c) Bestimmen der Ausgangssignale der integrierten Schaltung;
(d) Verarbeiten der Ausgangssignale, um zu bestimmen, ob vorbestimmte Testkriterien erfüllt sind, wobei die vorbestimmten Testkriterien mit dem Worst-Case-Rauschen assoziiert sind;
(e) je nach der Bestimmung in Schritt (d), Erzeugen einer neuen Menge von Testmustern auf der Basis der Menge von in Schritt (a) erzeugten Testmustern durch Auswählen von Testmustern aus der Menge von Testmustern gemäß einem vorbestimmten Auswahlkriterium; und Kombinieren der ausgewählten Testmuster gemäß einem genetischen Algorithmus, um die neue Menge von Testmustern zu erzeugen; und
(f) Wiederholen der Schritte (b) bis (e) mit einer vorbestimmten Häufigkeit oder bis die vorbestimmten Testkriterien erfüllt sind.

Dementsprechend verwendet das Verfahren einen genetischen Algorithmus (Optimierungsverfahren), um eine Menge von Zufallsmustern auf der Basis von Messungen unter Verwendung eines ATE zu optimieren. Dadurch kann eine Menge von Worst-Case-Rauschmustern automatisch ausgewählt werden.
Die ausgewählte Menge von Worst-Case-Rauschmustern kann zum erneuten Simulieren des Layouts der integrierten Schaltung zur detaillierten Designanalyse oder Verbesserung verwendet werden.
Dieser Ansatz ist effizienter und schneller als jedes Verfahren auf reiner Zufallsbasis, das einen nichtoptimalen Zufallsmustererzeugungs- oder -simulationsansatz verwendet.
Außerdem kann er mit einem beliebigen ATE-System verwendet werden.
Ein genetischer Algorithmus kann gleichermaßen zum Detektieren einer Menge potentieller Worst-Case-Testbedingungen bezüglich von an eine integrierte Schaltung gelieferten Einganssignalen verwendet werden (zum Beispiel Stromversorgung). Die Parameter solcher Eingangssignale werden als AC/DC-Parameter bezeichnet.
Dementsprechend wird auch ein Verfahren zum Erzeugen einer Menge von Eingangssignalen für die Simulation und/oder den Test des Layouts einer integrierten Schaltung bereitgestellt, wobei das Verfahren die folgenden Schritte umfaßt:

(m) Erzeugen mehrerer Mengen von Eingangssignalen;
(n) Anlegen der mehreren Mengen von Eingangssignalen an die integrierte Schaltung unter Verwendung eines Testautomaten (ATE);
(o) Bestimmen der Ausgangssignale der integrierten Schaltung;
(p) Verarbeiten der Ausgangssignale, um zu bestimmen, ob vorbestimmte Testkriterien erfüllt sind;
(q) je nach der Bestimmung in Schritt (p), Erzeugen einer neuen Mehrzahl von Mengen von Eingangssignalen auf der Basis der in Schritt (m) erzeugten mehreren Mengen von Eingangssignalen unter Verwendung eines genetischen Algorithmus.

Gemäß diesem Verfahren kann eine Menge von Worst-Case-Testbedingungen aufgrund resultierenden hohen Stromversorgungsrauschens (dynamischer Strom) detektiert werden, ohne daß Parameter von Eingangssignalen manuell und/oder nach dem Zufallsprinzip ausgewählt werden müssen.
Dieses Verfahren kann auch unter Verwendung existierender ATE-Systeme implementiert werden.
Die infolge dieses Verfahrens erhaltenen Eingangs signale können später erneut simuliert werden.
Bevorzugt wird das Verfahren zum Approximieren einer Worst-Case-Menge von Testmustern zusammen mit dem Verfahren zum Approximieren einer Menge von Worst-Case-Eingangssignalparametern durchgeführt. Auf diese Weise kann ein Worst-Case-Gesamtarbeitszustand der integrierten Schaltung approximiert werden.
Es werden nun Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es zeigen:
1 ein schematisches Flußdiagramm eines Verfahrens gemäß einer Ausführungsform der Erfindung;
2 die Ergebnisse eines praktischen Experiments unter Verwendung eines Verfahrens gemäß einer Ausführungsform der Erfindung und
3 ein schematisches Flußdiagramm eines Verfahrens gemäß einer weiteren Ausführungsform der Erfindung.
Genetische Algorithmen basieren auf den Prinzipien der natürlichen Auswahl. Insbesondere sind genetische Algorithmen stochastische Suchmethoden, die die natürliche biologische Evolution simulieren. Die Algorithmen arbeiten auf der Basis einer Population möglicher Lösungen und produzieren – durch Anwenden des Prinzips des "Überlebens des Geeignetsten" ("survival of the fittest") auf diese potentiellen Lösungen – eine bessere Approximation einer Ziellösung bei jeder Iteration des Algorithmus.
Jede Iteration des Algorithmus produziert eine neue Generation von Approximationen. Die Approximationen jeder Generation werden durch den Prozeß des Auswählens von Individuen gemäß ihres Niveaus "Eignung" im Problembereich erzeugt. Die ausgewählten Individuen werden unter Verwendung von aus der natürlichen Genetik geborgten Operatoren miteinander vermehrt. Dieser Prozeß führt zur Evolution von Populationen von Individuen, die besser an ihre Umgebung angepaßt sind als die Individuen, aus denen sie erzeugt wurden, wie bei der natürlichen Anpassung.
Dementsprechend modellieren genetische Algorithmen natürliche Prozesse wie etwa Auswahl, Kreuzung, Rekombination und Mutation.
1 zeigt ein Verfahren zum Detektieren des Worst-Case-Stromverbrauchs-/Spitzenstrommusters (RSMA) auf der Basis eines genetischen Algorithmus. Dieses Verfahren arbeitet auf der Basis von Populationen von individuellen Mustern anstatt einer einzelnen Musterlösung. Auf diese Weise kann die Suche nach besseren Approximationen auf parallele Weise erfolgen. Deshalb ist dieses Verfahren effizienter als Suchprozesse mit einem einzelnen Muster unter Verwendung dynamischer Zufallsalgorithmusverfahren.
Genetische Algorithmen können für die Simulation des Designs einer integrierten Schaltung eingesetzt werden, um das Worst-Case-Mustersuchproblem zu lösen. Die Effizienz von genetischen Suchprozeduren hängt größtenteils von der Anzahl der Musterpopulationen und der Anzahl der Testmuster in jeder Musterpopulation ab. Wie jedoch oben angedeutet stellt der simulationsbasierte Ansatz eine Begrenzung dar, wenn genetische Algorithmen verwendet werden sollen. Die Prozedur der genetischen Auswahl muß jede "Eignung" (dynamischer Spitzen-/gemittelter Strom) der Testmuster in jeder Musterpopulation auswerten. Beispielsweise können 200 Musterpopulationen vorliegen, die jeweils 20 Muster enthalten. Somit muß der genetische Algorithmus die Eignung von 200·20 = 4000 Mustern auswerten. Wenn jedes Testmuster ein Testmuster aus 50 Zyklen ist, das 30 Minuten an Simulationszeit erfordert (z. B. EPIC- oder SPICE-Simulator), dann beträgt die insgesamt erforderliche Such- und Simulationszeit 4000·30 Minuten = 120000 Minuten, d. h. etwa 83 Tage einer Nonstop-Simulation, um nur 200 Musterpopulationen zu verarbeiten.
Außerdem ist der volle Musterkombinationsbereich proportional zur Komplexität von VLSI- und ULSI-Designs. Deshalb ist eine Teilmenge von 200 Musterpopulationen nur eine sehr kleine Teilmenge des ganzen Musterkombinationsbereichs.
Wenn im Gegensatz dazu ein genetischer Algorithmus zusammen mit einem ATE verwendet wird, können viel mehr Musterpopulationen pro Zeiteinheit verarbeitet werden, weil das Testen einer integrierten Schaltung unter Verwendung eines ATE erheblich schneller ist als die Simulation über konventionelle Systeme. Dementsprechend ist die Approximation von Worst-Case-Testmustern in einer gegebenen Zeitperiode viel genauer.
Eine Implementierung eines dynamischen genetischen Algorithmus zur Verwendung mit ATE wird nachfolgend vorgestellt. Zu Beginn der Berechnung wird eine Reihe von individuellen Zufallsmustern PN POP = (p1, p2, ..., pN)zufällig erzeugt und initialisiert, wobei N die größte Anzahl an Zufallsmustern und POP die größte Anzahl von Musterpopulationen ist.
Danach werden für jedes individuelle Muster (p₁, p₂, ..., p_N) die Zielfunktionen Ipeak(V Isample(PN, SRMS))und Iaveraged(PN, SRMS) unter Verwendung von Gleichung (1) ausgewertet:
Die erste (anfängliche) Generation wird somit produziert und die gemittelte Eignung der individuellen Muster (p₁, p₂, ..., p_N) wird unter Verwendung von Gleichung (2) berechnet:
Wenn das Optimierungskriterium (Averaged_Fitness(IMeasurement(PN POP)) < IMAX_REF)für keine existierende Population erfüllt ist, wird auf der Basis der existierenden Population eine neue Population erzeugt. Individuelle Muster werden entsprechend ihrer Eignung für die Produktion von Nachkommen ausgewählt (Schleife 1 in 1).
Bei diesem Auswahlansatz wird das Grundkonzept einer Turnierauswahl verwendet. Das heißt, nur das beste individuelle Muster aus der existierenden Population wird als Elter ausgewählt. Dieser Prozeß wird wiederholt, bis ein vordefinierter Prozentsatz am besten Mustern ausgewählt worden ist:
wobei B der vordefinierte Prozentsatz der besten Mustergruppe ist. Die Sortierungsfunktion ordnet zuerst die Testmuster vom kleinsten zum größten entsprechend ihren Eignungswerten um. Danach wird die Elternauswahl in einer Zufallssequenz auf der Basis des neuen suboptimalen Eignungsbereichs N erzeugt, der über B berechnet wird. Eltern (ausgewählte Muster) werden über eine Kreuzung (4) kombiniert, rekombiniert (5) und mutiert (6), um Nachkommen zu erzeugen:
wobei C der Testmustergehalt ist, der für eine Kreuzung von zwei Mustern ausgewählt ist. Bei dem Kreuzungsprozeß werden ein oberes, ein unteres und ein Streifenkreuzungsverfahren in einer Zufallssequenz ausgeführt, und die Inhalte von zwei Kreuzungsmustern werden ausgetauscht, um zwei neue Nachkommensmuster zu erzeugen. Danach wird anhand der Rekombinationsgleichung (5) das beste Eignungsmuster unter den beiden neuen Kreuzungsnachkommensmustern ausgewählt:
wobei M die Anzahl neuer ausgewählter Nachkommensmuster ist, um die neue Population zu bilden. Nach der Rekombination erfahren die Nachkommen eine Mutation. Nachkommensvariablen werden durch die Addition kleiner Zufallswerte mutiert Ry ∊ {1 0 –1}
Der Mutationsprozeß unterstützt die Verbesserung des Optimierungssuchprozesses.
Schließlich werden alle Nachkommensmuster in die Population eingefügt, wodurch die Eltern (ursprüngliche Musterpopulation) ersetzt und eine neue Generation hergestellt wird. Dieser Zyklus (Schleife 1 in 1) wird ausgeführt, bis die Optimierungskriterien erfüllt sind.
Wenn sich die Eignung nach einer vordefinierten Anzahl von genetischen Vermehrungsgenerationen nicht verbessert, wird in einer Zufallssequenz eine neue Musterpopulation (Schleife 2 in 1) generiert. Diese Kombination erhöht stark die Chancen, Worst-Case-Testmuster zu finden.
Eine komplette Implementierung dieses Algorithmus unter Verwendung von ATE J973 ist in Anhang 1 gegeben.
2 veranschaulicht ein Versuchsdiagramm eines dynamischen genetischen Algorithmusansatzes (100 MHz, VDDP-EA-PAd-eDRAM-Kern). Der Versuch beinhaltete 20 Muster in jeder Population und 34 (Population) genetische Algorithmussuchproben (Schleife 2 + Schleife 1). Die Gesamtanzahl verarbeiteter Muster betrug 20·34 = 680. Der Versuch dauerte erheblich kürzer als ein simulationsbasierter Ansatz, und die durch Verwendung des Worst-Case-Musters erhaltene Stromgrenze war im Vergleich zu höheren Ansätzen auf der Basis eines dynamischen Zufallsalgorithmus höher.
Es wird nun unter Bezugnahme auf 3 eine weitere Ausführungsform der Erfindung beschrieben.
Wie oben angedeutet steht das beim Betrieb einer integrierten Schaltung auftretende größte Schaltrauschen in direkter Beziehung zu der steilsten größten dynamischen Schaltstromspitze. Das Schaltverhalten hängt von den an die Schaltung angelegten Testmustern ab.
Außerdem hängt das Schaltrauschen von der Abweichung von an die integrierte Schaltung angelegten Eingangssignalen ab (AC- und DC-Bedingungen/Parameter). Dies spiegelt den Betrieb von integrierten Schaltungen in der Praxis wieder, wo bei den meisten Anwendungen eine Stromversorgungsfluktuation von 10% auftreten kann.
Dementsprechend haben Signalschaltung und -abweichung eine große Auswirkung auf das interne Signalverhalten (z. B. Ausbreitungsverzögerung) und Schaltrauschen. Unter Verwendung des simulationsbasierten Ansatzes ist es jedoch unmöglich, gleichzeitig Millionen von Testmustern und verschiedene Eingangssignalbedingungen zu simulieren. Deshalb berücksichtigen simulationsbasierte Ansätze nur das Signalschalten und ignorieren die andere wichtige Ursache für Schaltrauschen, nämlich Signalabweichung.
Gemäß der Ausführungsform von 3 wird ein Verfahren bereitgestellt, das Signalschalt- und Signalabweichungsanalyse zur gleichen Zeit gestattet. Dies führt zu einer effizienteren Analyse des Arbeitsverhaltens einer integrierten Schaltung als bekannte Verfahren.
Worst-Case-Arbeitsbedingungen einer integrierten Schaltung hängen von dem Niveau des Schaltrauschens ab. Das Schaltrauschen wird hauptsächlich durch Signalschaltereignisse (verschiedene Testmuster) und Signalabweichung (AC/DC-Parametervariation) beeinflußt. Um eine Worst-Case-Bedingung zu approximieren, muß der steilste größte dynamische Schaltstrom detektiert werden. Der dynamische Schaltstrom ist eine Funktion des Testmusters (Signalschalten) und der Testbedingungsvariation (Signalabweichung). Dies kann der Einschränkung unterliegen, daß die Testmuster gültig sein müssen. Alternativ kann die Approximation ohne Einschränkung implementiert werden, so daß die dynamische Stromfunktion das Ausfallgebiet ohne irgendwelche Eingangssignalabweichungsgrenzen (z. B. +/–12,5%) untersucht.
Eine Implementierung einer Approximation des Worst-Case-Signalschaltens und der Worst-Case-Signalabweichung unter Verwendung eines Einschränkungsoptimierungsansatzes ist in 3 dargestellt. Anfänglich werden anhand des oben beschriebenen Verfahrens eine Reihe von individuellen Worst-Case-Zufallsmustern P_N ^PPOP = (p₁, p₂, ..., p_N) erzeugt, wobei N die größte Anzahl von Worst-Case-Mustern und PPOP die im voraus ausgewählte Worst-Case-Musterpopulation ist.
Danach wird eine Reihe von AC- oder DC-Parametern SM^SPOP (AC|DC) = (S₁, S₂, ..., S_M) im voraus ausgewählt, wobei M die Anzahl von Worst-Case-Bedingungen und SPOP eine im voraus ausgewählte Worst-Case-Bedingungspopulation ist. Jede einzelne Bedingungspopulation enthält eine Reihe von im voraus ausgewählten AC- oder DC-Parametern. Mehrere Populationen bilden eine Bedingungscodematrix(CCM – condition code matrix)-Datei.
Analog werden Worst-Case-Muster in einer Vektorcodematrix (VCM) gespeichert.
Die Funktion zum Approximieren des höchsten Schaltrauschens ist als eine dynamische Stromfunktion bezüglich der Schaltmusterpopulationen und der Bedingungsparameterpopulationen definiert, die der Einschränkung unterworfen sind, daß die Testmuster gültig sein müssen. Damit liegt die Analyse des Signalschaltens und der Signalabweichung immer innerhalb des gültigen Bereichs. Es kann jedoch nützlich sein, die Grenzen des gültigen Bereichs zu detektieren.
Das Problem der Abschätzung des Stromversorgungsschaltens und des Abweichungsrauschens kann wie folgt formuliert werden:
Wie oben angedeutet sind evolutionäre genetische Verfahren stochastische Optimierungskonzepte, die die biologische Evolution nachahmen. Ein derartiges genetisches Konzept kann zum Detektieren von Worst-Case-Schaltmustern verwendet werden, wie oben beschrieben. Der Algorithmus detektiert die beste Anpassung an das Problem durch Evolution, d. h. Parallelverarbeitung von Reihen von Testmustern. Die Testmuster sind in den Testmusterpopulationen enthalten. Die Eignung ist als dynamischer Strom in bezug auf jedes Versuchstestmuster (Signalschalten) definiert.
Gleichung (7) spiegelt die Testmuster- und Testbedingungsabweichung wieder. Um aus einer Eingangssignalabweichung gültige Ergebnisse bezüglich der Testmuster zu erzeugen, muß die Funktion der Einschränkung unterworfen sein, daß die Testmuster gültig sein müssen, da eine Signalfluktuation ansonsten einen Testmusterausfall verursachen könnte.
Die Eignung ist bei dieser Ausführungsform mit dem der oben erwähnten Einschränkung unterworfenen steilsten größten dynamischen Schaltstrom assoziiert.
Unter spezifischerer Bezugnahme auf 3 wird anfänglich eine Anzahl von im voraus ausgewählten individuellen Testbedingungskombinationen (die Population/CCM) bezüglich einer Menge von Worst-Case-Mustern (VCM) zufällig erzeugt und initialisiert. Gleichung (7) wird dann bezüglich "Eignung" für jede Kombination unter Verwendung von ATE ausgewertet, und die mittlere Eignung der anfänglichen Population wird berechnet.
Wenn das Optimierungskriterium nicht erfüllt ist (siehe "Evolutionseignung prüfen" in 3) wird die Erzeugung einer neuen Population initiiert. Individuelle Testbedingungskombinationen werden entsprechend ihrer Eignung für die Erzeugung von Nachkommen ausgewählt (evolutionsgenetische Optimierungsschleife). Bei dem Auswahlansatz wird das Grundkonzept der Turnierauswahl verwendet, das heißt, nur die beste individuelle Kombination aus dieser Population wird als Eltern ausgewählt.
Dieser Prozeß wird wiederholt, bis ein vordefinierter Prozentsatz bester Kombinationen ausgewählt ist. Die Sortierungsfunktion ordnet zuerst die Testbedingungskombination entsprechend ihrer Eignungswerte vom kleinsten zum größten um. Danach werden die Eltern in einer Zufallssequenz auf der Basis des neuen suboptimalen Eignungsbereichs ausgewählt. Eltern (ausgewählte Testbedingungskombinationen) werden einer Kreuzung, Rekombination und/oder Mutation unterzogen, um Nachkommen zu erzeugen.
Bei dem Kreuzungsprozeß wird ein Verfahren der binären Kreuzung in einer Zufallssequenz verwendet, und die Inhalte von zwei Kreuzungstestbedingungskombinationen werden entsprechend ausgetauscht, um neue Nachkommenskombinationen zu erzeugen. Danach wird der Rekombinationsprozeß zum Auswählen der Kombination mit bester Eignung unter zwei neuen Kreuzungsnachkommenskombinationen verwendet.
Nach der Rekombination erfahren die Nachkommen eine Mutation. Das heißt, die Nachkommensvariablen werden durch die Addition von kleinen Zufallswerten mutiert. Die Mutationsrate liegt im Bereich von –1 bis 1. Der Mutationsprozeß unterstützt die Verbesserung des Optimierungssuchprozesses.
Schließlich werden alle Nachkommen in die Population eingesetzt und ersetzen dadurch die Eltern (ursprüngliche CCM-Population, wodurch einen neue Population entsteht.
Dieser Zyklus wird ausgeführt bis die Optimierungskriterien erfüllt sind oder das Ende der Optimierungsschleife erreicht ist. Wenn sich die Eignung nach einer vordefinierten Anzahl von genetischen Vermehrungsgenerationen nicht verbessert hat, wird eine neue Population in Zufallssequenz generiert.
Am Ende der Evolutionsschleife wie in 3 gezeigt wird die Worst-Case-Eignung automatisch aus allen verarbeiteten Populationen detektiert. Die CCM-Datenbank wird entsprechend aktualisiert.
Der ganze Prozeß wird wiederholt, bis alle Worst-Case-Muster aus der VCM-Datei verarbeitet worden sind. Die letzte Worst-Case-CCM wird dann automatisch erzeugt.
Das oben beschriebene Evolutionsverfahren verbessert stark die Chancen, die Worst-Case-Signalabweichungs- und Signalschaltkombination zu finden. Gleichzeitig ist es schneller und effizienter als bekannte Ansätze auf Zufalls- oder Versuchsbasis.
Es ist anzumerken, daß die Erfindung nicht auf die hierin beschriebenen Ausführungsformen und Implementierungen beschränkt ist, sondern Modifikationen und Variationen innerhalb des Schutzbereichs der Erfindung, wie anhand der Ansprüche bestimmt, einschließt.
Anhang 1: Implementierung eines dynamischen genetischen Algorithmus (D_GA) unter Verwendung von J973-ATE

Claims

Verfahren zum Erzeugen einer Menge von Testmustern für die Abschätzung eines mit einem Layout einer integrierten Schaltung assoziierten Worst-Case-Rauschens, wobei die erzeugte Menge von Testmustern sich für die Simulation und/oder den Test des Layouts der integrierten Schaltung eignet, wobei das Verfahren die folgenden Schritte umfaßt: (a) Erzeugen einer Menge von Testmustern auf einer Zufallsbasis; (b) Anlegen der Menge von Testmustern an die integrierte Schaltung unter Verwendung eines Testautomaten (ATE); (c) Bestimmen der Ausgangssignale der integrierten Schaltung; (d) Verarbeiten der Ausgangssignale, um zu bestimmen, ob vorbestimmte Testkriterien erfüllt sind, wobei die vorbestimmten Testkriterien mit dem Worst-Case-Rauschen assoziiert sind; (e) je nach der Bestimmung in Schritt (d), Erzeugen einer neuen Menge von Testmustern auf der Basis der Menge von in Schritt (a) erzeugten Testmustern durch Auswählen von Testmustern aus der Menge von Testmustern gemäß vorbestimmte Auswahlkriterien; und Kombinieren der ausgewählten Testmuster gemäß einem genetischen Algorithmus, um die neue Menge von Testmustern zu erzeugen; und (f) Wiederholen der Schritte (b) bis (e) mit einer vorbestimmten Häufigkeit oder bis die vorbestimmten Testkriterien erfüllt sind.
Verfahren nach Anspruch 1, umfassend: Erzeugen einer neuen Menge von Testmustern auf einer Zufallsbasis, wenn die vorbestimmten Testkriterien nach der Wiederholung der Schritte (b) bis (e) mit der vorbestimmten Häufigkeit nicht erfüllt sind; und Wiederholen von Schritt (f) auf der Basis der neuen Menge von Testmustern.
Verfahren nach einem der Ansprüche 1 oder 2, wobei die vorbestimmten Testkriterien erfüllt sind, wenn die Menge von Testmustern mit einer mittleren Eignung über einen vorbestimmten Wert assoziiert ist, wobei die Eignung mit dem steilsten größten dynamischen Schaltstrom assoziiert ist.
Verfahren nach einem der Ansprüche 1 bis 3, wobei Schritt (e) umfaßt: Kombinieren einiger oder aller der Testmuster gemäß dem genetischen Algorithmus, um die neue Menge von Testmustern zu erzeugen.
Verfahren nach Anspruch 4, weiterhin umfassend: Auswählen eines Testmusters, wenn es mit einem Eignungswert über einem Referenzwert assoziiert ist.
Verfahren nach Anspruch 5, umfassend: (g) Auswählen eines Testmusters, wenn es mit dem höchsten Eignungswert aller nichtausgewählten Testmuster assoziiert ist.
Verfahren nach Anspruch 6, umfassend: Wiederholen von Schritt (g), bis ein vorbestimmter Prozentsatz an Testmustern ausgewählt worden ist.
Verfahren nach Anspruch 7, wobei Schritt (e) folgendes umfaßt: (h) Anordnen der ausgewählten Testmuster in der Reihenfolge assoziierter Eignungswerte; (i) zufälliges Auswählen der Elterntestmuster aus den Testmustern nach Anordnung in Schritt (h); und (j) Kombinieren der ausgewählten Elterntestmuster.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der genetische Algorithmus Kreuzen, Rekombination und/oder Mutation ausgewählter Testmuster beinhaltet.
Verfahren nach einem der vorhergehenden Ansprüche, wobei Schritt (a) folgendes umfaßt: Erzeugen mehrerer Mengen an Testmustern, wobei jede Menge an Testmustern in einer Testmusterpopulation enthalten ist.
Verfahren nach Anspruch 10, umfassend: Ausführen der Schritte nach einem der vorhergehenden Ansprüche für jede Population.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Menge an Testmustern eine Mehrzahl von Mengen von Eingangssignalen ist.
Verfahren nach Anspruch 12, wobei die Eingangssignale Stromversorgungsfluktuationen widerspiegeln.
Verfahren nach Anspruch 12 oder 13, wobei vorbestimmte Parameter jeder Menge von Eingangssignalen gegenüber jenen anderer Mengen von Eingangssignalen variieren.
Verfahren nach einem der Ansprüche 12 bis 14, wobei die vorbestimmten Testkriterien erfüllt sind, wenn die Mehrzahl von Mengen von Eingangssignalen mit dem Worst-Case-Schaltrauschen assoziiert ist.
Verfahren zum Erzeugen von Testmustern und Eingangssignalen für die Simulation und/oder den Test des Layouts einer integrierten Schaltung, wobei das Verfahren folgendes umfaßt: Ausführen des Verfahrens nach einem der Ansprüche 1 bis 11; und Ausführen des Verfahrens nach einem der Ansprüche 12 bis 15.
Datenverarbeitungssystem, das einen Testautomaten (ATE – automatic test equipment) umfaßt, wobei das Datenverarbeitungssystem so ausgelegt ist, daß es das Verfahren nach einem der vorhergehenden Ansprüche ausführt.
Computerprogramm, das dafür ausgelegt ist, das Verfahren nach einem der Ansprüche 1 bis 16 auf einem mit einem Testautomaten (ATE) assoziierten Computer auszuführen.