DE60137912D1 - Prozessor und Verfahren zum Steuern der Rückstellungssequenz des Prozessors - Google Patents

Prozessor und Verfahren zum Steuern der Rückstellungssequenz des Prozessors

Info

Publication number
DE60137912D1
DE60137912D1 DE60137912T DE60137912T DE60137912D1 DE 60137912 D1 DE60137912 D1 DE 60137912D1 DE 60137912 T DE60137912 T DE 60137912T DE 60137912 T DE60137912 T DE 60137912T DE 60137912 D1 DE60137912 D1 DE 60137912D1
Authority
DE
Germany
Prior art keywords
processor
controlling
reset sequence
processor reset
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60137912T
Other languages
English (en)
Inventor
Hiroyuki Utsumi
Taizoh Satoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE60137912D1 publication Critical patent/DE60137912D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)
DE60137912T 2001-04-26 2001-11-21 Prozessor und Verfahren zum Steuern der Rückstellungssequenz des Prozessors Expired - Lifetime DE60137912D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001129781A JP4443067B2 (ja) 2001-04-26 2001-04-26 プロセッサおよびそのリセット制御方法

Publications (1)

Publication Number Publication Date
DE60137912D1 true DE60137912D1 (de) 2009-04-23

Family

ID=18978261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60137912T Expired - Lifetime DE60137912D1 (de) 2001-04-26 2001-11-21 Prozessor und Verfahren zum Steuern der Rückstellungssequenz des Prozessors

Country Status (4)

Country Link
US (1) US6963969B2 (de)
EP (1) EP1253507B1 (de)
JP (1) JP4443067B2 (de)
DE (1) DE60137912D1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161295A1 (de) * 2001-12-13 2003-07-03 Siemens Ag Verfahren zum Vermeiden eines Totalausfalls einer Verarbeitungseinheit für Protokollinformationen
US8214592B2 (en) * 2009-04-15 2012-07-03 International Business Machines Corporation Dynamic runtime modification of array layout for offset
US9111632B2 (en) * 2010-07-29 2015-08-18 Renesas Electronics Corporation Semiconductor device and data processing system with coordinated calibration and refresh operations
US11074960B2 (en) * 2019-06-17 2021-07-27 Micron Technology, Inc. Interrupt-driven content protection of a memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688212A (en) * 1985-01-31 1987-08-18 Harris Corporation Centralized image responsive telephone time slot interchange system
EP0356538B1 (de) 1988-08-27 1993-12-22 International Business Machines Corporation Einrichtung in einem Datenverarbeitungssystem zur System-Initialisierung und -Rückstellung
US5321830A (en) * 1990-04-13 1994-06-14 Fujitsu Limited Reset method when adaptor module is faulty and computer system executing same
GB9024488D0 (en) * 1990-11-10 1991-01-02 Lucas Ind Plc Improvements in and relating to microprocessor based systems
US5315184A (en) * 1992-05-04 1994-05-24 Zilog, Inc. Self arbitrating auto resettable flag circuit
US5860125A (en) 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
DE19612440C1 (de) * 1996-03-28 1997-05-07 Siemens Ag Schaltungsanordnung mit einer Anzahl von elektronischen Schaltungskomponenten
US6400715B1 (en) * 1996-09-18 2002-06-04 Texas Instruments Incorporated Network address matching circuit and method
KR100209762B1 (ko) * 1996-10-28 1999-07-15 구본준 리셋 장치 및 그를 이용한 동작 모드 설정 방법
US6314501B1 (en) * 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory

Also Published As

Publication number Publication date
EP1253507A3 (de) 2004-06-16
EP1253507B1 (de) 2009-03-11
JP2002328751A (ja) 2002-11-15
EP1253507A2 (de) 2002-10-30
US6963969B2 (en) 2005-11-08
JP4443067B2 (ja) 2010-03-31
US20020161992A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
DE60218594D1 (de) Verfahren und Vorrichtung zum Steuern des Lenkverhältnisses
DE60130779D1 (de) Verfahren und gerät zum kontrolieren des verteilens und der benutzung von digitalwerken
DE602004002073D1 (de) Vorrichtung und Verfahren zum Steuern der Umschaltung des Betriebsmodus
DE60205817D1 (de) Verfahren zur Erfassung und Beseitigung des Memory-Effektes
DE60237962D1 (de) Gerät zum behandeln von halbleiterscheiben
DE60132139D1 (de) Lautsprecher und Verfahren zum Zusammenbauen des Lautsprechers
DE50102601D1 (de) Handhabungsgerät zum umpositionieren von teilen
DE60112866D1 (de) Kühlungskreislauf und Steuerungsverfahren dafür
ATE430602T1 (de) Modulare atemgeräte und verfahren zum umbau derselben
DE60120822D1 (de) Meta-Dokument und Verfahren zum Verwalten von Meta-Dokumenten
DE60233444D1 (de) Teileanbringvorrichtung und teileanbringverfahren
ATE546994T1 (de) Steuergerät und verfahren
DE60208190D1 (de) Verkapselte konzentrate zum reinigen von harten oberflächen
DE60318432D1 (de) Verfahren und vorrichtungen zum umsetzen von farbwerten
DE60229325D1 (de) Verfahren und Vorrichtung zum Aufkohlen
DE60227465D1 (de) Verfahren und Vorrichtung zum Abdecken
FI20011370A0 (fi) Biotunnistusmenetelmä ja sitä hyödyntävä laite
DE60232989D1 (de) Verfahren zum anschlaglernen und einrichtung dafür
DE60231675D1 (de) Elektromotorischer Stellantrieb und Verfahren zum Steuern desselben
DE60317443D1 (de) H-Brückenvorrichtung und Verfahren
DE50210594D1 (de) Einrichtung zum umstellen von weichen
DE50203911D1 (de) Verfahren zum aktivieren von sicherheitseinrichtungen
DE60137912D1 (de) Prozessor und Verfahren zum Steuern der Rückstellungssequenz des Prozessors
DE50307382D1 (de) Piezoaktor und verfahren zum herstellen des piezoaktors
DE60227213D1 (de) Gerät und Verfahren zum Empfang von E-mail

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., YOKOHAMA-SHI, K, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE