DE60117848T2

DE60117848T2 - Pyramidenfilter ohne multiplikationselemente

Info

Publication number: DE60117848T2
Application number: DE60117848T
Authority: DE
Inventors: Tinku Chandler ACHARYA
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2001-01-03
Filing date: 2001-12-27
Publication date: 2006-08-17
Anticipated expiration: 2021-12-28
Also published as: EP1350224B1; EP1350224A2; DE60117848D1; CN1493156A; CN1223202C; WO2002054350A3; KR20030076599A; TWI223213B; US20020087607A1; AU2002243374A1; JP2004527025A; CN1694485A; WO2002054350A2; CN100345437C; ATE320050T1; KR100550242B1; HK1058094A1; US6662200B2

Description

In der Bildverarbeitung ist es häufig wünschenswert, ein Bild in zwei oder mehrere voneinander getrennte Bilddarstellungen zu zerlegen, wie etwa ein gescanntes Farbbild. In diesem Zusammenhang werden diese Darstellungen als Hintergrund- und Vordergrundbilder bezeichnet. Dieses Descreening wird teilweise auch eingesetzt, um Halbtonmuster zu entfernen, die in einem ursprünglich eingescannten Bild existieren können. Zum Beispiel können diese Halbtonmuster für das menschliche Auge unangenehme Artefakte verursachen, wenn sie nicht ordnungsgemäß entfernt werden. Der traditionelle Ansatz für diese Zerlegung oder das Descreening ist es, das Farbbild zu filtern, um es unscharf zu gestalten. Diese unscharfen Ergebnisse werden danach unterstützend bei der Bestimmung eingesetzt, wie stark das Bild unscharf gestaltet und schärfer gestaltet werden muss, um die Zersetzung zu erzeugen. Für gewöhnlich kann diese Unschärfe unter Verwendung eines „symmetrischen Pyramidenfilters" erreicht werden. Allgemein bekannt sind symmetrische Pyramidenfilter mit begrenztem Ansprechverhalten eines Impulses (FIR).
Das U.S. Patent US-A-5.359.674 beschreibt eine integrierte Schaltung zur Implementierung einer Pyramidenfilteroperation für Bildverarbeitungsanwendungen in Echtzeit, mit Eingabeverzögerungsschaltungen und einem Faltungsprozessor.
Das Dokument „Minimum Number of Adders for Implementing a Multiplier and its Application to the Design of Multiplierless Digital Filters" von Li, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, IEEE Inc. New York, USA, Band 42, Nr. 7, Seiten 453–460, beschreibt ein Verfahren zur Implementierung eines Multiplizierers unter Verwendung einer minimalen Anzahl von Addierern auf der Basis des kanonischen Ausdrucks mit Vorzeichen der Multiplikanten.
Das Dokument „A High-Speed Pyramid Image Coding Algorithm for a VLSI Implementation" von Sahinoglou et al, IEEE Transactions on Circuits and Systems for Vide Technology, IEEE Inc., New York, USA, Band 1, Nr. 4, Seiten 369–374, beschreibt eine Wavelet-basierte Methode unter Verwendung von Codierung und Decodierung zur Implementierung einer Pyramidenfilteroperation.
Ein Nachteil dieser Bildverarbeitungstechnik ist es jedoch, dass die Komplexität um ein Vielfaches zunimmt, wenn eine Reihe von Pyramidenfiltern unterschiedlicher Größe parallel eingesetzt wird, um mehrere unscharfe Bilder zu erzeugen, um die gerade beschriebene Technik anzuwenden. Bei einem groben Ansatz für diese mehrfache Pyramidenfilterung handelt es sich um den Einsatz mehrere FIR-Filter, die parallel angeordnet sind, wie dies in der Abbildung aus 1 veranschaulicht ist. Ein derartiger Ansatz zeigt, dass die Entwicklung und der Aufbau schneller „symmetrischer Pyramidenfilterarchitekturen" zur parallelen Erzeugung unterschiedlicher unscharfer Bilder aus einem einzigen Quellenbild wünschenswert sein kann.
Die für jeden FIR-Block aus 1 in Klammern dargestellten Zahlen stellen den Pyramidenfilter mit entsprechender Länge dar. Zum Beispiel sind (1, 2, 1) die Filterkoeffizienten für einen symmetrischen Pyramidenfilter mit begrenztem Ansprechverhalten eines Impulses (FIR) der Ordnung oder der Länge 3. In ähnlicher Weise stellen (1, 2, 3, 2, 1) die Koeffizienten für einen FIR-Pyramidenfilter der Ordnung 5 dar, und so weiter.
Leider weist der in der Abbildung aus 1 dargestellte Ansatz auch Nacheile auf. Zum Beispiel kann Ineffizienz eine Folge redundanter Berechnungen sein. Ferner verwenden FIR-Implementierungen häufig Multipliziererschaltungen. Zwar gibt es Implementierungen zur Reduzierung von Multiplizierern oder zum Verzicht auf Multiplizierer, wie etwa in Verbindung mit Verschiebungs- und Summierungsschaltkreisanordnungen, so kann dies zu einer höheren Taktung führen und somit den Durchsatz der Schaltung reduzieren. Somit ist es erforderlich, die Implementierungen oder Architekturen zum Pyramidenfiltern zu verbessern.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Der Gegenstand der Erfindung ist in dem abschließenden Abschnitt der Patentschrift speziell ausgeführt und eindeutig beansprucht. Die Erfindung sowie deren Aufbau und Funktionsweise, in Verbindung mit den Aufgaben, Merkmalen und Vorteilen wird in Bezug auf die folgende genaue Beschreibung am besten verständlich, wenn diese in Verbindung mit den beigefügten Zeichnungen gelesen wird. In den Zeichnungen zeigen:
1 ein Blockdiagramm eines groben Ansatzes zur Implementierung einer mehrfach Pyramidenfilterarchitektur mit begrenztem Ansprechverhalten eines Impulses (FIR);
2 ein Ausführungsbeispiel eines multipliziererfreien Pyramidenfilters gemäß der vorliegenden Erfindung;
3 ein Ausführungsbeispiel einer Teilkomponente eines Pyramidenfilters gemäß der vorliegenden Erfindung;
4 das Ausführungsbeispiel aus 2 unter Verwendung des Ausführungsbeispiels aus 3;
5 eine Tabelle einer chronologischen Folge der Zustandsvariablen-Signalabtastwerte für eine Implementierung eines Pyramidenfilters gemäß der vorliegenden Erfindung; und
6 eine Tabelle einer chronologischen Folge der gefilterten Ausgabesignal-Abtastwerte für eine Implementierung eines Pyramidenfilters gemäß der vorliegenden Erfindung.
GENAUE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
In der folgenden genauen Beschreibung sind zahlreiche besondere Einzelheiten ausgeführt, um ein umfassendes Verständnis der vorliegenden Erfindung zu vermitteln. Für den Fachmann auf dem Gebiet ist es jedoch ersichtlich, dass die vorliegende Erfindung auch ohne diese besonderen Einzelheiten ausgeführt werden kann. In anderen Fällen wurde auf die nähere Beschreibung allgemein bekannter Verfahren, Prozesse, Komponenten und Schaltungen verzichtet, um die vorliegende Erfindung nicht unnötig zu verschleiern.
Wie dies bereits vorstehend im Text beschrieben worden ist, kann Pyramidenfiltern, im Besonderen symmetrisches Pyramidenfiltern in Verbindung mit Farbbildern oder mit der Farbbildverarbeitung eingesetzt werden, um das Bild einer Zerlegung oder einem Descreening zu unterziehen, wie etwa in ein Hintergrundbild und ein Vordergrundbild. Der Umfang der vorliegenden Erfindung ist jedoch diesbezüglich nicht beschränkt, und wobei in diesem Zusammenhang Pyramidenfilterarchitekturen besonders wünschenswert sind, welche die Rechenkomplexität oder Verarbeitung und/oder die Hardwarekosten reduzieren bzw. senken. In ähnlicher Weise sind ebenfalls wünschenswert Implementierungen, die frei von Multiplizierern sind, das heißt, sie verwenden in der Implementierung keine Multiplikationen. Wünschenswert sind sie, da sich derartige Implementierungen oder Ausführungsbeispiele kostengünstiger implementieren lassen als Ausführungsbeispiele, die Multipliziererschaltungen einsetzen.
Der Umfang der vorliegenden Erfindung ist zwar nicht darauf beschränkt, allerdings veranschaulicht die Abbildung aus 2 ein Ausführungsbeispiel 200 eines Pyramidenfilters gemäß der vorliegenden Erfindung. Das Ausführungsbeispiel 200 umfasst eine vereinheitlichte, multipliziererfreie, kaskadierte, symmetrische Pyramidenfilterarchitektur zum Erzeugen einer Mehrzahl gefilterter Ausgangssignalströme für eine Reihe oder eine Folge von Pyramidenfiltern mit unterschiedlicher Ordnung, wobei die Erzeugung der Ausgangssignalströme parallel erfolgt. In dem vorliegenden speziellen Ausführungsbeispiel wird ein gefilterter Ausgangssignalstrom bei jedem Taktzyklus für jeden Pyramidenfilter einer anderen implementierten Ordnung erzeugt, wobei der Umfang der vorliegenden Erfindung jedoch nicht darauf beschränkt ist. Das spezielle vorliegende Ausführungsbeispiel ist nicht nur recheneffizient, sondern es liefert auch gute Ergebnisse in Bezug auf den Durchsatz.
Die Abbildung aus 2 wird in Verbindung mit einer besonderen Darstellung verständlich. Zum Beispiel kann ein Eingangsquellensignal X, wie folgt bezeichnet werden:
X = (x₀, x₁, ..., X_i-2, X_i-1, X_i, X_i+1, X_i+2, ...)
Bei der digitalen oder diskreten Signalverarbeitung kann das Filtern als eine Faltungsoperation ⎕ des Eingangssignals ausgedrückt werden, und wobei ein Filter F in diesem Zusammenhang einen digitalen Filter mit endlicher Länge aufweist, der hierin als Filter mit begrenztem Ansprechverhalten eines Impulses (FIR) bezeichnet wird. Der gefilterte Ausgangssignalstrom ist wie folgt gegeben:
Y = X ⎕ F
Wie dies bereits vorstehend im Text beschrieben worden ist, werden in dem besonderen Ausführungsbeispiel der vorliegenden Erfindung Pyramidenfilter verwendet. Diese Filter werden für gewöhnlich unter Verwendung digitaler Filter mit ungeraden Längen oder Ordnungen implementiert, wie etwa 3, 5, 7, 9, etc. Einige Beispiele dieser digitalen Filter sind wie folgt gegeben:
F₃ = (1, 2, 1)
F₅ = (1, 2, 3, 2, 1)
F₇ = (1, 2, 3, 4, 3, 2, 1)
F₉ = (1, 2, 3, 4, 5, 4, 3, 2, 1)
...
F_N = (1, 2, 3, ..., [N – 1]/2, ..., 3, 2, 1)
Für die vorstehenden Filter können die gefilterten Ausgangssignale oder die Ausgangssignalströme wie folgt dargestellt werden:
B³ = X ⎕ F₃ = (b₀ ³, b₁ ³, ..., b_i-1 ³, b_i ³, b_i+1 ³, ...) Ergebnis des Eingangssignals X, gefiltert durch F₃
B⁵ = X ⎕ F₅ = (b₀ ⁵, b₁ ⁵, ..., b_i-1 ⁵, b_i ⁵, b_i+1 ⁵, ...) Ergebnis des Eingangssignals X, gefiltert durch F5
B⁷ = X ⎕ F₇ = (b₀ ⁷, b₁ ⁷, ..., b_i-1 ⁷, b_i ⁷, b_i+1 ⁷, ...) Ergebnis des Eingangssignals X, gefiltert durch F₇
B = X ⎕ F₉ = (b₀ ⁹, b₁ ⁹, ..., b_i-1 ⁹, b_i ⁹, b_i+1 ⁹, ...) Ergebnis des Eingangssignals X, gefiltert durch F₉
...
B^N = X ⎕ F_N = (b₀ ^N, b₁ ^N, ..., b_i-1 ^N, b_i ^N, b_i+1 ^N, ...) Ergebnis des Eingangssignals X, gefiltert durch F_N
Eine alternative Möglichkeit zur empirischen Darstellung der gefilterten Ausgangssignalabtastwerte ist wie folgt gegeben:
b_i ³ = x_i-1 + 2x_i + x_i+1
b_i ⁵ = x_i-2 + 2x_i-1 + 3x_i + 2x_i+1 + x_i+2
b_i ⁷ = x_i-3 + 2x_i-2 + 3x_i-1 + 4x_i + 3x_i+1 + 2x_i+2 + x_i+3
b_i ⁹ = x_i-4 + 2x_i-3 + 3x_i-2 + 4x_i-1 + 5x_i + 4x_i+1 + 3x_i+2 + 2x_i+3 + x_i+4
Durch die Einführung von, was in diesem Zusammenhang als Zustandsvariablen bezeichnet wird, können die obigen Ausdrücke wie folgt anders ausgedrückt werden:
b_i ³ = x_i + s_i ³, mit s_i ³ = x_i-1 + x_i + x_i+1
b_i ⁵ = b_i ³ + s_i ⁵, mit s_i ⁵ = x_i-2 + x_i-1 + x_i + x_i+1 + x_i+2
b_i ⁷ = b_i ⁵ + s_i ⁷, mit s_i ⁷ = x_i-3 + x_i-2 + x_i-2 + x_i + x_i+1 + x_i+2 + x_i+3
b_i ⁹ = b_i ⁷ + s_i ⁹, mit s_i ⁹ = x_i-4 + x_i-3 + x_i-2 + x_i-1 + x_i + x_i+1 + x_i+2 + x_i+3 + x_i+4
Folglich kann der gewünschte Pyramidenfilter wie folgt. ausgedrückt werden:
B³ = X + S₃, mit S₃ = (s₀ ³, s₁ ³, s₂ ³, ..., s_i-1 ³, s_i ³, s_i+1 ³, ...)
B⁵ = B³ + S₅, mit S₅ = (s₀ ⁵, s₁ ⁵, s₂ ⁵, ..., s_i-1 ⁵, s_i ⁵, s_i+1 ⁵, ...)
B⁷ = B⁵ + S₇, mit S₇ = (s₀ ⁷, s₁ ⁷, s₂ ⁷, ..., s_i-1 ⁷, s_i ⁷, s_i+1 ⁷, ...)
B⁹ = B⁷ + S₉, mit S₉ = (s₀ ⁹, s₁ ⁹, s₂ ⁹, ..., s_i-1 ⁹, s_i ⁹, s_i+1 ⁹, ...)
Eine Studie der Abbildung aus 2 veranschaulicht, dass die berechneten Ausgangssignalströme B₃, B₅, B₇, B₉, etc. der Pyramidenfilter aus 2 durch das veranschaulichte Ausführungsbeispiel erzeugt werden.
Die Abbildung aus 5 zeigt eine Tabelle, welche die chronologische Folge der Zustandsvariablensignale oder der Zustandsvariablensignalströme S₂, S₃, S₄, ... S₇ veranschaulicht, die entsprechend durch die Addierer 210, 220, ..., 260 erzeugt wird, wie dies in der Abbildung aus 2 dargestellt ist. In ähnlicher Weise zeigt die Abbildung aus 6 eine Tabelle, welche eine chronologische Folge der gefilterten Ausgangssignalströme B₃, B₅, B₇, etc. zeigt. Wie dies in der Abbildung aus 2 dargestellt ist, werden diese Ausgangssignalströme durch die Addierer 270, 280 und 290 erzeugt.
Zusätzlich zu der Bereitstellung der gefilterten Ausgangssignalströme B₃, B₅, B₇ veranschaulicht die Tabelle aus 6 die Erzeugung dieser gefilterten Ausgangssignalströme in chronologischer Reihenfolge der Taktung, wie diese auf das Ausführungsbeispiel der Pyramidenfilterarchitektur aus 2 angewandt wird. Wie dies bereits vorstehend im Text ausgeführt worden ist, können Ausgangssignalströme auch aus Signalabtastwerten wie etwa x_i und s_i erzeugt werden, das heißt, den Eingangssignalabtastwerten und den Zustandsvariablen-Signalabtastwerten. Die Tabelle aus 6 zeigt, dass b_i ³ einen Taktzyklus vor s_i ⁵ erzeug wird. Indem somit der Signalabtastwert b_i ³ um einen Taktzyklus verzögert wird, kann er zu s_i ⁵ addiert oder damit summiert werden, so dass b_i ⁵ gemäß den bereits vorstehend im Text bereitgestellten Gleichungen erzeugt wird. Erreicht wird dies zum Beispiel durch ein Verzögerungselement oder die digitale Verzögerungseinheit 295 aus 2. Somit wird der um einen Taktzyklus verzögerte Ausgangssignalabtastwert B₃ mit dem Zustandsvariablen-Signalabtstwert S₅ summiert, so dass die Ausgangssignal-Abtastwerte B₅ erzeugt werden. In ähnlicher Weise können die digitalen Verzögerungseinheiten 285 und 275 eingesetzt werden, um entsprechende Ausgangssignal-Abtastströme B₅ zu B₇ erzeugen. In ähnlicher Weise kann der Eingangssignal-Abtastwertstrom X mit S₃ verzögert und summiert werden, so dass der Pyramidenfilter-Ausgangssignal-Abtaststrom B₃ erzeugt wird.
Hiermit wird festgestellt, dass das in der Abbildung aus 2 dargestellte Ausführungsbeispiel derart neu gestaltet oder aufgebaut werden kann, dass ein Ausführungsbeispiel einer Komponente eines Pyramidenfilters gemäß der vorliegenden Erfindung berücksichtigt werden kann, wie dies in der Abbildung aus 3 dargestellt ist. Das Ausführungsbeispiel 300 aus 3 umfasst eine Pyramidenfilterkomponente mit einer Verzögerungseinheit 310 und drei Addierern 320, 330 und 340. Für eine hohe Geschwindigkeit und eine gute Durchsatzleistung können schnelle Addierer verwendet werden, wie diese etwa in der Literatur vorgeschlagen werden. Ein „Parallelübertragsaddierer" ist ein derartiges Beispiel, wobei der Umfang der vorliegenden Erfindung diesbezüglich nicht beschränkt ist. In dem speziellen vorliegenden Ausführungsbeispiel sind die Verzögerungseinheit und die Addierer so gekoppelt, dass in der Pyramide Ausgangssignalabtastwerte höherer Ordnung oder Signalabtastströme und pyramidengefilterte Zustandsvariablen-Signalabtastwerte oder Signalabtastströme aus den Eingangssignalabtastwerten oder Signalabtastströmen und pyramidengefilterten Ausgangssignalabtastwerten oder Signalabtastströmen niedriger Ordnung erzeugt werden. Zum Beispiel in Bezug auf das Ausführungsbeispiel aus 3 umfasst X die Eingangssignalabtastwerte oder der Signalabtaststrom B umfasst die pyramidengefilterten Ausgangssignalabtastwerte höherer Ordnung oder den Signalabtaststrom, und S_i stellt die pyramidengefilterten Zustandsvariablen-Signalabtastwerte oder den Signalabtaststrom dar. In ähnlicher Weise umfasst oder zeigt B_i-2 die pyramidengefilterten Ausgangssignalabtastwerte niedrigerer Ordnung, und S_i-2 steht für die pyramidengefilterten Zustandsvariablen-Signalabtastwerte oder den Signalabtaststrom niedrigerer Ordnung. In dem speziellen vorliegenden Ausführungsbeispiel entspricht die Differenz in Bezug auf die Ordnung zwischen den pyramidengefilterten Ausgangssignalabtastwerten und Zustandsvariablen-Signalabtastwerten oder Signalabtastströmen zwei, wobei der Umfang der vorliegenden Erfindung diesbezüglich jedoch nicht beschränkt ist.
Die Abbildung aus 4 zeigt das Ausführungsbeispiel aus 2, wobei das Ausführungsbeispiel aus 3 als eine Komponente oder Teilkomponente angewandt wird. Die in der Abbildung aus 4 dargestellte Komponente 410 umfasst somit die Verzögerungseinheit 295 und die Addierer 280, 230 und 230 aus 2. In Bezug auf das Ausführungsbeispiel aus 4 ist der Pyramidenfilter 200 ferner als auf einer integrierten Schaltung 400 implementiert dargestellt. Gemäß der Abbildung aus 4 umfasst der Pyramidenfilter 200 ferner eine Folge skalierbarer, kaskadierter, multipliziererfreier Einheiten, wie etwa 410, 420, etc. In ähnlicher Weise erzeugt jede Einheit dieser skalierbaren, kaskadierten, multipliziererfreien Einheiten eine. unterschiedliche Ordnung pyramidengefilterter Ausgangssignalabtastwerte oder einen Ausgangssignalstrom anderer Ordnung. Zum Beispiel erzeugt die Einheit 410 Ausgangssignalabtastwerte oder einen Signalabtaststrom B₅, wobei die Einheit 420 Ausgangssignalabtastwerte oder einen Signalabtaststrom B₇ erzeugt, etc.
Hiermit wird festgestellt, dass der Umfang der vorliegenden Erfindung nicht auf ein bestimmtes Ausführungsbeispiel oder eine bestimmte Implementierung beschränkt ist. Zum Beispiel kann ein Ausführungsbeispiel in Hardware implementiert werden, während ein anderes Ausführungsbeispiel in Software implementiert werden kann. In ähnlicher Weise kann ein Ausführungsbeispiel in Firmware vorgesehen sein oder zum Beispiel in einer Kombination aus Hardware, Software oder Firmware. Gemäß dem Umfang der vorliegenden Erfindung ist ferner ein Ausführungsbeispiel möglich, das einen Gegenstand wie etwa ein Speichermedium umfasst, ohne dass die Erfindung darauf beschränkt ist. Auf einem derartigen Speichermedium, wie zum Beispiel einer CD-ROM oder einer Diskette können Befehle gespeichert sein, die bei einer Ausführung durch ein System, wie etwa ein Computersystem oder eine Plattform oder ein Bilddarstellungssystem, zur Ausführung eines Ausführungsbeispiels eines Verfahrens gemäß der vorliegenden Erfindung führen können, wie etwa eines Ausführungsbeispiels eines Verfahrens zum Filtern oder Verarbeiten etwa eines Bilds oder Videos, wie dies vorstehend im Text beschrieben worden ist. Zum Beispiel kann eine Bildverarbeitungsplattform oder ein Bildverarbeitungssystem eine Bildverarbeitungseinheit, eine Video- oder Bild-Ein-Ausgabevorrichtung und/oder einen Speicher aufweisen.

Claims

Integrierte Schaltung, die folgendes umfasst: einen Pyramidenfilter (400), dadurch gekennzeichnet, dass: der genannte Pyramidenfilter (400) eine Sequenz skalierbarer, kaskadierter multipliziererfreier Einheiten (300, 410, 420) umfasst, wobei jede der genannten Einheiten einen pyramidengefilterten Ausgangssignal-Abtaststrom mit anderer Reihenfolge erzeugt.
Integrierte Schaltung nach Anspruch 1, wobei zumindest eine der genannten multipliziererfreien Einheiten eine Verzögerungseinheit und drei Addierer umfasst, wobei die genannte Verzögerungseinheit und die Addierer so gekoppelt sind, dass sie einen pyramidengefilterten Ausgangssignal-Abtaststrom höherer Ordnung und einen Zustandsvariablen-Signalabstaststrom aus einem Eingangssignal-Abtaststrom erzeugen und einen pyramidengefilterten Ausgangssignal-Abtaststrom niedriger Ordnung und einen Zustandsvariablen-Signalabstaststrom.
Verfahren zum Filtern eines Bilds, wobei das Verfahren durch folgende Schritte gekennzeichnet ist: das Verzögern eines gefilterten Ausgangssignal-Abtaststroms einer ersten Ordnung; das Summieren des verzögerten Filterausgangssignal-Abstaststroms mit dem Zustandsvariablen-Signalabtaststrom einer zweiten Ordnung.
Verfahren nach Anspruch 3, wobei die Differenz zwischen der ersten und zweiten Ordnung gleich zwei ist.
Verfahren nach Anspruch 3, wobei der gefilterte Ausgangssignal-Abtaststrom einen pyramidengefilterten Ausgangssignal-Abtaststrom umfasst, und wobei der Zustandsvariablen-Signalabtaststrom einen pyramidengefilterten Zustandsvariablen-Signalabtaststrom umfasst.
Verfahren nach Anspruch 3, zumindest teilweise implementiert in einem Computerprogramm.
Bildverarbeitungssystem, das folgendes umfasst: eine Bildverarbeitungseinheit zum Filtern gescannter Farbbilder; wobei die genannte Bildverarbeitungseinheit mindestens einen Pyramidenfilter (400) umfasst; dadurch gekennzeichnet, dass der genannte mindestens eine Pyramidenfilter (400) eine Sequenz skalierbarer, kaskadierter multipliziererfreier Einheiten (300, 410, 420) umfasst, wobei jede der genannten Einheiten einen pyramidengefilterten Ausgangssignal-Abtaststrom mit anderer Reihenfolge erzeugt.
Bildverarbeitungssystem nach Anspruch 7, wobei zumindest eine der genannten multipliziererfreien Einheiten eine Verzögerungseinheit und drei Addierer umfasst, wobei die genannte Verzögerungseinheit und die Addierer so gekoppelt sind, dass sie einen pyramidengefilterten Ausgangssignal-Abtaststrom höherer Ordnung und einen Zustandsvariablen-Signalabstaststrom aus einem Eingangssignal-Abtaststrom erzeugen und einen pyramidengefilterten Ausgangssignal-Abtaststrom niedriger Ordnung und einen Zustandsvariablen-Signalabstaststrom.
Bildverarbeitungssystem nach Anspruch 8, wobei die Differenz der Ordnung zwischen dem pyramidengefilterten Ausgangssignal-Abtaststrom höherer und niedriger Ordnung und dem Zustandsvariablen-Signalstrom gleich zwei ist.
Bildverarbeitungssystem nach Anspruch 9, wobei die Addierer Parallelübertragsaddierer umfassen.