DE60006532T2 - Vorrichtung und herstellungsverfahren mit zumindest einem chip auf einem träger - Google Patents

Vorrichtung und herstellungsverfahren mit zumindest einem chip auf einem träger Download PDF

Info

Publication number
DE60006532T2
DE60006532T2 DE60006532T DE60006532T DE60006532T2 DE 60006532 T2 DE60006532 T2 DE 60006532T2 DE 60006532 T DE60006532 T DE 60006532T DE 60006532 T DE60006532 T DE 60006532T DE 60006532 T2 DE60006532 T2 DE 60006532T2
Authority
DE
Germany
Prior art keywords
chip
circuit
substrate
carrier
active circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60006532T
Other languages
English (en)
Other versions
DE60006532D1 (de
Inventor
Bernard Calvas
Philippe Patrice
Jean-Christophe Fidalgo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of DE60006532D1 publication Critical patent/DE60006532D1/de
Application granted granted Critical
Publication of DE60006532T2 publication Critical patent/DE60006532T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8122Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

  • Die Erfindung betrifft ein Herstellungsverfahren von Vorrichtungen mit wenigstens einem Mikroschaltkreis auf einem Träger, zum Beispiel zur Realisierung einer Chipkarte.
  • In bestimmten Bereichen, darunter auch dem der Chipkarten, ist es notwendig, die Anbringung eines Mikroschaltkreises oder eines Chips auf einem relativ dünnen und flexiblen Träger zu realisieren. Bei Chipkarten ist es einerseits notwendig, dass das Vorhandensein des Chips keine Überdicke über einen von den internationalen Normen (derzeitig auf 50 μm) festgelegten Grenzwert hinaus hervorruft und andererseits, dass das Anbringen des Chips ausreichend sicher ist, um eine dauerhafte Nutzung selbst bei relativ hohen Knick- und Verdrehungsbeanspruchungen zu ermöglichen.
  • Herkömmlicherweise wird die Herstellung einer zu großen Überdicke durch Einbringen des Chips in einer zu diesem Zweck in der Stärke des Trägers ausgesparten Aushöhlung vermieden.
  • 1 stellt schematisch ein bekanntes Anbringungsbeispiel eines Chips 6 auf einem zur Bildung einer Chipkarte bestimmten Träger 2 dar. Der Chip 6 wird fast vollständig derart in einer Aushöhlung 3 untergebracht, dass seine Dicke in der des Trägers 2 inbegriffen ist. Der Chip 6 weist an den Rändern seiner zur Außenseite der Aushöhlung 3 gerichteten Fläche eine Struktur von Verbindungsklötzen 5 auf. Diese Klötze 5 sind durch Drähte 9 mit jeweiligen Kontakten 7 des Trägers verbunden. Die Kontakte 7 können sich wie im dargestellten Beispiel am Boden der Aushöhlung oder auf einer Zwischenhöhe in einem Vertiefungsbereich 11 um die Aushöhlung befinden. Diese Kontakte 7 sind ihrerseits elektrisch mit den zur Zulassung einer ohmschen Verbindung mit einem Kartenlesegerät bestimmten Kontaktbereichen 4a verbunden. Diese Kontaktbereiche 4a sind vollständig in der Vertiefung 11 untergebracht, damit ihre Dicke auch in der des Trägers 2 enthalten ist.
  • Zum Schutz der Struktur wird eine Ummantelung aus den gesamten von der Aushöhlung 3, der Drähte 9 und eines Teils der inneren Ränder der Kontaktbereiche 11 belegten Bereich abdeckenden Schutzmaterial 15 gebildet.
  • Diese herkömmliche Technik weist mehrere Nachteile auf. Zunächst erfordert die im elektrischen Verbinden der Anschlussklötze 5 des Chips 6 mit den Kontakten 7 erfordernde Operation den Einsatz von sehr feinen und empfindlichen und somit Schwachpunkte bildenden Drähten. Darüber hinaus erfordern die Schweißarbeiten dieser Drähte 9 ein umfangreiches Werkzeug und einen nicht unbeachtlichen Zeitaufwand.
  • Darüber hinaus erfordert die Bildung der Aushöhlung 3 eine Bearbeitungsstufe, die sowohl kostspielig ist als auch die Karte brüchig macht.
  • Angesichts dieser Probleme schlägt die Erfindung die Anbringung wenigstens eines aktiven Schaltkreises, wie zum Beispiel eines Chips auf einem Träger vor, der es ermöglicht, die Notwendigkeit zur Bildung einer Aushöhlung im Träger, zu umgehen, ohne deshalb eine redhibitorische Überdicke zu schaffen.
  • Zu diesem Zweck schlägt die vorliegende Erfindung die feste Verbindung eines in dünner, auf ein Substrat geklebter Form realisierten Chips an einem Träger vor. Diese Art Chip weist eine außergewöhnliche, ihm somit eine gewisse mechanische Flexibilität verleihende Dünne auf. Der Chip wird in der Herstellungsstufe auf ein Substrat geklebt, wobei das Substrat unter anderem während der verschiedenen Herstellungsstufen des Chips zur Versteifung dient. Die Patentschrift W09802921 legt die die Realisierung dieser unter der Bezeichnung SOI (auf Englisch „silicon on insulator") bekannten Chips erlaubende Technologie dar, deren Nettostärke (Substrat des aktiven Schaltkreises plus Verbindungshöcker) sich in der Größenordnung von rund zehn Mikron bewegt. Die Technologie SOI ist jedoch empfindlich, da es sich um die feste Verbindung des Chips auf einem Träger handelt. Die bis zum heutigen Tage eingesetzten Techniken umfassen die Handhabungsstufen des dünnen Chips außerhalb seines versteifenden Substrats, um ihn auf den Verbindungspunkten des Substrats zu positionieren und fest zu verbinden. Es stellt sich also einerseits das Problem des Ablösens des Chips von seinem Substrat und der Handhabung des nackten Chips zu seiner Befestigung auf seinem endgültigen Träger.
  • Somit beschreibt die oben erwähnte Patentschrift W09802921 Kopin die Herstellung von hochflexiblen integrierten Schaltkreisen, die bei gleichzeitiger Aufrechterhaltung der Unversehrtheit des Schaltkreises die Flexionen, Spannungen und Komprimierungen tolerieren können. Dieser Schaltkreis wird bei seiner Herstellung von einem zweiten Substrat auf ein endgültiges Substrat übertragen, das im Patentantrag „versteifendes Substrat genannt wird.
  • Nun werden die sich dem Patent annähernden Patentschriften zitiert.
  • Die Patentschrift FR2752077 Solaic beschreibt eine Karte mit integriertem Schaltkreis mit einem Körper, in dem die mit einem Modul verbundene Antenne versenkt ist, die ihrerseits in einer Aushöhlung aufgenommen ist.
  • Die Patentschrift FR2756955 Schlumberger beschreibt einen elektronischen Schaltkreis für eine Chipkarte mit einer Trägerfolie, in der eine Antenne realisiert ist. Eine Halbleiterpastille wird auf den Anschlussstellen der Antenne angebracht. Dieser Schaltkreis wird anschließend wie in den 3 bis 8 dargestellt durch Aufwalzen mit einem Kunststoffüberzug überzogen.
  • Zwecks Lösung dieser Probleme wird die Erfindung durch die unabhängigen Ansprüche definiert, in denen der Oberbegriff des Anspruchs 12 der Patentschrift WO 98 02921 entspricht.
  • Die Erfindung lässt die Handhabung der aus der Technologie SOI entstammenden Chips bei gleichzeitiger Bewahrung des ursprünglichen Substrats zu. Dieses Substrat wird insbesondere beibehalten, wenn der Chip auf seinen Verbindungselementen des Substrats fest befestigt wird. Auf diese Weise wird die Gefahr der Beschädigung des Chips beim Anbringen auf ein Minimum reduziert.
  • Die Erfindung ist interessant, wenn der Vorteil der durch die dünnen Substrate ermöglichten Dünne beibehalten werden soll, indem sie Trägern geringer Dicke zugeordnet werden. Somit lässt die Erfindung den Zusammenbau eines oder mehrer dünner Chips direkt auf der Fläche des Trägers zu und ermöglicht somit den Erhalt einsetzbarer dünner Schaltkreise, ohne dass die Bildung einer Aushöhlung im Träger nötig wäre.
  • In einer Ausführungsart ist ebenfalls die Realisierung der Kommunikationsschnittstelle auf einem sich in der allgemeinen Ebene der genannten Seite des Trägers befindenden Oberflächenabschnitt vorgesehen, das heißt, dass die Kommunikationsschnittfläche auf der Fläche des Trägers in Überdicke und somit ohne Bildung von Vertiefungen vom in 1 dargestellten Typ gebildet wird.
  • Dadurch wird eine Vorrichtung wie zum Beispiel eine Chipkarte erhalten, in der alle auf dem Träger aufgebrachten Elemente (Kommunikationsschnittstelle und Chip) auf der Oberfläche liegen.
  • Die Erfindung erlaubt in der Tat den Einsatz von Chips mit sehr hochgradiger Dünne, was eine für die die Kommunikationsschnittstelle bildende unlösbare Verbindung zulässige Überdicke erlaubt. Bei einer Chipkarte kann diese Kommunikationsschnittstelle Kontaktbereiche integrieren, um die Verbindung der Karte mit einem Lesegerät vom Typ „mit Kontakt" zu ermöglichen. Sie kann ebenfalls elektrisch an eine in die Karte integrierte Antenne gekoppelt sein, um eine Karte „ohne Kontakt" zu bilden, wobei der Signalaustausch mit dem Chip und eventuell seine Stromversorgung über die Antenne per Hertzkanal erfolgt.
  • Jeder Klotz wird vorteilhaft mit seinem jeweiligen Verbindungselement durch Verschweißen mittels eines Laserstrahlenbündels fest befestigt.
  • Es ist dank der Erfindung insbesondere möglich, das Laserstrahlenbündel anzuordnen, damit es das Substrat der Struktur Substrat und Chip durchquert. Mit anderen Worten, die Schweißpunkte (zum Beispiel die Höcker) des Chips werden durch das Substrat bestrahlt. Zu diesem Zweck ist festzustellen, dass die insbesondere in der Technologie SOI eingesetzten Substrate allgemein für die beim Laserschweißen eingesetzten Wellenlängen durchlässig sind, da diese im Allgemeinen auf Glasbasis sind. Der Chip selbst ist bei der beabsichtigten Dicke durchlässig.
  • Weitere Vorteile und Merkmale der Erfindung werden bei der Lektüre der nachfolgenden Beschreibung deutlicher, die unter Bezugnahme auf die beigefügten Zeichnungen beispielhaft aufgeführt werden, in denen:
  • 1 ein schematischer, die Anbringung eines Chips in einer Aushöhlung eines Trägers gemäß des Standes der Technik darstellender Schnitt ist;
  • 2 eine teilweise Draufsicht eines Chipkartenträgers mit einer Kommunikationsschnittstelle ist;
  • 2b eine Schnittperspektive gemäß der Achse II-II' der 2a ist;
  • 3a eine Schnittperspektive einer Struktur mit einem auf seinem Substrat gemäß der Technologie SOI „flip-chip" aufgeklebtem Chip ist;
  • 3b eine Draufsicht einer Plakette mit einer Strukturgruppe der 3 vor dem Ausschneiden ist;
  • 4 eine Schnittperspektive der die 3a darstellenden, auf ihrem Träger positionierten Struktur ist;
  • 5 eine Schweißstufe der in 3a auf ihrem Träger dargestellten Struktur darstellt;
  • 6 eine Schweißstufe der in 3a auf ihrem Träger gemäß einer Variante der 5 dargestellten Struktur darstellt;
  • 7 eine teilweise Schnittperspektive einer aus einem nach Abschluss des Verfahrens gemäß einer erfindungsgemäßen Ausbildungsart auf seinem Träger angebrachten Chip bestehenden Vorrichtung ist:
  • 8 eine teilweise Schnittperspektive eines Trägers mit seiner zur Realisierung einer Chipkarte ohne Kontakt bestimmten Kommunikationsschnittstelle ist; und
  • 9 eine die Stufe der festen Befestigung einer Struktur mit einem auf seinem Substrat gemäß der Technologie SOI „flip-chip" aufgeklebtem Chip darstellende Schnittperspektive gemäß der Achse IIXX-IIX' der 8 ist.
  • 2a stellt einen Träger 2 dar, der im betrachteten Beispiel aus einer zur Bildung einer Chipkarte gemäß den festgelegten Abmessungsnormen, zum Beispiel der Norm ISO 7810, bestimmten Plastikkarte besteht.
  • Zu diesem Zweck wird im zur Aufnahme eines Mikroschaltkreises (nachstehend mit dem Begriff „Chip" bezeichnet) bestimmten Bereich des Trägers 2 eine Klotzstruktur geschaffen, die eine Kommunikationsschnittstelle 4 bildet oder mit ihr verbunden ist. Eine derartige Kommunikationsschnittstelle 4 kann je nach Fall zu Folgendem dienen:
    • - Verbindung der Eingänge und Ausgänge des Chips mit der Außenwelt, insbesondere mit Kartenlesegeräten; und/oder
    • - Gewährleistung der notwendigen Zwischenverbin dungen zwischen dem Chip und den auf dem Träger realisierten Elementen. Diese Elemente können eine in den Träger 2 integrierte Antenne sein, so dass eine sogenannte „Karte ohne Kontakt" gebildet wird, die an sich bekannt ist, oder andere in der Karte integrierte Schaltkreiselemente (zum Beispiel ein oder mehrere wei tere(r) Chip(s)), oder auch eine Stromversorgungsquelle.
  • Im dargestellten Beispiel wird die Kommunikationsschnittstelle 4 einerseits durch die Verbindung durch ohmschen Kontakt erlaubende Zwischenverbindungsklötze 4a einer äußeren Ausrüstung mit dem Chip und andererseits durch Spuren 4b gebildet, die die Zwischenverbindungsklötze mit dem Chip verbinden, wie nachfolgend beschrieben werden wird.
  • Die Kommunikationsschnittstelle 4 wird wie in 2b dargestellt auf einem Oberflächenabschnitt einer der sich auf derselben Ebene wie der Rest dieser Seite 2a befindenden Seiten 2a des Trägers 2 gebildet. Mit anderen Worten springt der die Kommunikationsschnittstelle 4 enthaltende Oberflächenabschnitt nicht aus der Ebene der Seite 2a zurück, wie dies bei einer Aushöhlung oder einer Vertiefung der Fall wäre. Somit bildet die Kommunikationsschnittstelle 4 eine Überdicke gegenüber der Fläche 2a des Trägers 2.
  • Die Kommunikationsschnittstelle 4 wird gemäß Techniken realisiert, die das Aufbringen von elektrisch leitendem, zur Bildung dieser Schnittstelle mit einer geringen Dicke e1 (2b) bestimmten Material erlauben. Beispielhaft beträgt die Dicke e1 der Kommunikationsschnittstelle 4 in der Größenordnung von 5 bis 15 Mikron.
  • Mehrere an sich bekannte Techniken können zur Realisierung dieser Kommunikationsschnittstelle 4 herangezogen werden. Im Beispiel wird die Kommunikationsschnittstelle 4 durch Aufdruck mittels einer leitfähi gen, Silberpartikel, leitfähige Plättchen mit der vorgebildeten Konfiguration der Klötze 4a und den Spuren 4b enthaltenden Druckerfarbe realisiert. Es kann ebenfalls die Realisierung der Kommunikationsschnittstelle 4 durch eine unlösbare Verbindung gemäß Serigraphieoder Aufbringtechniken unter Vakuum, usw. ins Auge gefasst werden. Das eingesetzte leitfähige Material ist typischerweise auf Kupfer-, Nickel- oder Aluminiumbasis. Dieses Material kann in ein der eingesetzten Technik angepasstes Bindemittel integriert sein.
  • Der Chip wird gemäß einer den Erhalt eines sehr dünnen Substrats zulassenden Technologie realisiert, so dass der Chip auf der Kommunikationsschnittfläche 4 aufgebracht werden kann.
  • Der Mikroschaltkreis in der vorliegenden Ausbildungsart wird gemäß der Technologie SOI realisiert, das heißt, aus Silizium auf Isoliermaterial (im Englischen „silicon on insulator"), was den Erhalt von besonders dünnen Chips ermöglicht. Die spezifischen Aspekte dieser Technologie sind bekannt, insbesondere durch die Patentschrift WO-A-98/02921.
  • Ein Beispiel einer einen Chip und sein Substrat gemäß dieser Technologie SOI umfassenden Struktur wird in den 3a und 3b dargestellt.
  • 3a ist eine Ansicht im Längsschnitt, die einen auf einem isolierenden Substrat 8 aufgebrachten Chip 6 darstellt, in diesem Falle Glas. Der Chip 6 wird auf dem Glassubstrat 8 durch Haftklötze 10 fest festgehalten. Somit bilden der Chip 6, sein isolierendes Substrat 8 und die Haftklötze 10 eine aus einer Tranche ausgeschnittene Struktur (siehe 3b).
  • wie noch deutlicher in 3b dargestellt, die eine Draufsicht einer Chipstruktur 6 auf dem Substrat 8 darstellt, halten die Haftklötze 10 den Chip nur durch die Ecken desselben zurück. Außerhalb der Ränder des Glassubstrats 8 weist jeder Haftklotz 10 eine rechteckige Form auf, dessen Seiten im Verhältnis zu den Seiten des Chips 6 in 45 ° gedreht sind, und hält vier zusammengefasste Ecken von jeweils vier Chips 6 auf dem Substrat zurück. Aufgrund dessen werden die Chips 6 nur durch ihre Ecken auf dem Glassubstrat 8 festgehalten.
  • Die Seite 6a des Chips 6 gegenüber der Seite 6b gegenüber dem Glassubstrat 8 umfasst eine Serie leitfähiger Höcker 12 in leichter Protuberanz dieser Seite 6a. Die allgemein durch den angelsächsischen Begriff „bumps" bekannten leitfähigen Höcker 12 bilden die Zwischenverbindungspunkte zwischen den Schaltkreisen des Chips 6 und der Außenwelt. Diese Höcker 12 haben eine ein Eindringen in ein Material in aufgeweichter Phase, zum Beispiel durch Schweißen, erlaubende allgemein spitzbogenförmige Form.
  • Im Beispiel ist ein einziger Chip 6 zur Aufnahme auf der vorgenannten Kommunikationsschnittstelle 4 bestimmt. Die Anordnung der Höcker 12 entspricht der der leitfähigen Spuren 4b oder einem Abschnitt der Zwischenverbindungsklötze 4a.
  • Jeder Chip 6 wird also mit dem Abschnitt des Glassubstrats 8 und dem sich direkt unter dem Chip 6 befindenden Haftklotz 10 aus der Chipstruktur ausge schnitten. Somit wird eine ausgeschnittene Struktur mit einem Chip 6, Haftabschnitten 10 an den Ecken des Chips und einem Abschnitt des Glassubstrats 8 deutlich gemäß den Abmessungen des Chips erhalten (3a).
  • Wie in 4 dargestellt, wird diese Struktur auf der auf dem Träger 2 realisierten Kommunikationsschnittstelle 4 positioniert, wobei die Höcker 12 mit den jeweiligen Abschnitten der Spuren 4b zur Realisierung der notwendigen Zwischenverbindungen fluchtgerade ausgerichtet sind.
  • Es ist festzustellen, dass die zuvor definierte Seite 6a auch nicht zur Außenseite gerichtet ist, wenn der Chip 6 auf seinem endgültigen Träger positioniert ist (der hier der Plastikträger 2 ist, der den Körper der Chipkarte bildet), sondern gegenüber diesem Träger 2. Mit anderen Worten wird sie zwischen ihrer Konfiguration direkt nach ihrer Herstellung und ihrer endgültigen Positionierung einer Umkehrung um 180° unterzogen. Diese Umkehrtechnik des Chips 6 im Verhältnis zu seinem ursprünglichen Substrat ist unter dem angelsächsischen Begriff „flip-chip" bekannt.
  • Sobald der Chip korrekt positioniert ist, erfolgt die Fixierung der Höcker 12 im Verhältnis zu den jeweiligen Verbindungspunkten (die hier Abschnitte von Spuren 4b sind).
  • In der bevorzugten Ausbildungsart der Erfindung wird diese Fixierung durch Energieanwendung über das ursprüngliche Substrat 8 des Chips 6 realisiert. Diese Energie wird durch einen Laser 14 geliefert, die ein gegen die Seite 8a des zur Außenseite gerichteten Sub strats gerichtetes Strahlenbündel 16 liefert. Das Strahlenbündel 16 durchquert die gesamte Dicke des Substrats 8 und die Dicke des Chips 6 auf einer einen Höcker 12 enthaltenden Achse, so dass diesem thermische Energie zugeführt wird.
  • Diese auf der Höhe des Höckers 12 absorbierte thermische Energie erlaubt die Fusion des Höckers 12, da dieser in einer leicht schmelzbaren Metalllegierung realisiert ist, wie zum Beispiel Zinn oder Blei.
  • Wenn ein Höcker somit verschweißt wird, wird der Laser 14 verschoben, um sich in die Achse des folgenden Höckers zu begeben und das Schweißen desselben durchzuführen.
  • Somit wird jeder Höcker 12 durch das Laserstrahlenbündel 16 auf seinem entsprechenden Verbindungspunkt 4b der Kommunikationsschnittstelle 4 aufgeschweißt.
  • Als Variante ist die Realisierung von Schweißklötzen an den zur Aufnahme der jeweiligen Höcker 12 bestimmten Punkten 4b der Kommunikationsschnittstelle 4 möglich. Diese Höcker werden dann aus einem unter der vom Laserstrahlenbündel 16 durch die jeweiligen Höcker 12 zum Schweißen derselben übertragenen thermischen Energie schmelzbaren Material realisiert.
  • In dem Beispiel ist das das Substrat 8 bildende Glas für die Wellenlängen der üblicherweise für das Mikroschweißen verwendeten Laserstrahlenbündel durchlässig. Es ist insbesondere möglich, zum Schweißen einen eine Wellenlänge von 1,06 um ausgebenden Laser vom Typ YAGNd zu verwenden.
  • Der Laser 14 kann auf einem die bei jedem Höcker 12 des auf seinem Träger 2 in Position gehaltenen Chips 6 aufeinander folgende fluchtgerade Ausrichtung des Laserstrahlenbündels 16 ermöglichenden Positionierungsroboter 18 angebracht sein.
  • 6 stellt eine Variante dar, gemäß der dank einer Struktur optischer Wege 20, von denen jeder ein Laserstrahlenbündel 16 zu den jeweiligen Positionen bei fluchtgerader Ausrichtung mit einem Höcker 12 transportiert, mehrere Verschweißungen von Höckern 12 gleichzeitig von einem Laser 14 realisiert werden. Die optischen Wege 20 können durch Lichtleitfasern dargestellt werden. In diese Fall wird wenigstens eine Lichtleitfaser gegenüber der Seite 8a des Glassubstrats 8 (der, die in Zusammenbauposition zur Außenseite gerichtet ist) in lotrechter Stellung zu jedem Höcker 12 positioniert. Die von den Fasern 20 übertragene Energie realisiert das Schweißen wie zuvor beschrieben. Die Leistung des Lasers 14 wird der Anzahl der eingesetzten optischen Wege angepasst. Es ist eventuell möglich, mehrere unterschiedliche Laserquellen zur Versorgung der optischen Wege zu verwenden.
  • Die Enden 20a des Fasern können in das Positionierungs- und Festhaltewerkzeug des Chips gegenüber dem Träger 2 integriert sein. Die Enden 20a der Fasern werden gemäß der Konfiguration der zu schweißenden Höcker 12 auf der Kommunikationsschnittfläche 4 angeordnet. Es ist möglich, zu diesem Zweck ein den Zusammenbau und das Schweißen mehrerer Chips 6 auf ein und demselben Träger 2 oder auf unterschiedlichen Trägern erlaubendes Tragelement vorzusehen.
  • Diese Variante weist den Vorteil auf, die Realisierung aller Verschweißungen der Höcker 12 gleichzeitig zu erlauben.
  • Nach der Realisierung der Schweißungen wird das Glassubstrat 8 vom Chip 6 entfernt. Diese Operation kann durch Abziehen des Substrats 8 realisiert werden, da die Festhaltekraft des Haftklotzes 10 deutlich schwächer ist als die der Schweißungen der Höcker 12 auf der Verbindungsschnittstelle.
  • Aus dieser Operation ergibt sich, dass der Chip 6 elektrisch und mechanisch auf der Fläche des Trägers 2 verbunden ist. Zum Schutz des Chips 6 wird auf der exponierten Fläche 6b desselben eine dünne Folie 22 angewendet, wie in 7 dargestellt. Diese dünne Folie 22 kann zum Beispiel durch einen einfachen, zum Schutz des Schaltkreises vor klimatischen und mechanischen Beanspruchungen geeigneten Lackdruck realisiert werden. Das Ausmaß der dünnen Folie 22 kann derart begrenzt werden, dass die Zwischenverbindungsklötze 4a nicht abgedeckt werden, damit diese einen ohmschen Kontakt gewährleisten können. Dennoch ist es möglich, die dünne Folie 22 auf einem größeren Teil des Trägers 2 zu bilden, beziehungsweise auf seiner gesamten Fläche, solange eine Abdeckstufe der ohmschen Kontaktbereiche 4a oder das Abnehmen des Materials der dünnen Folie 22 auf der Höhe dieser Bereiche vorgesehen wird.
  • Die erste Ausbildungsart basiert auf einer sogenannten „Chipkarte mit Kontakt" in dem Sinne, dass sie zur Kommunikation mit der Außenwelt durch die ohmschen Kontaktbereiche 4a vorgesehen ist.
  • Das erfindungsgemäße Verfahren eignet sich jedoch ebenfalls zur Realisierung von sogenannten „Karten ohne Kontakten. Diese unter anderem für Tele-Maud- oder Zugangskontrollsysteme verwendeten Karten lassen die Herstellung einer Kommunikation über eine Entfernung hinweg zwischen der Außenwelt und dem oder den Chip (s) 6 der Karte per Hertzkanal zu.
  • Ein Beispiel einer derartigen Karte wird in 8 dargestellt. Die Karte 2 ist mit einer Antenne 24 ausgestattet, deren Enden 4b mit zu diesem Zweck auf dem Chip 6 vorgesehenen Kontakten – hier in Form von Höckern 12 – verbunden sind, wie in 9 dargestellt.
  • Im Beispiel werden zwei Verbindungen an den beiden Enden 4b der Antenne 24 mit zwei jeweiligen Höckern 12 auf der Seite 6a des in der Technologie SOI realisierten, zum Träger hin gerichteten Chips 6 wie in der ersten Ausbildungsart realisiert.
  • Im Beispiel wird die Verschweißung durch einen direkt aus einem auf einem Positionierungsroboter 18 angebrachten Laser 14 entstammenden Laserstrahlenbündel 16 realisiert, wie zuvor unter Bezugnahme auf 5 beschrieben. Es ist selbstverständlich ebenfalls möglich, ein Werkzeug mit mehreren, die Realisierung der Schweißungen auf parallele Weise, wie unter Bezugnahme auf 6 beschrieben, optischen Wegen 20 vorzusehen.
  • Die auf das Verschweißen der Höcker 12 mit ihren jeweiligen Kontaktpunkten 4b folgenden Stufen sind die selben wie die zuvor beschriebenen, insbesondere was das Abnehmen des Glassubstrats 8 und die Realisierung der schützenden dünnen Folie 22 anbelangt.
  • Die Erfindung ist insofern bemerkenswert, als sie die Realisierung der auf den Trägern sehr geringer Dicke angebrachten Chipstrukturen ohne Rückgriff auf eine Aushöhlung oder eine Vertiefung an der Stelle des zur Aufnahme des Chips bestimmten Trägers zulässt.
  • In den beschriebenen, auf Chipkarten basierenden Beispielen ist es insbesondere möglich, die Industrienormen ISO 7810 hinsichtlich der für die allgemeine Ebene der Karte zulässigen maximalen Überdicke zu respektieren (die derzeitig auf 50 Mikron festgelegt ist).
  • Die auf den Zusammenbau der die Schnittstelle 4, den Chip 6 und die schützende dünne Folie 22 bildende Struktur auf der Oberfläche zurückzuführende totale Überdicke setzt sich wie folgt zusammen:
    • – Dicke der die Schnittstelle bildende unlösbaren Verbindung ≤ 30 um;
    • – aus der Technologie SOI entstammende Dicke des Chips 6, wie in der Patentschrift WO-A-989/02921 = 10 μm (5 μm für den aktiven Schaltkreis + 5 μm für die Höcker 12);
    • – Dicke der schützenden dünnen Folie = 5 bis 15 μm.
  • Die vorliegende Erfindung eignet sich für zahlreiche Varianten.
  • Daher ist festzuhalten, dass der Chip 6 mit anderen Formen von Trägern als dem oben beschriebenen Träger 2 verbunden sein kann. Es ist in der Tat auch mög 1ich, den Chip 6 auf einem einseitigen gedruckten Schaltkreis (zum Beispiel einer Rolle), auf einem Gitter ohne Dielektrikum oder auf jedem anderen, zur mechanischen oder elektrischen Integration eines Chips 6 geeigneten Träger zu befestigen.
  • Im Übrigen erstreckt sich das Anwendungsgebiet der Erfindung weit über den Bereich der Chipkarten hinaus. Er kann in allen Bereichen umgesetzt werden, die auf auf Trägern angebrachte aktive Schaltkreise zurückgreifen, insbesondere auf Computerkarten, Anzeigen an Flachbildschirmen, usw.

Claims (13)

  1. Herstellungsverfahren einer Vorrichtung mit Chip mit integriertem Schaltkreis; wobei diese Vorrichtung einen wenigstens einem als Chip (6) mit einer mit wenigstens einem Verbindungsklotz (12) ausgestatteten Vorderseite (6a) und einer gegenüber liegenden Seite (6b) realisierten aktiven Schaltkreis zugeordneten Träger (2) umfasst; wobei dieses Verfahren die folgenden Stufen umfasst: zu Beginn Vorsehen eines aktiven dünnen Schaltkreises (6), der eine mechanische Flexibilität aufweist; Aufrechterhalten der festen Verbindung des aktiven dünnen Schaltkreises (6) mit einem versteifenden Substrat (8) durch seine gegenüber liegende, als erste Seite bezeichnete, Seite (6b); Anbringen des aktiven Schaltkreises (6) auf einem Bestimmungsträger (2); wobei dieses Anbringen die folgenden Stufen beinhaltet: – Bildung einer Kommunikationsschnittstelle (4) mit wenigstens einem Verbindungselement (4b) mit dem aktiven Schaltkreis (6) auf dem Bestimmungsträger (2) in der allgemeinen Ebene (2a) des Bestimmungsträgers (2); anschließendes – Präsentieren der Struktur mit dem aktiven Schaltkreis (6) mit seinem versteifenden Substrat (8) gegen die Kommunikationsschnittstelle (4), mit Verbindungsklotz (12) gegen ein entsprechendes Verbindungselement (4b) ; – feste Befestigung und elektrische Kopplung durch Laserschweißen des Verbindungsklotzes (12) mit seinem Verbindungselement (4b); anschließendes – Entfernen des versteifenden Substrats (8) von der gegenüber liegenden Seite (6b).
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die Kommunikationsschnittstelle (4) in Form von ohmschen Kontaktbereichen (4a) und/oder Antennen (24) in Überdicke auf einem Oberflächenabschnitt in der allgemeinen Ebene der Seite (2a) des Bestimmungsträgers (2) gebildet oder realisiert wird.
  3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Klotz (12) mit seinem jeweiligen Verbindungselement (4b) mittels eines Laserstrahlenbündels (16) fest verbunden oder gekoppelt ist, das das versteifende Substrat (8) und den aktiven Schaltkreis (6) durchquert, wobei dieses Substrat (8) und dieser Schaltkreis (6) für die zum Schweißen verwendeten Wellenlängen transparent sind, wobei diese Wellenlänge zum Beispiel 1,06 μm beträgt, während der Klotz (12) und/ der das Verbindungselement (4b) unter der Wirkung dieses Lasers schmelzbar ist.
  4. Verfahren gemäß Anspruch 1 bis 3, dadurch gekennzeichnet, dass der Befestigungsträger (2) des aktiven Schaltkreises (6) rollenförmig ist.
  5. Verfahren gemäß Anspruch 1 bis 4, dadurch gekennzeichnet, dass es nach der Abnahmestufe des versteifenden Substrats (8) eine Auftragstufe einer schützenden dünnen Folie (22), zum Beispiel von einer Dicke von 5 bis 15 μm, und durch Lackaufdrucken auf der gegenüber liegenden Seite (6b) umfasst, sobald die Kommunikationsschnittstelle wenigstens einen ohmschen Kontaktbereich (4a) umfasst, ist ebenfalls eine Abdeck oder Abnahmestufe des Materials dieser dünnen Folie (22) auf diesem Bereich (4a) vorgesehen.
  6. Verfahren gemäß Anspruch 1 bis 5, gekennzeichnet durch eine Ausschneidestufe der den aktiven Schaltkreis (6) das versteifende Substrat (8) als deutlich in den Abmessungen des Schaltkreises (6), vor der Präsentationsstufe dieser Struktur (6, 8) ausgeschnittene Struktur umfassenden Struktur.
  7. Verfahren gemäß Anspruch 1 bis 6, dadurch gekennzeichnet, dass jeder Klotz (12) mit seinem jeweiligen Verbindungselement (4b) durch Kompression fest verbunden ist, wobei eine Kompressionskraft durch das versteifende Substrat (8) der Struktur (6, 8) angewendet wird.
  8. Verfahren gemäß Anspruch 1 oder 6, dadurch gekennzeichnet, dass der Klotz (12) mit seinem jeweiligen Verbindungselement (4b) durch Verschweißen mittels eines Laserstrahlenbündels (16) fest verbunden und gekoppelt ist, das das versteifende Substrat (8) und diesen aktiven Schaltkreis (6) durchquert, wobei dieses Substrat (8) und dieser Schaltkreis (6) für die zum Schweißen eingesetzten Wellenlängen transparent sind, wobei diese Wellenlänge zum Beispiel 1,06 μm beträgt, während der Klotz (12) und / oder das Verbindungselement (4b) unter der Wirkung dieses Lasers schmelzbar ist.
  9. Zur Umsetzung des Verfahrens gemäß Anspruch 8 geeignetes Werkzeug, dadurch gekennzeichnet, dass es einen Laser mit einer Wellenlänge von zum Beispiel 1,06 μm umfasst, dessen Laserstrahlenbündel (16) durch eine Vielzahl von optischen Wegen (20) übertragen wird, wobei jeder davon zur Realisierung der Verschweißungen auf parallele Weise zu einem jeweiligen Klotz (12) des aktiven Schaltkreises (6) geleitet wird.
  10. Werkzeug gemäß Anspruch 9, dadurch gekennzeichnet, dass jeder optische Weg durch wenigstens eine Lichtleitfaser (20) realisiert wird.
  11. Werkzeug gemäß Anspruch 9 oder 10, dadurch gekennzeichnet, dass die optischen Wege (20) in ein Positionierungs- und / oder Festhaltewerkzeug der Struktur (6, 8) gegenüber dem Bestimmungsträger (2) integriert sind.
  12. Gemäß des Verfahrens nach Anspruch 1 bis 8 und /oder mit einem Werkzeug nach Anspruch 9 bis 11 hergestellte Chipvorrichtung mit integriertem Schaltkreis; wobei diese Vorrichtung einen wenigstens einem als Chip (6) mit einer mit wenigstens einem Verbindungsklotz (12) ausgestatteten Vorderseite (6a) und einer gegenüber liegenden Seite (6b) realisierten aktiven Schaltkreis zugeordneten Träger (2) umfasst; wobei dieser aktive Schaltkreis ein aktiver dünner Schaltkreis (6) ist, der eine mechanische Flexibilität aufweist und auf einem Bestimmungsträger (2) angebracht ist; dadurch gekennzeichnet, dass diese Vorrichtung eine schützende dünne Folie (22) mit einer den aktiven Schaltkreis (6) und wenigstens einen Teil des Trägers (2) abdeckenden Dicke von 5 bis 15 μm umfasst, wobei die Verbindungselemente und der aktive Schaltkreis (6) mit seinen Klötzen eine geringere Dicke als 50 μm aufweisen, wobei diese Vorrichtung zum Beispiel eine Chipkarte (6) oder ein elektronisches Etikett ist.
  13. Vorrichtung gemäß Anspruch 12, dadurch gekennzeichnet, dass die schützende dünne Folie (22) ein gedruckter Lack begrenzten Ausmaßes ist beziehungsweise sich über die gesamte Fläche des Trägers (2) erstreckt.
DE60006532T 1999-06-15 2000-05-30 Vorrichtung und herstellungsverfahren mit zumindest einem chip auf einem träger Expired - Lifetime DE60006532T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9907549A FR2795199B1 (fr) 1999-06-15 1999-06-15 Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support
FR9907549 1999-06-15
PCT/FR2000/001494 WO2000077731A1 (fr) 1999-06-15 2000-05-30 Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support

Publications (2)

Publication Number Publication Date
DE60006532D1 DE60006532D1 (de) 2003-12-18
DE60006532T2 true DE60006532T2 (de) 2004-09-30

Family

ID=9546801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60006532T Expired - Lifetime DE60006532T2 (de) 1999-06-15 2000-05-30 Vorrichtung und herstellungsverfahren mit zumindest einem chip auf einem träger

Country Status (7)

Country Link
EP (1) EP1192593B1 (de)
CN (1) CN1149512C (de)
AT (1) ATE254316T1 (de)
AU (1) AU5410500A (de)
DE (1) DE60006532T2 (de)
FR (1) FR2795199B1 (de)
WO (1) WO2000077731A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224581A1 (en) * 2002-06-03 2003-12-04 Robert Bosch Gmbh Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
DE102011009577A1 (de) * 2011-01-27 2012-08-02 Texas Instruments Deutschland Gmbh RFID-Transponder und Verfahren zum Verbinden eines Halbleiter-Dies mit einer Antenne
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
FR3061801A1 (fr) * 2017-01-12 2018-07-13 Commissariat Energie Atomique Procede de connexion electrique entre au moins deux elements
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
FR2752077B1 (fr) * 1996-08-02 1998-09-18 Solaic Sa Carte a circuit integre a connexion mixte et module a circuit integre correspondant
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact

Also Published As

Publication number Publication date
EP1192593A1 (de) 2002-04-03
CN1370306A (zh) 2002-09-18
DE60006532D1 (de) 2003-12-18
FR2795199A1 (fr) 2000-12-22
CN1149512C (zh) 2004-05-12
EP1192593B1 (de) 2003-11-12
AU5410500A (en) 2001-01-02
WO2000077731A1 (fr) 2000-12-21
FR2795199B1 (fr) 2001-10-26
ATE254316T1 (de) 2003-11-15

Similar Documents

Publication Publication Date Title
EP0919041B1 (de) Verfahren zur herstellung eines chipkarten-moduls für eine kombi-chipkarte
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE69839276T2 (de) Verfahren zum herstellen einer chipkarte, geeignet zum kontaktbehafteten oder kontaktlosen betrieb
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
EP0965103B1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE2843144C2 (de)
EP0268830B1 (de) Datenträger mit integriertem Schaltkreis und Verfahren zur Herstellung desselben
DE19651566B4 (de) Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
EP0335104A2 (de) Vorrichtung zum optischen Verbinden eines oder mehrerer optischer Sender mit einem oder mehreren optischen Detektoren eines oder mehrerer integrierter Schaltkreise
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
EP0869453A2 (de) Verfahren zur Herstellung einer Chipkarte
EP1442503A1 (de) Anordnung bestehend aus einem paneelartig aufgebauten modul und aus einer anschlusseinheit, herstellungsverfahren und vorrichtung
DE2942397A1 (de) Traegerband fuer elektronische schaltkreiselemente, verfahren zu seiner herstellung und anwendung bei einer signalverarbeitungseinrichtung
DE10217071A1 (de) Optoelektronischer Miniatur-Sendeempfänger
DE60006532T2 (de) Vorrichtung und herstellungsverfahren mit zumindest einem chip auf einem träger
DE10032796A1 (de) Optomodul
DE60302793T2 (de) Anzeigezelle, insbesondere flüssigkristall- oder photovoltaische zelle mit mitteln zur verbindung mit einer elektronischen steuerschaltung
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE60002328T2 (de) Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au
DE10162676A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
WO2017198547A1 (de) Modul für eine videowand mit einer folie
DE10227544B4 (de) Vorrichtung zur optischen Datenübertragung
DE60036784T2 (de) Integrierte schaltungsanordnung, elektronisches modul für chipkarte, das die anordnung benutzt, und verfahren zu deren herstellung
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
EP1247250B1 (de) Chipkartenanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1192593

Country of ref document: EP

Representative=s name: HOFFMANN - EITLE, DE