DE4417819A1 - Method for producing a CMOS transistor - Google Patents
Method for producing a CMOS transistorInfo
- Publication number
- DE4417819A1 DE4417819A1 DE19944417819 DE4417819A DE4417819A1 DE 4417819 A1 DE4417819 A1 DE 4417819A1 DE 19944417819 DE19944417819 DE 19944417819 DE 4417819 A DE4417819 A DE 4417819A DE 4417819 A1 DE4417819 A1 DE 4417819A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide film
- well
- ion implantation
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zur Herstellung eines komplementären Metall-Oxyd- Halbleiter-Transistors (hiernach CMOS-Transistor bezeich net), und insbesondere auf ein Verfahren zur Herstellung ei nes CMOS-Transistors, das in der Lage ist, Ionen zur Herstellung eines leicht dotierten Drains (hiernach als "LDD" bezeichnet) in einen N-Kanal-Transistor zu implantieren, wo durch ein P-Metall-Oxyd-Halbleiter-Feldeffekttransistor (hiernach als P-MOSFET bezeichnet) mit überlegenen Eigen schaften einfach hergestellt wird.The present invention relates generally to a Process for the production of a complementary metal oxide Semiconductor transistor (hereinafter referred to as CMOS transistor net), and in particular to a method for producing egg nes CMOS transistor, which is able to ions Production of a lightly doped drain (hereinafter referred to as "LDD" implanted) into an N-channel transistor where through a P-metal oxide semiconductor field effect transistor (hereinafter referred to as P-MOSFET) with superior eigen is simply manufactured.
Zum Optimieren der Eigenschaften eines N-MOSFET oder ei nes P-MOSFET wurden herkömmlicherweise Ionenimplantations verfahren mit verschiedene Masken bei der Herstellung eines CMOS-Transistors durchgeführt. Inbesondere wird im Falle ei nes P-MOSFET eine Anzahl von Masken verwendet, um P-MOSFETs in einer Reihe von Strukturen, wie etwa als LDD-P-MOSFET oder als Taschen-P-MOSFET, herzustellen, die in ihren elektrischen Eigenschaften einschließlich des Kurzkanaleffekts, des heißen Elektronenstrom-Effekts und der Schwellenspannung verbessert sein sollen. Folglich müssen entsprechend den herkömmlichen Verfahren eine Reihe von Maskenschritten durchgeführt werden, was durch Komplizierung der Verfahren zu Problemen führt und dadurch die Eigenschaften verschlechtert.To optimize the properties of an N-MOSFET or egg P-MOSFET has traditionally been ion implantation process with different masks in the production of a CMOS transistor performed. In particular, in the case of ei A P-MOSFET uses a number of masks to make P-MOSFETs in a number of structures such as LDD-P-MOSFET or as a pocket P-MOSFET that manufacture in their electrical Properties including the short channel effect, the hot Electron current effect and threshold voltage improved should be. Consequently, according to the conventional Procedures a number of mask steps are performed which leads to problems by complicating the procedures and thereby deteriorating the properties.
Es ist daher eine Aufgabe der vorliegenden Erfindung, die oben, im Stand der Technik angetroffenen Probleme zu lö sen und ein Verfahren zur Verfügung zu stellen, das die Her stellung von CMOS-Transistoren ohne zusätzlichen Masken schritt erleichtert.It is therefore an object of the present invention to solve the problems encountered in the prior art and to provide a process that the Her position of CMOS transistors without additional masks step relieved.
Diese und weitere Aufgaben werden durch das in den bei gefügten Patentansprüchen definierte Verfahren gelöst.These and other tasks are covered by the in the Defined procedures solved defined claims.
Insbesondere kann die obige Aufgabe gelöst werden durch ein Verfahren zur Herstellung eine CMOS-Transistors, das fol gende Verfahrensschritte umfaßt: Herstellen eines Element-Trennungs-Oxydfilms auf einem Halbleitersubstrat mit einer N-Wanne und einer P-Wanne, um das Halbleitersubstrat in einen aktiven Bereich und einen Element-Isolierungsbereich zu unterteilen; Herstellen eines Pufferoxydfilms auf dem Halbleitersubstrat und Implantieren von P-Typ Verun reinigungsionen in die gesamte Oberfläche des Halbleiter substrats einschließlich des aktiven Bereichs, um einen er sten Ionenimplantationsbereich zu bilden, der zum Einstellen der Schwellenspannung dient; Implantieren von P-Typ Verunreinigungen nur in den N-Wannenbereich, um einen zweiten Ionenimplantationsbereich zu bilden; Entfernen des Puffer oxydfilms und bilden eines Gateoxydfilms, der die N-Wanne und die P-Wanne bedeckt; Bilden einer Gateelektrode auf einem vorgegebenen Bereich des Gateoxydfilms über jeder der Wannen und Bedecken der Gateelektrode mit einem Oxydfilm, der eine bestimmte Dicke besitzt; Implantieren von N-Typ Verunreinigungsionen in das Halbleitersubstrat, um einen Ionenimplantationsbereich mit geringer Dichte zum Erzeugen eines leicht dotierten Drains zu bilden; Bilden eines Ab standsoxydfilms an jeder Seitenwand der Gateelektrode; und Erzeugen eines Ionenimplantationsbereichs mit hoher Dichte sowohl in der N-Wanne als auch in der P-Wanne und Durchführen einer Ausheilung der mit hoher Dichte Ionen-implatierten Be reiche.In particular, the above object can be achieved by a method of manufacturing a CMOS transistor, the fol process steps includes: producing a Element separation oxide film on a semiconductor substrate an N-well and a P-well to hold the semiconductor substrate in an active area and an element isolation area divide; Make a buffer oxide film on the Semiconductor substrate and implantation of P-type Verun cleaning ions in the entire surface of the semiconductor substrate including the active area to a he to form the most ion implantation area to adjust the threshold voltage serves; P type implant Contamination only in the N-tub area to a second To form ion implantation area; Remove the buffer oxide film and form a gate oxide film which the N-well and the P-tub covered; Form a gate electrode on one predetermined area of the gate oxide film over each of the wells and covering the gate electrode with an oxide film, the one has a certain thickness; Implant N-type Impurity ions in the semiconductor substrate to a Low density ion implantation area to create to form a lightly doped drain; Make an Ab oxide films on each side wall of the gate electrode; and Create a high density ion implantation area both in the N-tub and in the P-tub and performing healing of the high-density ion-implied Be rich.
Die obige Aufgabe und weitere Vorteile der Erfindung werden deutlicher durch eine Detailbeschreibung des bevorzug ten Ausführungsbeispiels der vorliegenden Erfindung in Ver bindung mit den beigefügten Zeichnungen.The above object and further advantages of the invention are made clearer by a detailed description of the preferred th embodiment of the present invention in Ver binding with the accompanying drawings.
Die Fig. 1A bis 1F sind schematische Querschnitte, die ein Verfahren zur Herstellung eines CMOS-Transistors nach der vorliegenden Erfindung zeigen. FIGS. 1A to 1F are schematic cross-sections showing a method of fabricating a CMOS transistor according to the present invention.
Hiernach wird unter Bezugnahme auf die beigefügten Zeichnungen, in denen gleiche Bezugszeichen jeweils gleiche Teile kennzeichnen, eine Beschreibung des bevorzugten Ausfüh rungsbeispiels der vorliegenden Erfindung gegeben.Hereafter, with reference to the attached Drawings in which the same reference numerals each have the same Mark parts, a description of the preferred embodiment Example given the present invention.
In den Fig. 1A bis 1F ist ein Verfahren zum Herstel len eines CMOS-Transistors nach der vorliegenden Erfindung gezeigt. Als erstes wird, wie in Fig. 1A gezeigt, auf einem P-Typ Siliziumsubstrat 1 mit einer N-Wanne 2 und einer P-Wanne 3 ein Element-Trennungs-Oxydfilm 4 gebildet, um das Substrat in einen aktiven Bereich und einen Element-Isolationsbereich zu unterteilen, und über die ge samte Oberfläche der resultierenden Struktur wird ein Puffer oxydfilm 5 geformt. Diese Figur zeigt außerdem die Herstel lung eines ersten Ionenimplantationsbereichs 6 zum Einstellen der Schwellenspannung, der durch Implantation von P-Typ Verunreinigungsionen in das Siliziumsubstrat 1 erzeugt wird, wie durch Pfeile angedeutet.In Figs. 1A to 1F, a process is for herstel len a CMOS transistor according to the present invention is shown. First, as shown in Fig. 1A, an element separation oxide film 4 is formed on a P-type silicon substrate 1 having an N-well 2 and a P-well 3 to separate the substrate into an active region and an element- Subdivide insulation area, and a buffer oxide film 5 is formed over the entire surface of the resulting structure. This figure also shows the production of a first ion implantation region 6 for setting the threshold voltage, which is generated by implanting P-type impurity ions into the silicon substrate 1 , as indicated by arrows.
Als nächstes wird, wie in Fig. 1B gezeigt, über dem P-Wannenbereich, der später einen NMOS-Transistor bilden soll, ein erster lichtempfindlicher Film 7 geformt, und dann werden P-Typ Verunreinigungen implantiert, wie durch Pfeile angedeutet, um nur in der N-Wanne 2 einen ersten Ionenimplantationsbereich 6 zu bilden, der die P-Kanal- Schwellenspannung einstellen soll.Next, as shown in Fig. 1B, a first photosensitive film 7 is formed over the P-well region, which will later form an NMOS transistor, and then P-type impurities are implanted, as indicated by arrows, only to be in the N-well 2 to form a first ion implantation region 6 , which is to set the P-channel threshold voltage.
Danach werden, wie in Fig. 1C gezeigt, der lichtempfind liche Film 7 und der Pufferoxydfilm 5 entfernt, und ein Gateoxydfilm 9 wird gleichzeitig über der N-Wanne 2 und der P-Wanne 3 hergestellt, wonach die Herstellung einer Gateelektrode 10 über einen vorgegebenen Bereich jeder der Wannen folgt. Diese Figur zeigt auch, daß Phosphorionen mit einer Dichte von ungefähr 10¹² bis ungefähr 10¹⁴ Ionen/cm² in die gesamte Oberfläche implantiert werden, um einen zweiten Ionenimplantationsbereich 12 zu erzeugen, der später ein LDD bilden soll. Somit besitzt der zweite Ionenimplan tationsbereich 12 in der N-Wanne einen N-Typ, der mit dem der N-Wanne 2 identisch ist, um später den P-Kanal MOSFET zu bil den, so daß er als eine Tasche für den P-Kanal-MOSFET verwen det wird, wodurch das LDD des N-Kanal-MOSFETs und die Tasche des P-Kanal-MOSFETs ohne zusätzlichen Maskenschritt herge stellt werden.Thereafter, as shown in FIG. 1C, the photosensitive film 7 and the buffer oxide film 5 are removed, and a gate oxide film 9 is formed over the N-well 2 and the P-well 3 at the same time, after which the manufacture of a gate electrode 10 over a predetermined one Area of each of the tubs follows. This figure also shows that phosphorus ions having a density of about 10¹² to about 10¹⁴ ions / cm² are implanted in the entire surface to create a second ion implantation region 12 which will later form an LDD. Thus, the second ion implantation region 12 in the N-well has an N-type, which is identical to that of the N-well 2 , to form the P-channel MOSFET later, so that it functions as a pocket for the P-channel -MOSFET is used, whereby the LDD of the N-channel MOSFET and the pocket of the P-channel MOSFET are produced without an additional mask step.
Danach wird, wie in Fig. 1D gezeigt, ein Abstandsoxyd film 13 mit einer Breite von ungefähr 0,05 bis ungefähr 0,20 µm auf jeder Seitenwand der Gateelektrode 10 geformt, und dann wird ein zweiter lichtempfindlicher Film 14 geformt, der den gesamten Bereich der N-Wanne 2 überdeckt, wonach die Ionenimplantation der N⁺-Source/Drain-Verunreinigungen in die P-Wanne, die später einen N-Kanal-MOSFET bildet, durchgeführt wird. Diese Ionenimplantation wird mit Dichten von ungefähr 10¹⁴ bis ungefähr 10¹⁶ Ionen/cm² durchgeführt. Als Ergebnis werden N⁺-Source/Drain 15 gebildet.Thereafter, as shown in Fig. 1D, a spacer oxide film 13 having a width of about 0.05 to about 0.20 µm is formed on each side wall of the gate electrode 10 , and then a second photosensitive film 14 is formed covering the entire area covers the N-well 2 , after which the ion implantation of the N⁺ source / drain impurities into the P-well, which later forms an N-channel MOSFET, is carried out. This ion implantation is performed at densities from about 10¹⁴ to about 10¹⁶ ions / cm². As a result, N⁺ source / drain 15 are formed.
Danach wird, wie in Fig. 1E gezeigt, der zweite licht empfindliche Film 14 entfernt, und dann wird ein dritter lichtempfindlicher Film 16 erzeugt, der den gesamten Bereich der P-Wanne 3 bedeckt, wonach die Ionenimplantation von P⁺-Source/Drain-Verunreinigungen in den aktiven Bereich des P-Kanal-MOSFET folgt. Diese Ionenimplantation wird mit Dich ten von ungefähr 10¹⁴ bis ungefähr 10¹⁶ Ionen/cm² durchge führt. Als Ergebnis wird ein dritter Ionenimplantations bereich 17 gebildet.Thereafter, as shown in Fig. 1E, the second photosensitive film 14 is removed, and then a third photosensitive film 16 is formed covering the entire area of the P-well 3 , after which the ion implantation of P⁺ source / drain Contamination in the active area of the P-channel MOSFET follows. This ion implantation is performed with a density of about 10¹⁴ to about 10¹⁶ ions / cm². As a result, a third ion implantation area 17 is formed.
Schließlich wird, wie in Fig. 1F gezeigt, der lichtemp findliche Film 16 entfernt und dann wird ein Ausheilungs schritt durchgeführt, um die Verunreinigungen zu diffun dieren. Zu diesem Zeitpunkt werden von den P⁺-Source/Drain-Bereichen, die den P-Kanal-MOSFET bilden, die Bereiche, die sich unter der Gateelektrode 10 befinden, von dem N-Typ Implantationsbereich 12, der durch die Ionenimplantation in Fig. 1C gebildet wird, umgeben.Finally, as shown in Fig. 1F, the photosensitive film 16 is removed, and then a curing step is carried out to diffuse the impurities. At this time, from the P⁺ source / drain regions forming the P-channel MOSFET, the regions located under the gate electrode 10 are changed from the N-type implantation region 12 which is formed by the ion implantation in FIG. 1C is formed.
Wie oben beschrieben, ist das Verfahren nach der vorlie genden Erfindung gekennzeichnet durch die gleichzeitige Implantation von N-Typ Verunreinigungsionen in die N-Wanne und in die P-Wanne, um den LDD des N-Kanal-MOSFETs und die Tasche des P-Kanal-MOSFETs ohne zusätzlichen Maskenschritt für die LDD-Ionenimplatation, welcher für N-Kanal-MOSFETs und P-Kanal-MOSFETs in herkömmlichen Verfahren getrennt durchge führt wurde, herzustellen. Als Ergebnis werden die Taschen für die Source und das Drain gleichzeitig hergestellt, was den Drain-induzierten Varial-Erniedrigungs-Effekt in dem P-Kanal-MOSFET und die Verbesserung der Schwellenspannung bringt.As described above, the procedure is according to the present ing invention characterized by the simultaneous Implantation of N-type impurity ions into the N-tub and into the P-well, around the LDD of the N-channel MOSFET and the Pocket of the P-channel MOSFET without additional mask step for LDD ion implantation, which for N-channel MOSFETs and P-channel MOSFETs separated in conventional processes leads to manufacture. As a result, the bags made for the source and drain at the same time what the drain-induced varial depression effect in the P-channel MOSFET and the improvement of the threshold voltage brings.
Weitere Merkmale, Vorteile und Ausführungsformen der hierin offengelegten Erfindung sind dem Fachmann nach dem Le sen der obenstehenden Offenleger offensichtlich. Insofern sind bezüglich des obigen, speziellen Ausführungsbeispiels und seiner Details Abweichungen und Änderungen möglich, ohne vom Umfang und Wesen der hierin beschriebenen und beanspruch ten Erfindung abzuweichen.Other features, advantages and embodiments of the Invention disclosed herein are known to those skilled in the art after Le of the above disclosures. To that extent are related to the above specific embodiment and its details possible deviations and changes without the scope and nature of those described and claimed herein to deviate th invention.
Claims (6)
Herstellen eines Pufferoxydfilms (5) auf dem Halbleitersubstrat und Implantieren von P-Typ Verunreinigungsionen in die gesamte Oberfläche des Halbleitersubstrats einschließlich des aktiven Bereichs, um einen ersten Ionenimplantationsbereich (6) zu bilden, der zum Einstellen der Schwellenspannung dient;
Implantieren von P-Typ Verunreinigungen nur in den N-Wannenbereich, um einen zweiten Ionenimplantationsbereich zu bilden;
Entfernen des Pufferoxydfilms und Bilden eines Gateoxydfilms (9), der die N-Wanne und die P-Wanne bedeckt;
Bilden einer Gateelektrode (10) auf einem vorgegebenen Bereich des Gateoxydfilms über jeder der Wannen und Bedecken der Gateelektrode mit einem Oxydfilm, der eine bestimmte Dicke besitzt;
Implantieren von N-Typ Verunreinigungsionen in das Halbleitersubstrat, um einen Ionenimplantationsbereich (12) mit geringer Dichte zum Erzeugen eines leicht dotierten Drains zu bilden;
Bilden eines Abstandsoxydfilms (13) an jeder Seitenwand der Gateelektrode; und Erzeugen eines Ionenimplan tationsbereichs (15, 17) mit hoher Dichte sowohl in der N-Wanne als auch in der P-Wanne und Durchführen einer Aus heilung der mit hoher Dichte Ionen-implatierten Bereiche.Producing an element separation oxide film ( 4 ) on a semiconductor substrate ( 1 ) having an N-well ( 2 ) and a P-well ( 3 ) to divide the semiconductor substrate into an active region and an element isolation region;
Forming a buffer oxide film ( 5 ) on the semiconductor substrate and implanting P-type impurity ions into the entire surface of the semiconductor substrate including the active area to form a first ion implantation area ( 6 ) which is used to adjust the threshold voltage;
Implanting P-type impurities only in the N-well area to form a second ion implantation area;
Removing the buffer oxide film and forming a gate oxide film ( 9 ) covering the N-well and the P-well;
Forming a gate electrode ( 10 ) on a predetermined area of the gate oxide film over each of the wells and covering the gate electrode with an oxide film having a predetermined thickness;
Implanting N-type impurity ions into the semiconductor substrate to form a low density ion implantation region ( 12 ) for producing a lightly doped drain;
Forming a spacer oxide film ( 13 ) on each side wall of the gate electrode; and creating a high density ion implantation area ( 15 , 17 ) in both the N well and the P well and performing healing of the high density ion implied areas.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93-8878 | 1993-05-22 | ||
| KR1019930008878A KR950012035B1 (en) | 1993-05-22 | 1993-05-22 | Cmos transistor manufacturing process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4417819A1 true DE4417819A1 (en) | 1994-12-01 |
| DE4417819B4 DE4417819B4 (en) | 2006-03-30 |
Family
ID=19355872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19944417819 Expired - Fee Related DE4417819B4 (en) | 1993-05-22 | 1994-05-20 | Process for producing CMOS transistors |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH06338591A (en) |
| KR (1) | KR950012035B1 (en) |
| DE (1) | DE4417819B4 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114812878A (en) * | 2022-04-07 | 2022-07-29 | 中北大学 | High-sensitivity piezoresistive sensitive unit and manufacturing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100739246B1 (en) * | 2005-04-11 | 2007-07-12 | 주식회사 하이닉스반도체 | Method of forming a source/drain region in semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217655A (en) * | 1987-03-06 | 1988-09-09 | Toshiba Corp | Manufacture of semiconductor device |
| JPS63252461A (en) * | 1987-04-09 | 1988-10-19 | Nec Corp | Manufacture of cmos type semiconductor device |
| JPH0252426A (en) * | 1988-08-16 | 1990-02-22 | Sony Corp | Formation of impurity-containing region |
| JP2660056B2 (en) * | 1989-09-12 | 1997-10-08 | 三菱電機株式会社 | Complementary MOS semiconductor device |
| JP2697392B2 (en) * | 1991-07-30 | 1998-01-14 | ソニー株式会社 | Method of manufacturing complementary semiconductor device |
-
1993
- 1993-05-22 KR KR1019930008878A patent/KR950012035B1/en not_active IP Right Cessation
-
1994
- 1994-05-20 DE DE19944417819 patent/DE4417819B4/en not_active Expired - Fee Related
- 1994-05-23 JP JP6130826A patent/JPH06338591A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114812878A (en) * | 2022-04-07 | 2022-07-29 | 中北大学 | High-sensitivity piezoresistive sensitive unit and manufacturing method thereof |
| CN114812878B (en) * | 2022-04-07 | 2023-07-07 | 中北大学 | High-sensitivity piezoresistive sensitive unit and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4417819B4 (en) | 2006-03-30 |
| JPH06338591A (en) | 1994-12-06 |
| KR950012035B1 (en) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4233236C2 (en) | Semiconductor device with a well region for a MOS transistor and manufacturing method therefor | |
| DE10214066B4 (en) | Semiconductor device having a retrograde doping profile in a channel region and method of making the same | |
| DE3012363C2 (en) | Process for forming the channel regions and the wells of semiconductor components | |
| DE4136406B4 (en) | Method of manufacturing a CMOS semiconductor device | |
| EP0123182B1 (en) | Process for producing highly integrated complementary mos field effect transistor circuits | |
| DE3019850C2 (en) | ||
| DE102004024603B4 (en) | A method of manufacturing a semiconductor device having oxide film layers of different thicknesses | |
| EP0148342B1 (en) | Process for the simultaneous production of rapid short-channel and voltage-resistant mos transistors in vlsi circuits | |
| DE2700873A1 (en) | METHOD FOR MANUFACTURING COMPLEMENTARY INSULATING LAYER FIELD EFFECT TRANSISTORS | |
| DE4224793A1 (en) | THIN FILM FIELD EFFECT ELEMENT AND PRODUCTION METHOD DAFUER | |
| DE3942648A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SEMICONDUCTOR DEVICE | |
| DE60028847T2 (en) | A reduced mask count process for the production of mixed voltage CMOS with high performance transistors and high reliability I / O transistors | |
| DE69133446T2 (en) | BiCMOS method with bipolar transistor with low base recombination current | |
| DE10250888B4 (en) | Semiconductor element with improved doping profiles and a method for producing the doping profiles of a semiconductor element | |
| DE3324332A1 (en) | METHOD FOR PRODUCING CMOS TRANSISTORS ON A SILICON SUBSTRATE | |
| EP0135163A1 (en) | Method of producing highly integrated complementary circuits of MOS field effect transistors | |
| DE19727492A1 (en) | Method of manufacturing a complementary metal oxide semiconductor device | |
| DE19543859B4 (en) | Transistor and transistor manufacturing process | |
| EP0157926A1 (en) | Method of producing a highly integrated circuit of MOS field-effect transistors | |
| DE102008039881A1 (en) | Trench transistor and method of making the same | |
| DE10245608A1 (en) | Semiconductor element with improved halo structures and method for producing the halo structures of a semiconductor element | |
| DE19654686A1 (en) | Triple trough in semiconductor component formation method for MOSFET manufacture | |
| DE2932928A1 (en) | METHOD FOR PRODUCING VLSI CIRCUITS | |
| DE19859090B4 (en) | Process for producing gate oxides of various thicknesses | |
| DE10162976A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 218238 |
|
| 8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |