DE4415567A1 - Process for producing an insulation layer on a silicon wafer - Google Patents

Process for producing an insulation layer on a silicon wafer

Info

Publication number
DE4415567A1
DE4415567A1 DE4415567A DE4415567A DE4415567A1 DE 4415567 A1 DE4415567 A1 DE 4415567A1 DE 4415567 A DE4415567 A DE 4415567A DE 4415567 A DE4415567 A DE 4415567A DE 4415567 A1 DE4415567 A1 DE 4415567A1
Authority
DE
Germany
Prior art keywords
silicon
layer
oxide
insulation layer
needles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4415567A
Other languages
German (de)
Other versions
DE4415567B4 (en
Inventor
Franz Dr Laermer
Andrea Schilp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4415567A priority Critical patent/DE4415567B4/en
Priority to GB9508954A priority patent/GB2289060B/en
Publication of DE4415567A1 publication Critical patent/DE4415567A1/en
Application granted granted Critical
Publication of DE4415567B4 publication Critical patent/DE4415567B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

A method is proposed for producing an insulation layer on a silicon wafer on which an epitaxial layer is applied according to the silicon-on-insulator arrangement comprises first developing a surface of the silicon wafer 1 with a porous structure in order to form the insulation layer. This porous structure is thermally partially oxidized and the excess oxide is subsequently stripped from the surface so that a homogeneous surface with densely arranged silicon needles results. A preferably monocrystalline silicon epitaxial layer 5 is grown on this oxidized surface comprising silicon dioxide 3 and silicon seeds, the silicon needles acting as seed cells. These silicon seeds preferably retain the mono-crystalline crystal structure of the silicon wafer. In a subsequent thermal process, the silicon oxide layer having the silicon needles is converted into a pure silicon oxide layer, so that a homogeneous oxide results. <IMAGE>

Description

Stand der TechnikState of the art

Die Erfindung geht aus von einem Verfahren zur Herstellung einer Isolationsschicht auf einem Siliziumwafer, auf der ein mono­ kristallines Silizium aufgebracht wird, nach der Gattung des Hauptanspruchs. Bei der sogenannten "Silicon-on-Insulator"-Technik ist schon bekannt, beispielsweise einen massiven Siliziumwafer gegen einen zweiten, thermisch oxi­ dierten Siliziumwafer direkt zu bonden und anschließend rückzu­ schleifen und/oder auf die gewünschte Dicke zu ätzen. Zur Dickenkontrolle können dabei zeitkontrollierte Verfahren, soge­ nannte Schleifstopps mit Hilfe von Oxidinseln oder Ätzstopps bei elektrochemischem Ätzen eingesetzt werden.The invention is based on a method for producing a Isolation layer on a silicon wafer on which a mono Crystalline silicon is applied, according to the genus of Main claim. With the so-called "Silicon-on-insulator" technology is already known, for example a massive silicon wafer against a second, thermal oxi bonded silicon wafers directly and then withdraw them grind and / or etch to the desired thickness. For Thickness control can be time-controlled, so-called called grinding stops with the help of oxide islands or etching stops electrochemical etching can be used.

Bei einem weiteren bekannten Verfahren werden hochenergetische Sauerstoffionen in die Siliziumoberfläche des Wafers implan­ tiert, so daß eine vergrabene sauerstoffangereicherte Silizium­ schicht unter einer teilweise amorphisierten Siliziumoberfläche erzeugt wird. In einem thermischen Ausheilschritt wird die sauerstoffangereicherte Schicht in Siliziumdioxid umgewandelt und die darüber liegende, teilweise amorphisierte Siliziumober­ flächenschicht rekristallisiert (SIMOX-Verfahren). Diese dünne Siliziumoberflächenschicht kann anschließend epitaktisch ver­ stärkt werden. Another known method uses high energy Implan oxygen ions in the silicon surface of the wafer tiert, so that a buried oxygen-enriched silicon layer under a partially amorphized silicon surface is produced. In a thermal annealing step the oxygen-enriched layer converted into silicon dioxide and the overlying, partially amorphized silicon surface surface layer recrystallized (SIMOX process). This thin one Silicon surface layer can then epitaxially ver be strengthened.  

Bei einem weiteren Verfahren wird auf einer strukturierten Sili­ ziumoxidschicht Polysilizium abgeschieden, das nach einem Zonen­ schmelzverfahren zu ganzflächigem, einkristallinem Silizium auf Oxid umgewandelt wird.Another method is based on a structured sili Ziumoxidschicht Polysilicon deposited, which after a zones melting process to full-surface, single-crystal silicon Oxide is converted.

Die bekannten Verfahren haben den Nachteil, daß ihre einzelnen Arbeitsgänge relativ aufwendig und kostenintensiv sind. Insbe­ sondere das Ionenimplantationsverfahren ist sehr aufwendig. Hinzu kommt, daß bei den bekannten Verfahren die rekristalli­ sierte Silicon-on-Insulator-Schicht (SOI-Schicht) hohe De­ fektdichten aufweist, so daß häufig Ausfälle bei der Integration der Schaltungen zu erwarten sind.The known methods have the disadvantage that their individual Operations are relatively complex and expensive. In particular in particular, the ion implantation process is very complex. In addition, the recrystalli siliconized insulator layer (SOI layer) high de has tight density, so that often failures in the integration of the circuits are to be expected.

Vorteile der ErfindungAdvantages of the invention

Das erfindungsgemäße Verfahren zur Herstellung einer Isolations­ schicht auf einem Siliziumwafer nach der Gattung des Hauptan­ spruchs hat demgegenüber den Vorteil, daß es mit wenigen und einfachen Arbeitsschritten durchführbar ist. Dadurch ist die Isolationsschicht auf dem Siliziumwafer kostengünstig herstell­ bar. Hinzu kommt, daß bei der Bildung der Isolationsschicht re­ lativ wenig Kristalldefekte auftreten, so daß die Isolationsei­ genschaften für viele Anwendungen ausreichen.The method according to the invention for producing an insulation layer on a silicon wafer after the kind of the main one compared has the advantage that it with few and simple work steps can be carried out. This is the Manufacture insulation layer on the silicon wafer inexpensively bar. In addition, right when forming the insulation layer relatively few crystal defects occur, so that the isolation egg properties are sufficient for many applications.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteil­ haft ist, daß vor dem Aufwachsen der Isolationsschicht die Ober­ fläche des Siliziumwafers bis zu einer vorgegebenen Tiefe in eine poröse Struktur mit einer dichten Anordnung von Silizium­ nadeln umgewandelt wird. Durch die Nadelanordnung ergibt sich eine große Oberfläche, die zur nachfolgenden Oxidation besonders gut geeignet ist. Eine derartige poröse Struktur kann beispiels­ weise durch einen elektrochemischen Ätzprozeß in wäßriger Fluß­ säure oder durch einen Plasmaätzprozeß gebildet werden.Through the measures listed in the dependent claims are advantageous further developments and improvements in Main claim specified procedure possible. Particularly advantageous is sticky that before the growth of the insulation layer the upper area of the silicon wafer to a predetermined depth in a porous structure with a dense arrangement of silicon needles is converted. The needle arrangement results a large surface area, which is particularly suitable for subsequent oxidation is well suited. Such a porous structure can, for example  as an electrochemical etching process in aqueous flow acid or formed by a plasma etching process.

Vorteilhaft ist auch, daß bei der anschließenden thermischen Oxidation die Siliziumnadeln zum Teil abgebaut werden und die Zwischenräume mit Oxid aufgefüllt werden. Je nach Einwirkdauer der Temperatur und Reaktionsgase ergibt sich bei diesem Oxi­ dationsprozeß einerseits eine relativ glatte Oberfläche und an­ dererseits ist der Oxidationsprozeß durch die Steuerung der Ein­ wirkdauer gut beherrschbar.It is also advantageous that in the subsequent thermal The silicon needles are partially broken down and the oxidation Gaps are filled with oxide. Depending on the exposure time the temperature and reaction gases result from this oxi dation process on the one hand a relatively smooth surface and on on the other hand, the oxidation process by controlling the on duration of action well manageable.

Ein weiterer einfacher Arbeitsschritt besteht auch darin, daß nach dem Oxidationsprozeß das an der Oberfläche überschüssige Siliziumdioxid selektiv bis zu den Siliziumnadeloberflächen ent­ fernt wird, so daß sich eine plane Oberfläche mit Silizium- und Siliziumdioxidbereichen ergibt. Auf diese Oberfläche kann dann anschließend nach bekannten epitaktischen Verfahren vorzugsweise monokristallines Silizium abgeschieden werden. Vorteilhaft ist weiter, daß der in der Isolationsschicht eingeschlossene Sauer­ stoff in einem einfachen Hochtemperaturprozeß umverteilt wird und damit eine stabile reaktionsgehemmte Isolationsschicht bil­ det.Another simple step is that after the oxidation process, the surplus on the surface Silicon dioxide selectively down to the silicon needle surfaces is removed, so that a flat surface with silicon and Silicon dioxide areas results. Then on this surface then preferably by known epitaxial methods monocrystalline silicon are deposited. It is advantageous further that the Sauer enclosed in the insulation layer material is redistributed in a simple high temperature process and thus a stable reaction-inhibited insulation layer bil det.

Zeichnungdrawing

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dar­ gestellt und in der nachfolgenden Beschreibung näher erläutert. Die Fig. 1a, 1b, 1c und 1d zeigen einen Siliziumwafer in ver­ schiedenen Bearbeitungsstadien.An embodiment of the invention is shown in the drawing and explained in more detail in the following description. FIGS. 1a, 1b, 1c and 1d show a silicon wafer in ver different stages of processing.

Beschreibung des AusführungsbeispielsDescription of the embodiment

Bei dem erfindungsgemäßen Verfahren wird zunächst als Iso­ lationsschicht 4 eine Siliziumdioxidschicht erzeugt, die ge­ nügend Silizium-Keimzellen für ein geordnetes, epitaktisches Aufwachsen einer einkristallinen Siliziumschicht enthält. Die Kristallorientierung entspricht dabei der des Substrates. Nach diesem Aufwachsprozeß wird die Siliziumoxidschicht durch einen Hochtemperaturprozeß in gewöhnliches Oxid umgewandelt und da­ durch die erwähnten Keimstellen beseitigt. Das erfindungsgemäße Verfahren geht entsprechend der Fig. 1a von einem Siliziumwafer 1 aus, bei dem eine Oberfläche zunächst eine poröse Struktur mit einer vorgegebenen Tiefe a aufweist. Eine derartige Struktur kann beispielsweise durch elektrochemische Anodisierung in wäßriger Flußsäure oder auch durch einen Plasmaätzprozeß mit "Black Silicon"-Bildung gebildet werden. Eine "Black Silicon"-Bildung entsteht z. B. in einem Chlorätzprozeß, der vor­ sätzlich unter Prozeßbedingungen durchgeführt wird, die zur normalerweise unerwünschten "Black Silicon"-Bildung führen. Durch diesen Prozeß wird entsprechend der Fig. 1a eine dichte Anordnung von Siliziumnadeln 2 in der porösen Struktur 4 gebil­ det. Die Tiefe a der porösen Struktur 4 ist durch die Anordnung des Ätzprozesses steuerbar.In the method according to the invention, a silicon dioxide layer is first produced as the insulation layer 4 , which contains sufficient silicon germ cells for an orderly, epitaxial growth of a single-crystalline silicon layer. The crystal orientation corresponds to that of the substrate. After this growth process, the silicon oxide layer is converted into ordinary oxide by a high-temperature process and is removed by the mentioned germ sites. According to FIG. 1 a , the method according to the invention is based on a silicon wafer 1 in which one surface initially has a porous structure with a predetermined depth a. Such a structure can be formed, for example, by electrochemical anodization in aqueous hydrofluoric acid or also by a plasma etching process with "black silicon" formation. A "Black Silicon" formation arises, for. B. in a chlorine etching process, which is carried out before under additional process conditions that lead to the normally undesirable "black silicon" formation. By this process, a dense arrangement of silicon needles 2 in the porous structure 4 is formed according to FIG. 1a. The depth a of the porous structure 4 can be controlled by the arrangement of the etching process.

Fig. 1b zeigt in einem nachfolgenden Arbeitsschritt den Siliziumwafer 1 nach der thermischen Oxidation. Durch den Ein­ fluß von Temperatur und Sauerstoff hat sich an der porösen Struktur 4 eine SiO₂-Schicht 3 gebildet, die sich sowohl auf den Siliziumnadeln 2 als auch in den Zwischenräumen abgelagert hat. Durch die thermische Oxidation wurde ein Teil der Siliziumnadeln 2 aufgezehrt und die größer gewordenen Zwischenräume durch das Siliziumoxid 3 aufgefüllt. Da bei einem fortgeschrittenen Oxi­ dationsprozeß, bei dem die Zwischenräume bereits mit Siliziumoxid 3 aufgefüllt sind, weiterer Sauerstoff nur noch von der Oberfläche her eindiffundieren kann, läuft der Oxidations­ prozeß ab diesem Zeitpunkt nur noch verlangsamt ab. Für die Steuerung des Prozesses ist dies vorteilhaft, da dadurch die Oxidschichtdicke recht genau über die Zeit und/oder Temperatur gesteuert werden kann. Dieses begünstigt eine vorteilhafte Pro­ zeßkontrolle. FIG. 1b shows in a subsequent step, the silicon wafer 1 after the thermal oxidation. Due to the flow of temperature and oxygen, an SiO₂ layer 3 has formed on the porous structure 4 , which has been deposited both on the silicon needles 2 and in the interspaces. Due to the thermal oxidation, part of the silicon needles 2 was consumed and the larger intermediate spaces were filled up with the silicon oxide 3 . Since in an advanced oxidation process, in which the interstices are already filled with silicon oxide 3 , further oxygen can only diffuse from the surface, the oxidation process from this point on is only slowed down. This is advantageous for the control of the process, since it enables the oxide layer thickness to be controlled very precisely over time and / or temperature. This favors an advantageous process control.

In einem anschließenden Ätz- oder Schleifprozeß wird nun das auf der Oberfläche über den Nadeln 2 liegende überschüssige Siliziumoxid 3 abgetragen, um eine planare Oberfläche zu erhal­ ten. An der Oberfläche sind nun Silizium- und Siliziumoxidbe­ reiche in dichtem Abstand angeordnet. Die Siliziumbereiche dienen dabei als Keimzellen für das Aufwachsen der vorzugsweise einkristallinen Epitaxieschicht 5, wie in Fig. 1c dargestellt ist. Die Epitaxieschicht 5 kann dabei nach dem bekannten Ver­ fahren in der gewünschten Dicke abgeschieden werden. Da die Siliziumnadeln 2 aus der vorherigen porösen Struktur 4 in dich­ tem Abstand angeordnet sind, werden beim epitaktischen Auf­ wachsen auch die Zwischenräume mit einer wohlgeordneten Kristallstruktur überbrückt. Es ergibt sich somit eine homogene Epitaxieschicht 5.In a subsequent etching or grinding process, the excess silicon oxide 3 lying on the surface above the needles 2 is removed in order to obtain a planar surface. Silicon and silicon oxide regions are now arranged on the surface in close proximity. The silicon regions serve as seed cells for the growth of the preferably single-crystalline epitaxial layer 5 , as shown in FIG. 1c. The epitaxial layer 5 can be deposited in the desired thickness according to the known method. Since the silicon needles 2 from the previous porous structure 4 are arranged at a distance from each other, the interspaces are also bridged with a well-ordered crystal structure during epitaxial growth. This results in a homogeneous epitaxial layer 5 .

Nach dem Aufwachsen der Epitaxieschicht 5 wird in einem weiteren Hochtemperaturprozeß der verbliebene Sauerstoff in der Iso­ lationsschicht mit der teiloxidierten porösen Siliziumschicht 4 umverteilt. Dabei werden die relativ instabilen dünnen Silizium­ nadeln 2 aufgelöst und ebenfalls in Siliziumoxid umgewandelt. Entsprechend der Fig. 1d ergibt sich dann auf dem Substratwafer 1 eine Isolationsschicht 3 mit leicht siliziumangereichertem, thermischem Oxid. Auf diesem thermischen Oxid 3 ist die Epitaxieschicht 5 mit vorzugsweise einkristallinem Silizium an­ geordnet. In diesem Zustand ist dann der Siliziumwafer 1 Aus­ gangsmaterial für die Integration von elektronischen Schal­ tungen.After the growth of the epitaxial layer 5 , the remaining oxygen in the insulation layer with the partially oxidized porous silicon layer 4 is redistributed in a further high-temperature process. The relatively unstable thin silicon needles 2 are dissolved and also converted into silicon oxide. According to FIG. 1d, an insulation layer 3 with slightly silicon-enriched, thermal oxide then results on the substrate wafer 1 . On this thermal oxide 3 , the epitaxial layer 5 is arranged with preferably single-crystal silicon. In this state, the silicon wafer 1 is then starting material for the integration of electronic circuits.

Claims (9)

1. Verfahren zur Herstellung einer Isolationsschicht, vorzugs­ weise einer Siliziumoxidschicht auf einem Siliziumwafer, wobei dann auf der Isolationsschicht eine Siliziumschicht epitaktisch aufgebracht (Silicon-on-Insulator) wird, gekennzeichnet durch folgende Schritte:
  • a) auf einer Oberfläche des Siliziumwafers (1) wird eine Iso­ lationsschicht (3) durch thermische Oxidation derart aufge­ bracht, daß genügend Keimzellen für ein epitaktisches Auf­ wachsen der vorzugsweise einkristallinen Siliziumschicht (Epitaxieschicht 5) gebildet werden,
  • b) auf die Isolationsschicht (3) wird eine Epitaxieschicht (5) aufgebracht,
  • c) in einem Hochtemperaturprozeß wird die Isolationsschicht (3) unter Abbau der verbliebenen Siliziumkeime in der Iso­ lationsschicht in eine homogene Siliziumoxidschicht (3) umge­ wandelt.
1. A method for producing an insulation layer, preferably a silicon oxide layer on a silicon wafer, a silicon layer then being epitaxially applied to the insulation layer (silicon-on-insulator), characterized by the following steps:
  • a) on a surface of the silicon wafer ( 1 ) an insulation layer ( 3 ) is brought up by thermal oxidation in such a way that enough germ cells for an epitaxial growth of the preferably single-crystal silicon layer (epitaxial layer 5 ) are formed,
  • b) an epitaxial layer ( 5 ) is applied to the insulation layer ( 3 ),
  • c) in a high temperature process is the insulating layer (3) under reduction of the remaining silicon nuclei in the Iso lationsschicht in a homogeneous silicon oxide layer (3) converts the reverse.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem thermischen Oxidieren eine Oberfläche des Siliziumwafers (1) mit einer porösen Struktur (4) unter Bildung einer vor­ zugsweise verzweigten Siliziumnadelstruktur (2) ausgebildet wird, wobei die Siliziumnadeln (2) eine vorgebbare Tiefe (a) haben und dicht angeordnet sind.2. The method according to claim 1, characterized in that before the thermal oxidation, a surface of the silicon wafer ( 1 ) with a porous structure ( 4 ) is formed to form a preferably branched silicon needle structure ( 2 ), the silicon needles ( 2 ) being a predeterminable Have depth (a) and are densely arranged. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die poröse Struktur (4) durch elektrochemische Anodisierung in wäßriger Flußsäure gebildet wird.3. The method according to claim 2, characterized in that the porous structure ( 4 ) is formed by electrochemical anodization in aqueous hydrofluoric acid. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die poröse Struktur (4) durch einen Plasmaätzprozeß mit "Black-Silicon"-Bildung gebildet wird.4. The method according to claim 2, characterized in that the porous structure ( 4 ) is formed by a plasma etching process with "black silicone" formation. 5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die poröse Struktur (4) derart thermisch oxidiert wird, daß die Siliziumnadeln (2) zum Teil durch Umwandlung in Oxid ab­ gebaut und die Zwischenräume daher mehr oder weniger voll­ ständig mit Oxid aufgefüllt werden.5. The method according to claim 2 or 3, characterized in that the porous structure ( 4 ) is thermally oxidized in such a way that the silicon needles ( 2 ) partially built up by conversion into oxide and the spaces therefore more or less completely filled with oxide become. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Oxidationsprozeß durch die Einwirkdauer und/oder die Tempera­ tur steuerbar ist.6. The method according to claim 5, characterized in that the Oxidation process by the duration of exposure and / or the tempera is controllable. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an der Oberfläche das Oxid der Isolatons­ schicht (3) selektiv zu dem verbliebenen überschüssigen Silizium der Nadelstruktur (2) entfernt wird, so daß eine planare Oberfläche von Silizium- und Siliziumoxidbereichen in dichtem Abstand voneinander entsteht, wobei die Siliziumna­ deloberflächen vorzugsweise die Kristallstruktur des Substrats behalten.7. The method according to any one of the preceding claims, characterized in that the oxide of the isolatons layer ( 3 ) is selectively removed from the excess silicon of the needle structure ( 2 ) on the surface, so that a planar surface of silicon and silicon oxide regions in a dense manner Distance from one another arises, the silicon needle surfaces preferably retaining the crystal structure of the substrate. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß auf die planare Oberfläche eine vorzugsweise monokristalline Epitaxieschicht (5) aufgebracht wird. 8. The method according to claim 7, characterized in that a preferably monocrystalline epitaxial layer ( 5 ) is applied to the planar surface. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß ein Hochtemperaturprozeß verwendet wird, der in der Isolations­ schicht (3) die verbliebenen Siliziumnadeln (2) in Siliziumoxid durch Umverteilung des Sauerstoffs in der Schicht umwandelt.9. The method according to claim 8, characterized in that a high temperature process is used, which in the insulation layer ( 3 ) converts the remaining silicon needles ( 2 ) into silicon oxide by redistribution of the oxygen in the layer.
DE4415567A 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon Expired - Fee Related DE4415567B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4415567A DE4415567B4 (en) 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon
GB9508954A GB2289060B (en) 1994-05-03 1995-05-03 Method for producing an insulation layer on a silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4415567A DE4415567B4 (en) 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon

Publications (2)

Publication Number Publication Date
DE4415567A1 true DE4415567A1 (en) 1995-11-09
DE4415567B4 DE4415567B4 (en) 2004-11-04

Family

ID=6517169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4415567A Expired - Fee Related DE4415567B4 (en) 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon

Country Status (2)

Country Link
DE (1) DE4415567B4 (en)
GB (1) GB2289060B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345990A1 (en) * 2003-10-02 2005-05-04 Infineon Technologies Ag Production of oxide layer in/on substrate surface used in the production of semiconductors comprises structuring the substrate surface, and thermally oxidizing the substrate surface to form an oxide layer
US8058086B2 (en) 2005-10-10 2011-11-15 X-Fab Semiconductor Foundries Ag Self-organized pin-type nanostructures, and production thereof on silicon

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005048361B4 (en) * 2005-10-10 2011-07-14 X-FAB Semiconductor Foundries AG, 99097 Method for locally coating semiconductor circuits and discrete components with a thermal SiO 2 layer whose surfaces contain areas with needle-shaped structures in nanometer dimensions
US8350209B2 (en) 2005-10-10 2013-01-08 X-Fab Semiconductor Foundries Ag Production of self-organized pin-type nanostructures, and the rather extensive applications thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61106484A (en) * 1984-10-25 1986-05-24 Nec Corp Substrate for semiconductor device and its preparation
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
JPH02194522A (en) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd Manufacture of soi substrate
JP2802449B2 (en) * 1990-02-16 1998-09-24 三菱電機株式会社 Method for manufacturing semiconductor device
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
JP3053678B2 (en) * 1991-10-23 2000-06-19 ローム株式会社 Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345990A1 (en) * 2003-10-02 2005-05-04 Infineon Technologies Ag Production of oxide layer in/on substrate surface used in the production of semiconductors comprises structuring the substrate surface, and thermally oxidizing the substrate surface to form an oxide layer
DE10345990B4 (en) * 2003-10-02 2008-08-14 Infineon Technologies Ag Method for producing an oxide layer
US8058086B2 (en) 2005-10-10 2011-11-15 X-Fab Semiconductor Foundries Ag Self-organized pin-type nanostructures, and production thereof on silicon

Also Published As

Publication number Publication date
GB9508954D0 (en) 1995-06-21
GB2289060B (en) 1998-01-07
DE4415567B4 (en) 2004-11-04
GB2289060A (en) 1995-11-08

Similar Documents

Publication Publication Date Title
DE3219441C2 (en)
DE19840421C2 (en) Process for the production of thin substrate layers and a suitable substrate arrangement
DE69333619T2 (en) Production process for semiconductor substrates
DE69632768T2 (en) Application of thin crystalline Si3N4 structures in shallow trench isolation structures
DE3628488C2 (en) Process for the production of isolation structures in MOS devices
EP1402567B1 (en) Film or layer made of semi-conductive material and method for producing said film or layer
DE69628505T2 (en) Semiconductor substrate and its manufacturing process
DE3129558C2 (en)
DE2521568A1 (en) PROCESS FOR PRODUCING INTEGRATED SEMICONDUCTOR COMPONENTS
DE69826053T2 (en) Semiconductor substrate and method for its production
DE2808257B2 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
DE10053463A1 (en) Semiconductor substrate comprises substrate component of one conductivity type with channels which taper from top to bottom and are deeper than their width and which are filled with semiconductor of opposite type to first component
DE2626739A1 (en) METHOD FOR MANUFACTURING MONOLITHICALLY INTEGRATED SEMICONDUCTOR CIRCUITS WITH DIELECTRIC INSULATION ZONES CAUSED BY ION BOMB ELEMENTS
DE19526691A1 (en) Process for the production of acceleration sensors
EP0046886A2 (en) Method of making dynamic integrated RAM one-transistor memory cells
DE4320062C2 (en) Method for isolating individual elements in a semiconductor chip
DE19806300A1 (en) Semiconductor structure with active region trench isolation structure
DE10259728B4 (en) A method of fabricating a trench isolation structure and method of controlling a degree of edge rounding of a trench isolation structure in a semiconductor device
DE2758283C2 (en) Process for the production of mutually isolated semiconductor circuits
EP0855088B1 (en) Process for producing trench insulation in a substrate
DE4415567A1 (en) Process for producing an insulation layer on a silicon wafer
DE4341180B4 (en) Method of insulating a semiconductor layer on an insulator to define an active region
DE19515346A1 (en) Selective growth of silicon or silicon alloys at low temperature
DE19602767A1 (en) Silicon@ wafer with restricted potassium concn.
DE60216646T2 (en) Method for producing a monocrystalline substrate and integrated circuit with such a substrate

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee