DE4411409C2 - Verfahren zum Rückseiten-Dünnen von strukturierten Silizium-Wafern - Google Patents
Verfahren zum Rückseiten-Dünnen von strukturierten Silizium-WafernInfo
- Publication number
- DE4411409C2 DE4411409C2 DE19944411409 DE4411409A DE4411409C2 DE 4411409 C2 DE4411409 C2 DE 4411409C2 DE 19944411409 DE19944411409 DE 19944411409 DE 4411409 A DE4411409 A DE 4411409A DE 4411409 C2 DE4411409 C2 DE 4411409C2
- Authority
- DE
- Germany
- Prior art keywords
- wafers
- grinding
- wafer
- silicon wafers
- structured silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/10—Single-purpose machines or devices
- B24B7/16—Single-purpose machines or devices for grinding end-faces, e.g. of gauges, rollers, nuts, piston rings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
Description
Die Erfindung betrifft ein Verfahren zum Rückseiten-Dünnen
von strukturierten Silizium-Wafern durch flächigen Materialabtrag
mittels eines Schleifverfahrens und eines Ätzverfahrens,
wobei durch das Ätzverfahren Oberflächenschädigungen des
Wafers in definierten oberflächlichen Schichten abgetragen
werden, so daß Schädigungen und Waferdurchbiegungen beseitigt
werden.
Nach der in einer Vielzahl von Verfahrensschritten herge
stellten Vorderseitenstrukturierung auf einer Halbleiter
scheibe, dem Wafer, wird dessen Materialstärke aufgrund der
heutigen Aufforderungen für seine weitere Verwendung redu
ziert. Dies geschieht, indem die Waferrückseite abgeschliffen
bzw. abgeätzt wird. Neben den Anforderungen an die Waferdicke
hinsichtlich des zukünftigen Einsatzes eines aus dem Wafer
vereinzelten Chips existieren weitere Anforderungen, aufgrund
derer ein Wafer ohnehin rückseitig abgetragen werden muß.
Hierbei sind die elektrische Leitfähigkeit der Rückseite, die
Entfernung von Störschichten, der thermische Durchgangswider
stand des Kristalles, eine erforderliche spezielle Oberfläche
für nachfolgende Verfahren, beispielsweise das Löten, und die
mechanische Beschaffenheit des Wafers, vor allem hinsichtlich
des folgenden Vereinzelungsvorganges, zu nennen.
Die Verringerung der Waferdicke kann auf verschiedene Art und
Weise vorgenommen werden. Gängige Verfahren sind das Läpp-
Verfahren, Ätz-Verfahren oder Schleif-Verfahren. Ein Läpp-
Verfahren arbeitet beispielsweise mit einem Läpp-Mittel, wie
Siliziumkarbid, Aluminiumoxid oder Siliziumdioxid. In einem
Ätzverfahren kann beispielsweise eine Ätzlösung aus einem
Gemisch von Flußsäure und Salpetersäure verwendet werden.
Wesentlich ist, daß bei derartigen Verfahren die Vorderseite
in keiner Weise mechanisch oder chemisch beschädigt werden
darf. Daher werden Lackabdeckungen aufgebracht oder Folien
auflaminiert.
Bei den Schleifverfahren werden die Wafer in einer Vorrich
tung aufgespannt bzw. angesaugt. Nach dem Schleifvorgang wird
mit Preßluft durchgeblasen und mit Wasser unter hohem Druck
bei gleichzeitiger Bürstenreinigung gespült. In üblichen
Schleifverfahren werden die auf einem Träger angesaugten
Wafer unter rotierenden Schleifringen hindurchbewegt, wobei
beispielsweise ein abgestufter Grob-, Mittel- und Feinschliff
mit einer Endrauhigkeit von beispielsweise 0,5 µm innerhalb
einer Dickentoleranz von +/- 5 µm erreicht werden kann.
Zusätzlich kann der Träger mit dem Wafer rotieren.
Man unterscheidet im wesentlichen zwischen dem Querseiten-
Planschleifen, dem Längsseiten-Planschleifen und dem Rota
tionsschleifen. Beim Querseiten-Planschleifen wird ein rotie
render Schleifring über der Rückseite des Wafers positioniert
und wird anschließend mit einem definierten Vorschub auf den
Wafer gedrückt. Weitere Relativgeschwindigkeiten sind mög
lich. Die wirksame Schleiffläche enthält Diamantkörner als
Schleifmittel. Beim Längsseiten-Planschleifen wird ein rotie
render Schleifring in die zu schleifende Oberfläche seitwärts
eingetaucht, wobei der Schleifbelag die gesamte zu schlei
fende Fläche überstreicht.
Die nach dem Schleifen vorhandene Schleifriefen, die durch
die Diamantscheiben in das Halbleitermaterial des Wafers
eingebracht worden sind, bewirken eine entsprechende Oberflä
chenrauhigkeit. Dabei sind die Kristallgitter zum Teil stark
zerstört, so daß eine Polysiliziumschicht vorliegt. Die
Verteilung der Risse ist statistisch. Tiefere Risse, wie
einzelne Haarrisse, Versetzungen und Punktdefektagglomeratio
nen treten ebenfalls auf. Unterhalb der oberflächlichen Risse
liegen Gitterverspannungen vor, die ebenfalls durch den
Schleifprozeß verursacht wurden. Somit können insgesamt vier
verschiedene Schädigungsbereiche vorliegen, die untereinander
keine scharfe Abgrenzung aufweisen. Der gesamte Bereich wird
als Damage-Bereich bezeichnet. Die zuoberst liegende polykri
stalline Schicht weist in der Regel eine Stärke von ca. 1 bis
2 µm auf. Wird diese Schicht im Anschluß an das Rückseiten
dünnverfahren ätztechnisch abgetragen, so sind in der Regel
die internen Spannungen soweit abgebaut, daß Waferverbiegun
gen zum größten Teil wieder eleminiert sind. Bei dem genann
ten Ätzabtrag der Polysiliziumschicht wird ein Teil der unter
der polykristallinen Schicht vorhandenen Rißzone mit abgetra
gen.
Zur wirtschaftlichen Rückseitenabtragung von vorderseitig
strukturierten Wafern (Siliziumwafern) werden fast aus
schließlich Schleifprozesse verwendet. Die Ausdehnung der
Damage-Zone ist abhängig von den Prozeßparametern. Dies sind
beispielsweise die Andruckkraft, die Schleiftemperatur, der
Zustand des Schleifwerkzeuges und auch der Bindungswerkstoff,
der die Diamantkörner enthält. Die nicht zu vermeidende
Damage-Zone führt zu einer mehr oder weniger großen Durchbie
gung des Wafers, zu erhöhtem Ausschuß beim anschließenden
Trennschleifen, also dem Vereinzeln der auf einem Wafer
vorhandenen Chips, sowie zu geringer thermischer und mechani
scher Belastbarkeit der Chips.
Als Gegenmaßnahme kann anschließend - wie bereits beschrieben -
ein chemischer Abtrag nachgeschaltet werden. Neben der Besei
tigung der Durchbiegung kann gleichzeitig die Rückseitenrau
higkeit verringert werden.
Nachteile der bisher beschriebenen Verfahrensweise sind die
Mehrstufigkeit des Prozesses, und der damit verbundene hohe
Zeitaufwand. Es sind in der Regel mehrere Anlagen erforder
lich. Dies führt zu einer großen Durchlaufzeit und zu einem
großen Chemikalienverbrauch.
Aus der IEEE Transactions on Components, Hybrids and Manu
facturing Technology, Vol. 13, No. 3, Sept. 1990, S. 528 -
533 ist ein Verfahren bekannt, in dem die Rückseiten von
GaAs-Wafern gedünnt werden. In diesem Verfahren werden drei
Schritte durchgeführt, ein Grobschleifen, ein Feinschleifen
sowie ein chemisches Ätzen. Die drei Bearbeitungsschritte
können in einer Parallelverarbeitung durchgeführt werden.
In der JP 5-226308 A2 wird ein Verfahren bzw. eine Vorrich
tung beschrieben, in der die Rückseite eines Halbleiter-
Wafers zuerst durch eine Grobschleifvorrichtung und dann
durch eine Feinschleifeinrichtung gedünnt wird. In einem
weiteren Prozeßschritt wird in einer Schleuder eine in einer
Halbleiterschicht verursachte Damage-Schicht durch eine
ätzende Lösung bereinigt.
In der US 5,268,065 wird ein Verfahren zum Rückseitendünnen
von GaAs-Wafern offenbart, wobei auf der Seite des Halblei
ter-Wafers, auf der der Chip nicht gedünnt wird, eine Klebe
folie aufgebracht wird zum Schutz dieser beklebten Seite des
GaAs-Wafers. In den anschließenden Schritten wird der Wafer
durch mechanisches Schleifen und chemisches Ätzen auf der
nicht beklebten Seite gedünnt.
Aus der Jpn. J. Apl. Phys., Vol. 33, Part 1, No. 1B, Jan.
1994, S. 514-518 ist bekannt, daß beim Abschleifen eines
Silizium-Wafers zum Zwecke der Dünnung eine beschädigte
Schicht entsteht, die durch das Verbleiben von Diamantabrieb
des Schleifsteins verursacht ist, und entfernt werden muß. Zu
diesem Zweck wird eine oberflächliche Siliziumschicht mit KOH
weggeätzt. Danach wird die Oberfläche poliert.
Der Erfindung liegt die Aufgabe zugrunde, eine wesentliche
Vereinfachung der bisherigen Verfahrensweise bei gleichzeiti
ger Reduzierung der notwendigen Chemikalienmenge zu erzielen.
Die Lösung dieser Aufgabe geschieht durch den Gegenstand des
Anspruches 1.
Der Erfindung liegt die Erkenntnis zugrunde, daß anstelle von
sauren Ätzmedien auf der Basis von Fluß-, Phosphor- oder Sal
petersäure, die überwiegend isotrop ätzen, auch alkalische
Medien einsetzbar sind. Mit diesen sind überwiegend an
isotrope Abtragsformen erzielbar. Auch mit alkalischen Ätzme
dien sind die durch Schleifverfahren erzeugten Wafer-Durch
biegungen wesentlich reduzierbar. Der Einsatz der gleichzei
tigen chemischen und mechanischen Behandlung in einer Anlage
bedeutet, daß der Einsatz des basischen Ätzmediums während
des Schleifprozesses oder während des in der gleichen Anlage
erfolgenden Reinigungsprozesses der Waferrückseiten mit einer
Reinigungsflüsssigkeit erfolgt. Im ersten Fall wird die Kon
zentration des zugeführten basischen Ätzmediums möglichst
gering gehalten, und die Prozeßtemperatur des Schleifverfah
rens genutzt. Im zweiten Fall kann die Schleifdauer von bei
spielsweise 2 Minuten als Taktzeit angesetzt werden, wobei
für den nachfolgenden Reinigungsprozeß die gleiche Zeit zur
Verfügung steht. Die vorhandene Anlage wird dabei in der Rei
nigungsstufe mit einem basischen Reinigungsmittel beschickt.
Dies erfordert in der Regel eine geringfügige Umrüstung vor
handener Anlagen. Die Wafer würden somit in der Reinigungs
stufe zunächst geätzt und dann endgültig gespült werden. Das
verwendete destillierte Wasser weist einen erhöhten pH-Wert
auf.
Für bestimmte Anwendungsfälle in der Halbleitertechnik und
der Mikroelektronik ist die Anwesenheit von Alkaliionen nicht
schädlich, so daß alkalihaltige Lösungen als Ätzmedium ein
setzbar sind. Ist jedoch die Anwesenheit von Alkaliionen
schädlich für die zu bearbeitenden Wafer bzw. Halbleiter
schichten, so müssen notwendigerweise alkalifreie Lösungen
als Ätzmedium eingesetzt werden.
Claims (2)
1. Verfahren zum Rückseiten-Dünnen von strukturierten Silizium-Wafern
mit:
flächiger mechanischer Materialabtragung von den Rückseiten der Wafer in einem Schleifverfahren bei gleichzeitiger Flüs sigkeitskühlung und Reinigung der Rückseiten der Wafer mit einer Reinigungsflüssigkeit in der selben Anlage, und
flächiger chemischer Abtragung vorgegebener Oberflächen schichten von den Rückseiten der Wafer mit einem im basischen Bereich liegenden Ätzmedium zur zumindest teilweisen Beseiti gung von Waferdurchbiegungen und Oberflächenschädigungen,
wobei die beiden Abtragungsverfahren gleichzeitig ablaufen, indem der pH-Wert der Kühlflüssigkeit oder der Reinigungs flüssigkeit oder beider Flüssigkeiten im basischen Bereich liegt.
flächiger mechanischer Materialabtragung von den Rückseiten der Wafer in einem Schleifverfahren bei gleichzeitiger Flüs sigkeitskühlung und Reinigung der Rückseiten der Wafer mit einer Reinigungsflüssigkeit in der selben Anlage, und
flächiger chemischer Abtragung vorgegebener Oberflächen schichten von den Rückseiten der Wafer mit einem im basischen Bereich liegenden Ätzmedium zur zumindest teilweisen Beseiti gung von Waferdurchbiegungen und Oberflächenschädigungen,
wobei die beiden Abtragungsverfahren gleichzeitig ablaufen, indem der pH-Wert der Kühlflüssigkeit oder der Reinigungs flüssigkeit oder beider Flüssigkeiten im basischen Bereich liegt.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß zur pH-
Wert-Erhöhung alkalifreie Lösungen ver
wendet werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944411409 DE4411409C2 (de) | 1994-03-31 | 1994-03-31 | Verfahren zum Rückseiten-Dünnen von strukturierten Silizium-Wafern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944411409 DE4411409C2 (de) | 1994-03-31 | 1994-03-31 | Verfahren zum Rückseiten-Dünnen von strukturierten Silizium-Wafern |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4411409A1 DE4411409A1 (de) | 1995-10-05 |
DE4411409C2 true DE4411409C2 (de) | 1998-05-14 |
Family
ID=6514459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944411409 Expired - Lifetime DE4411409C2 (de) | 1994-03-31 | 1994-03-31 | Verfahren zum Rückseiten-Dünnen von strukturierten Silizium-Wafern |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4411409C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10131666A1 (de) * | 2001-06-29 | 2003-01-16 | Infineon Technologies Ag | Verfahren zur Einstellung der Funktionalität und zum Abgleich integrierter Halbleiterschaltungen |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2830122B1 (fr) * | 2001-09-27 | 2006-01-21 | St Microelectronics Sa | Procede d'amincissement d'une plaquette de silicium |
DE102006031407A1 (de) * | 2006-07-05 | 2007-08-30 | Infineon Technologies Ag | Verfahren zum Dünnen von Halbleiterwafern |
US7932180B2 (en) | 2008-07-07 | 2011-04-26 | Infineon Technologies Ag | Manufacturing a semiconductor device via etching a semiconductor chip to a first layer |
US7923350B2 (en) | 2008-09-09 | 2011-04-12 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including etching to etch stop regions |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4867757A (en) * | 1988-09-09 | 1989-09-19 | Nalco Chemical Company | Lapping slurry compositions with improved lap rate |
US4946716A (en) * | 1985-05-31 | 1990-08-07 | Tektronix, Inc. | Method of thinning a silicon wafer using a reinforcing material |
JPH05226308A (ja) * | 1992-02-18 | 1993-09-03 | Sony Corp | 半導体ウエハの裏面処理方法及びその装置 |
US5268065A (en) * | 1992-12-21 | 1993-12-07 | Motorola, Inc. | Method for thinning a semiconductor wafer |
-
1994
- 1994-03-31 DE DE19944411409 patent/DE4411409C2/de not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4946716A (en) * | 1985-05-31 | 1990-08-07 | Tektronix, Inc. | Method of thinning a silicon wafer using a reinforcing material |
US4867757A (en) * | 1988-09-09 | 1989-09-19 | Nalco Chemical Company | Lapping slurry compositions with improved lap rate |
JPH05226308A (ja) * | 1992-02-18 | 1993-09-03 | Sony Corp | 半導体ウエハの裏面処理方法及びその装置 |
US5268065A (en) * | 1992-12-21 | 1993-12-07 | Motorola, Inc. | Method for thinning a semiconductor wafer |
Non-Patent Citations (4)
Title |
---|
ABE, T. et.al.: Dislocation-Free Silicon on Sapphive by Wafer Bonding. In: Jpn.J.Appl.Phys., Vol. 33, Part 1, No. 1B, Jan. 1994, pp. 514-518 * |
MEERAKKER,J.E.A.M. van den, et al.: A Mechanistic Study of Silicon Etching in NH¶3¶/H¶2¶O¶2¶ Cleaning Solutions. In: J.Electrochem.Soc., Vol. 137, No. 4, April 1990, pp. 1239-1243 * |
NISHIGUCHI, M. et.al.: Mass Production Back- Grinding/Wafer-Thinning Technology for GaAs Devices. In: IEEE Transactions on Components, Hybrids, and Manufactoring Technology, Vol. 13, No. 3, Sept. 1990, pp. 528-533 * |
NISHIGUCHI, M. et.al.: Mechanical Thinning of InP Wafer by Grinding. In: J.Electrochem.Soc., Vol. 138, No. 6, June 1991, pp. 1826-1831 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10131666A1 (de) * | 2001-06-29 | 2003-01-16 | Infineon Technologies Ag | Verfahren zur Einstellung der Funktionalität und zum Abgleich integrierter Halbleiterschaltungen |
Also Published As
Publication number | Publication date |
---|---|
DE4411409A1 (de) | 1995-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69627613T2 (de) | Verfahren zur Rückgewinnung von Substraten | |
DE112014000276B4 (de) | Verfahren zum Prozessieren von Halbleiterwafern | |
EP1209727B1 (de) | Verfahren zur Oberflächenpolitur von Siliciumscheiben | |
DE102008053610B4 (de) | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe | |
DE60124252T2 (de) | Zweistufiges chemisch-mechanisches polierverfahren | |
US6406923B1 (en) | Process for reclaiming wafer substrates | |
DE102006020823A1 (de) | Verfahren zur Herstellung einer polierten Halbleiterscheibe | |
DE10333810B4 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite | |
DE112014006377T5 (de) | Verfahren zur Herstellung eines Halbleiterwafers | |
DE112017006401T5 (de) | Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers | |
DE19956250C1 (de) | Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben | |
DE102005046726A1 (de) | Nichtpolierte Halbleiterscheibe und Verfahren zur Herstellung einer nichtpolierten Halbleiterscheibe | |
EP1146551A1 (de) | Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe | |
US5899731A (en) | Method of fabricating a semiconductor wafer | |
DE102006022089A1 (de) | Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante | |
EP0961314A1 (de) | Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben | |
DE112018007133T5 (de) | Waferproduktionsverfahren | |
DE4411409C2 (de) | Verfahren zum Rückseiten-Dünnen von strukturierten Silizium-Wafern | |
DE112010003306T5 (de) | Verfahren zur Herstellung eines epitaktischen Siliziumwafers | |
DE10010820C1 (de) | Verfahren zur Regenerierung von Halbleiterscheiben | |
DE19824046B4 (de) | Verfahren zur Planarisierung von Halbleiterwafern | |
DE112017007968T5 (de) | Doppelseitiges polierverfahren für einen siliziumwafer | |
US20030190810A1 (en) | Method of reducing particulate contamination during polishing of a wafer | |
DE10027103A1 (de) | Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe | |
DE102006053942A1 (de) | Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R071 | Expiry of right | ||
R071 | Expiry of right |