DE4407992A1 - Verfahren zur Bearbeitung von Siliziumwafern - Google Patents

Verfahren zur Bearbeitung von Siliziumwafern

Info

Publication number
DE4407992A1
DE4407992A1 DE19944407992 DE4407992A DE4407992A1 DE 4407992 A1 DE4407992 A1 DE 4407992A1 DE 19944407992 DE19944407992 DE 19944407992 DE 4407992 A DE4407992 A DE 4407992A DE 4407992 A1 DE4407992 A1 DE 4407992A1
Authority
DE
Germany
Prior art keywords
silicon
layer
trench
silicon wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19944407992
Other languages
English (en)
Inventor
Franz Dr Laermer
Andrea Schilp
Markus Dipl Ing Lutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19944407992 priority Critical patent/DE4407992A1/de
Publication of DE4407992A1 publication Critical patent/DE4407992A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Bearbeitung von Sili­ ziumwafern nach der Gattung des Hauptanspruchs. Es ist bereits be­ kannt, einzelne Siliziumflächen gegeneinander zu isolieren, indem zwischen den Siliziumflächen, die gegeneinander isoliert werden sollen, Gräben mit sich in der Tiefe leicht verjüngendem Querschnitt herzustellen. Die Seitenwände dieser Gräben werden thermisch oxi­ diert und anschließend mit einem Polysilizium wieder aufgefüllt. In einem Nachbearbeitungsschritt wird dann die Oberfläche wieder einge­ ebnet.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß das Verfahren zum Auffüllen der Gräben besonders einfach ist. Es können so ebenfalls einzelne Siliziumbereiche gegeneinander isoliert werden, ohne daß die Abscheidung von Polysilizium notwendig wäre. Das erfindungsge­ mäße Verfahren ist besonders geeignet, wenn keine Kontaktierung zum unter dem Graben gelegenen Siliziumsubstrat erforderlich ist, wie dies beispielsweise bei der Herstellung von Sensoren aus Silizium der Fall ist. Dies trifft vor allem bei kapazitiven Sensoren zu.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Verfahrens möglich. Durch die Verwendung eines Siliziumwafers mit einer Siliziumschicht auf einer Isolationsschicht können Siliziumbereiche gebildet werden, die vollständig dielek­ trisch von anderen Bereichen des Siliziumwafers getrennt sind. Bei der Herstellung von kapazitiven Sensoren ist dies besonders vorteilhaft, da so die parasitären Kapazitäten gering gehalten werden können. Weiterhin kann in diesem Fall die Isolationsschicht auch als Ätzschicht genutzt werden, die zum Unterätzen der eigentlichen Sen­ sorstruktur, die in der oberen Schicht ausgebildet wird, genutzt werden kann. Weiterhin läßt sich das Verfahren besonders gut in ein Herstellungsverfahren für Sensoren integrieren.
Durch das gleichzeitige Aufwachsen einer dicken Oxidschicht auf der Oberseite des Wafers wird gleichzeitig ein Feldoxid gebildet, wel­ ches zur Isolation der Leiterbahnen gegen die Siliziumschichten verwendet werden kann.
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die Fig. 1 einen Siliziumwafer mit einem Graben, Fig. 2 den Beginn der Oxidation, Fig. 3 die fertiggestellte Oxidation und Fig. 4 eine darauf aufgebrachte Metallisierung.
Beschreibung der Erfindung
In der Fig. 1 ist ein Siliziumwafer 1 gezeigt. Der Siliziumwafer 1 weist ein Siliziumsubstrat 2, eine darauf aufgebrachte Isolations­ schicht 3 und eine darauf aufgebrachte Siliziumschicht 4 auf. In die Oberseite des Siliziumwafers 1 ist ein Graben 5 eingebracht, der die obere Siliziumschicht 4 vollständig durchdringt. Zur Herstellung des Grabens 5 wurde eine Maskierschicht 7 aufgebracht und dann ent­ sprechend strukturiert. Durch einen Ätzprozeß, beispielsweise einen Plasmaätzprozeß, wurde dann der Graben 5 eingeätzt. Als Materialien für die Maskierschicht 7 ist beispielsweise Siliziumoxid oder ein Photolack verwendbar. Es können jedoch auch andere Maskiermate­ rialien verwendet werden. Neben Plasmaätzprozessen können auch anisotrope Siliziumätzprozesse verwendet werden, bei denen ein kristallines Silizium aufgrund seiner Kristallstruktur in einer Richtung stärker geätzt wird als in einer anderen. Beim einem der­ artigen Prozeß müßte dann die obere Siliziumschicht 4 aus ein­ kristallinem Silizium bestehen. Bei der Verwendung von Plasmaätz­ prozessen ist für die obere Siliziumschicht 4 auch ein poly­ kristallines Siliziummaterial einsetzbar.
Durch den Graben 5 werden zwei Bereiche der oberen Siliziumschicht 4 voneinander getrennt. Wenn einer der Bereiche vollständig von einem Graben 5 umgeben ist und weiterhin für eine Isolation zum Substrat 2 hin gesorgt ist, so ist dieser Bereich elektrisch vollständig gegen den Rest des Siliziumwafers 1 isoliert. Eine elektrische Isolation zum Substrat hin kann wie hier gezeigt durch eine Isolationsschicht 3 oder aber alternativ durch einen pn-Übergang erzielt werden.
Im weiteren Verlauf des Verfahrens erfolgt ein Oxidationsschritt, bei dem der Siliziumwafer unter Sauerstoffzufuhr erhitzt wird. Dabei bildet sich eine Siliziumoxidschicht 6, die in der Fig. 2 im An­ fangsstadium der Oxidation und in der Fig. 3 nach fertiggestelltem Oxidationsschritt gezeigt wird. Der Oxidfilm 6 bildet sich auch innerhalb des Grabens 5. Wird die Oxidation lange genug fortgeführt, so bildet sich, wie in der Fig. 3 gezeigt, ein Oxid, welches dick genug ist, um den Graben 5 vollständig zu verschließen. Dazu wird die Oxidation so lange weitergeführt, bis die Dicke der gebildeten Oxidschicht 6 mindestens der halben Breite des Grabens 5 entspricht. Dieser Zustand ist in der Fig. 3 gezeigt.
Bei dem hier gezeigten Verfahren wurde die Maskierschicht 7 vor dem Oxidieren vollständig entfernt, so daß sich eine Oxidschicht 6 so­ wohl im Graben 5 wie auch auf der Oberseite des Siliziumwafers 1 bildet. Bei einer besonders wärmebeständigen Maskierschicht 7, bei­ spielsweise Siliziumnitrid, kann die Maskierschicht auch auf der Oberseite des Siliziumwafers 1 verbleiben. In diesem Fall bildet sich die Oxidschicht 6 nur im Bereich des Grabens 5. In der Fig. 4 wird eine Anwendung des zu den Fig. 1 bis 3 beschriebenen Ver­ fahrens gezeigt. Dabei wird davon ausgegangen, daß durch eine ent­ sprechende Gestaltung des Grabens der mit 10 bezeichnete Bereich der Siliziumschicht 4 gegen den Rest des Wafers 1 isoliert ist. Durch die aufgebrachte leitfähige Schicht bzw. Metallisierung 8 und das Kontaktloch 9 kann dann an einer definierten Stelle ein elektrischer Kontakt zum isolierten Siliziumbereich 10 hergestellt werden. Als Materialien für die leitfähige Schicht 8 eignet sich neben Metall auch eine entsprechend dotierte Siliziumschicht. Die Oxidschicht 6 erfüllt hier zwei Funktionen. Zum einen wird durch den Oxidfilm 6 der Graben 5 aufgefüllt und so eine Planarisierung der Oberfläche erzielt, so daß die Metallisierung 8 die Grabenbereiche überbrücken kann, ohne daß es dabei zu einer Unterbrechung kommt. Die Metalli­ sierung 8 kann somit als Leiterbahn verwendet werden, die den Be­ reich 10 mit dem Rest des Siliziumwafers verbindet. Weiterhin wird die Siliziumschicht 6 als Isolation der Metallisierung 8 gegen den Siliziumwafer 1 verwandt. Es kann so durch das Einbringen von Kon­ taktlöchern 9 an definierten Stellen eine Kontaktierung des Si­ liziumwafers 1 sichergestellt werden.

Claims (3)

1. Verfahren zur Bearbeitung von Siliziumwafern (1), wobei Gräben (5) mit einer definierten Breite in den Siliziumwafer (1) einge­ bracht werden, dadurch gekennzeichnet, daß in einem nachfolgenden Schritt der Siliziumwafer (1) oxidiert wird, wobei die Dicke der so erzeugten Oxidschicht (6) mindestens der halben Breite des Grabens (6) entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Siliziumwafer (1) ein Siliziumsubstrat (2), eine darauf angeordnete Isolationsschicht (3) und eine darauf angeordnete Siliziumschicht (4) aufweist, und daß die Tiefe des Grabens (5) mindestens der Dicke der Siliziumschicht (4) entspricht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine leitfähige Schicht (8) aufgebracht wird, die einen isolierten Bereich (10) der Siliziumschicht (4) elektrisch mit einem anderen Punkt des Siliziumwafers (1) verbindet.
DE19944407992 1994-03-10 1994-03-10 Verfahren zur Bearbeitung von Siliziumwafern Ceased DE4407992A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944407992 DE4407992A1 (de) 1994-03-10 1994-03-10 Verfahren zur Bearbeitung von Siliziumwafern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944407992 DE4407992A1 (de) 1994-03-10 1994-03-10 Verfahren zur Bearbeitung von Siliziumwafern

Publications (1)

Publication Number Publication Date
DE4407992A1 true DE4407992A1 (de) 1995-05-04

Family

ID=6512353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944407992 Ceased DE4407992A1 (de) 1994-03-10 1994-03-10 Verfahren zur Bearbeitung von Siliziumwafern

Country Status (1)

Country Link
DE (1) DE4407992A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1544393A (en) * 1923-11-26 1925-06-30 Hatcher Oscar Milton Arbor press
US4879585A (en) * 1984-03-31 1989-11-07 Kabushiki Kaisha Toshiba Semiconductor device
US5084408A (en) * 1989-10-16 1992-01-28 Kabushiki Kaisha Toshiba Method of making complete dielectric isolation structure in semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1544393A (en) * 1923-11-26 1925-06-30 Hatcher Oscar Milton Arbor press
US4879585A (en) * 1984-03-31 1989-11-07 Kabushiki Kaisha Toshiba Semiconductor device
US5084408A (en) * 1989-10-16 1992-01-28 Kabushiki Kaisha Toshiba Method of making complete dielectric isolation structure in semiconductor integrated circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 59-99737 (A) =: Patent Abstracts of Japan E-269, September 28, 1984, Vol. 8, No. 213 *
JP 63-308933 (A) =: Patent Abstracts of Japan E-741, April 11, 1989, Vol. 13, No. 147 *

Similar Documents

Publication Publication Date Title
DE19906030B4 (de) Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE4310954A1 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
EP1182699B1 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE102006054334B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
DE19806300C2 (de) Halbleiteranordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE2902665C2 (de)
DE19732250A1 (de) Verfahren zur Herstellung metallischer Mikrostrukturen
DE10054190A1 (de) Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
DE19840385A1 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises
DE4320060B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE4407992A1 (de) Verfahren zur Bearbeitung von Siliziumwafern
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten
EP0914678B1 (de) Verfahren zum auffüllen von gräben in einem substrat
EP0250611B1 (de) Verfahren zum Entfernen einer strukturierten Maskierungsschicht
EP1334515B1 (de) Verfahren zur herstellung eines integrierten halbleiter-bauelements
DE19622415A1 (de) CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben
DE19935130C1 (de) Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
EP1333472A2 (de) Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection