DE4336798A1 - Schnittstellenschaltung für integrierte Schaltkreise in Stromschaltertechnik - Google Patents
Schnittstellenschaltung für integrierte Schaltkreise in StromschaltertechnikInfo
- Publication number
- DE4336798A1 DE4336798A1 DE4336798A DE4336798A DE4336798A1 DE 4336798 A1 DE4336798 A1 DE 4336798A1 DE 4336798 A DE4336798 A DE 4336798A DE 4336798 A DE4336798 A DE 4336798A DE 4336798 A1 DE4336798 A1 DE 4336798A1
- Authority
- DE
- Germany
- Prior art keywords
- interface
- ecl
- cml
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01837—Coupling arrangements; Interface arrangements using bipolar transistors only programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Description
Die Erfindung betrifft eine Schnittstellenschaltung für integrierte
Schaltkreise in Stromschaltertechnik, auch als CML, current mode
logic, bezeichnet. Diese Schaltkreise sind allgemein als
ECL-Schaltkreise, emitter coupled logic-Schaltkreise, bekannt und
bilden ebenso wie TTL-Schaltkreise oder CMOS-Schaltkreise eine
praktisch häufig eingesetzte Schaltkreisfamilie zum Aufbau
integrierter digitaler Schaltungen. ECL-Schaltkreise werden
vorzugsweise bei Übertragungsraten über 100 Mbit/s verwendet.
Dabei besteht die Ausgangsschnittstellenschaltung aus zwei
Emitterfolgern, die am Ausgang eines Stromschalters liegen und
deren jeweiliger externer angepaßter Leitungsabschluß an eine
negative Spannung geschaltet wird. Diese Schnittstelle wird im
folgenden als ECL-Schnittstelle bezeichnet.
Bei einer weiteren Realisierungsform der Schaltkreise wird der
Schaltkreisausgang von zwei offenen Kollektoren gebildet, die über
eine angepaßt abgeschlossene Leitung mit Masse verbunden werden,
vgl. Rein, H.-M., Ranfft, R.: Integrierte Bipolarschaltungen.
Springer-Verlag Berlin Heidelberg New York 1980, S. 164-169,
S. 174-179. Diese Schnittstelle wird im folgenden als
CML-Schnittstelle bezeichnet. Obwohl die ECL-Schnittstelle sehr
häufig angewendet wird, gewinnt die CML-Schnittstelle bei der
Übertragung höchster Bitraten zunehmend an Bedeutung, vgl.
Hauenschild, J., Rein, H.-M., Weger, P., Klose, H.: 10 Gbit/s
Monolithic Integrated Bipolar Multiplexer for Optical-Fibre
Transmission Systems Fabricated in BICMOS Technology. Electronic
Letters 8th June 1989 Vol. 25 No. 12, S. 782-783.
Die Anpassung einer ECL-Schnittstelle an eine CML-Schnittstelle
oder umgekehrt ist zwar durch eine mit diskreten Bauelementen
realisierbare Zusatzschaltung außerhalb der integrierten
Schaltkreise möglich, hat aber neben dem zusätzlichen
technologischen Aufwand den Nachteil, daß der
Verlustleistungsumsatz der Schaltungsanordnung vergrößert wird.
Aus dem technischen Bedürfnis, die gleichen integrierten
Schaltkreise je nach Anwendungsfall in Übertragungssystemen mit
ECL-Schnittstellen oder mit CML-Schnittstellen einsetzen zu können,
resultiert die Aufgabe der Erfindung, eine universell einsetzbare
Schnittstellenschaltung für integrierte Schaltkreise in
Stromschaltertechnik anzugeben, die eine Außenbeschaltung der
Schaltkreise durch zusätzliche Bauelemente vermeidet und die durch
einfache schaltungstechnische Maßnahmen an den jeweiligen
Einsatzfall anpaßbar ist.
Diese Aufgabe wird erfindungsgemäß durch die im Hauptanspruch
angegebenen Merkmale der Schaltungsanordnung gelöst. Varianten der
Schaltungsanordnung sind in den Unteransprüchen angegeben.
Für die Umschaltung von einer Schnittstellenschaltung auf die
andere ist lediglich ein zusätzlicher Anschluß an der integrierten
Schaltung vorgesehen. Bleibt dieser Anschluß unbeschaltet, so ist
die CML-Schnittstelle wirksam. Wird der Anschluß mit Masse
verbunden, so erfolgt damit die Umschaltung von der
CML-Schnittstelle auf die ECL-Schnittstelle. Es wird eine
vollständig integrierte Schnittstellenschaltung angegeben, die im
Vergleich zu externen Anpassungsschaltungen leistungsärmer ist und
den Vorteil bietet, daß unabhängig von der benötigten Art der
Schnittstelle einheitliche integrierte Schaltungen in großer
Stückzahl und damit kostengünstig herstellbar sind.
Die Erfindung wird nachstehend an einem Ausführungsbeispiel
erläutert. In der dazugehörigen Zeichnung zeigen:
Fig. 1 ein Schaltbild einer möglichen Realisierungsvariante der
erfindungsgemäßen Schaltungsanordnung,
Fig. 2 ein Schaltbild einer optimierten erfindungsgemäßen
Schaltungsanordnung und
Fig. 3 ein Schaltbild eines Schaltungszusatzes.
Die Funktionsweise der Schaltungsanordnung wird zunächst
grundsätzlich an einem in Fig. 1 dargestellten Schaltungsbeispiel
erläutert. Die Ausführungen gelten entsprechend für die unten
erläuterte in Fig. 2 dargestellte optimierte Schaltungsanordnung.
Gemäß Fig. 1 besteht die Schnittstellenschaltung im wesentlichen
aus den Transistoren T1, T2 und der Stromquelle I01 einer ersten
Differenzverstärkerstufe, aus einer zweiten
Differenzverstärkerstufe, bestehend aus zwei Transistoren T3, T4
mit den Kollektorwiderständen R1, R2 und einer zweiten Stromquelle
I02, sowie den den Ausgängen der zweiten Differenzverstärkerstufe
nachgeschalteten Transistoren T5, T6 eines jeweiligen
Emitterfolgers. Weiterhin gehören zu der Schnittstellenschaltung
eine Steuerschaltung 1 für die erste und zweite Stromquelle I01,
I02, zwei Dioden D1, D2 zur Erzeugung einer Vorspannung und ein
Netzwerk, bestehend aus zwei Dioden D3, D4 und einem Widerstand R3,
zur Verbesserung der Spannungs- und Temperaturkompensation. Für
eine Schaltungsvariante ist eine dritte Stromquelle I03
vorgesehen. Externe Anschlüsse der integrierten Schaltungsanordnung
sind vorgesehen für die beiden Ausgänge Q1, Q2, für einen ersten
Masseanschluß M1 und für einen zweiten Masseanschluß M2, für den
Anschluß der Versorgungsspannung VEE und für ein Steuersignal
MECL.
Die unterschiedliche Funktion der Schnittstellenschaltung wird
durch die Beschaltung des Steuereingangs MECL bestimmt.
CML-Schnittstelle: Der Steuereingang MECL bleibt offen. Damit
werden die Basen der Transistoren T5, T6 der Emitterfolger über die
Dioden D1, D2 auf eine Spannung -2UD vorgespannt, wobei UD die
Durchlaßspannung einer Diode ist. Da bei CML-Betrieb üblicherweise
die Spannung an den Ausgängen Q1, Q2, UQ < -2UD ist, sind die
Transistoren T5, T6 gesperrt. Gleichzeitig wird bei offenem
Steuereingang MECL über die Steuerschaltung 1 der Strom der
zweiten Stromquelle I02 abgeschaltet, um den Leistungsverbrauch
zu verringern. In diesem Betriebszustand sorgt die Belastung durch
die Steuerschaltung 1 für den notwendigen minimalen Strom durch die
Dioden D1 und D2. Falls die Steuerschaltung 1 entfällt, wird eine
dritte Stromquelle I03 vorgesehen, um den Spannungsabfall an den
Dioden zu gewährleisten. Bei der CML-Schnittstelle werden die
Ausgänge Q1, Q2 über eine Leitung und einen Widerstand,
üblicherweise dem Wellenwiderstand Z der Leitung, mit Masse
verbunden.
ECL-Schnittstelle: Der Steuereingang MECL wird mit Masse
verbunden. Damit entfällt die Vorspannung durch die beiden Dioden
D1, D2. Durch externe Belastung der Ausgänge Q1, Q2, im allgemeinen
mit einer angepaßt abgeschlossenen Leitung gegen U = -2V, ist die
ECL-Schnittstellenschaltung aktiv. Über die Steuerschaltung 1 ist
nunmehr der Strom der ersten Stromquelle I01 abgeschaltet. Durch
die integrierte Schaltungslösung ist es möglich, bei vorgegebenen
Anstiegs- und Abfallzeiten der digitalen Signale den Strom durch
die Widerstände R1, R2 der ECL-Schnittstellenschaltung wesentlich
niedriger zu halten als bei einer externen Anpassungsschaltung, da
die parasitären Kapazitäten innerhalb einer integrierten Schaltung
sehr viel geringer sind.
Die Steuerschaltung 1 ist für die Funktion der Schaltungsanordnung
nicht zwangsläufig erforderlich, sie ist jedoch zweckmäßig. Die
Abschaltung der Ströme der Stromquellen I01, I02 kann
entfallen, es ist auch ein Absenken der Ströme auf einen bestimmten
Wert denkbar.
Aus dem Bedürfnis, den schaltungstechnischen Aufwand zu optimieren
und damit den Bedarf an Chipfläche bei einer integrierten Schaltung
zu verringern, ist die in Fig. 2 dargestellte Schaltungsanordnung
entstanden. Diese Schaltungsanordnung unterscheidet sich von der in
Fig. 1 dargestellten dadurch, daß die zweite
Differenzverstärkerstufe, im wesentlichen bestehend aus zwei
Transistoren T3, T4 und einer zweiten Stromquelle I02, entfallen
ist. Die Eingangssignale 11, 12 liegen nunmehr nur an einer, in
Fig. 1 der ersten, Differenzverstärkerstufe bestehend aus den
Transistoren T1, T2 und einer Stromquelle I0. Somit entfällt auch
bei der Steuerschaltung 1 ein Ausgang, so daß diese nunmehr nur
einen Ausgang hat. Um die CML-Schnittstelle von der
ECL-Schnittstelle entkoppeln zu können, wurden in die
Schaltungsanordnung vier Dioden D5, D6, D7, D8 eingefügt.
CML-Schnittstelle: Der Steuereingang MECL bleibt offen. Der erste
und zweite Schaltungsausgang Q1, Q2 wird jeweils mit einem
Leitungsabschlußwiderstand gegen Masse beschaltet. Der Strom fließt
dann abhängig von den Potentialen am ersten und zweiten Eingang I1,
I2 entweder vom ersten Ausgang Q1 über die Diode D6, den zweiten
Transistor T2 des Differenzverstärkers und die Stromquelle I0 zum
negativen Pol der Betriebsspannungsquelle VEE oder entsprechend
vom zweiten Ausgang Q2 über die Diode D5, den ersten Transistor T1
und die Stromquelle I0 zum negativen Pol der
Betriebsspannungsquelle VEE.
ECL-Schnittstelle: Der Steuereingang MECL wird mit Masse,
praktisch also mit M1, verbunden. Der erste und der zweite
Schaltungsausgang Q1, Q2, nunmehr Ausgänge des Emitterfolgers,
werden jeweils mit einem Leitungsabschlußwiderstand gegen
beispielsweise -2V beschaltet. Der Strom fließt dann abhängig von
den Potentialen am ersten und zweiten Eingang I1, I2 entweder von
Masse über den Widerstand R1, die Diode D7, den ersten Transistor
T1 des Differenzverstärkers und die Stromquelle I0 zum negativen
Pol der Betriebsspannungsquelle VEE oder entsprechend über den
Widerstand R2, die Diode D8 und den zweiten Transistor T2 des
Differenzverstärkers.
Es ist möglich, den Strom der Stromquelle I0 entsprechend den
Anforderungen der Schnittstellen fest einzustellen, dann kann auch
die Steuerschaltung 1 entfallen. Um jedoch die Verlustleistung zu
verringern, wird mit der Steuerschaltung 1 die Stromquelle I0
hinsichtlich des optimalen Strombedarfs für den jeweiligen
Betriebsfall umgeschaltet.
Die Dioden D7, D8 verhindern, daß bei CML-Betrieb zwischen den
Knoten C1 und C2 über die Widerstände R1 und R2 und den Knoten
MECL Strom fließt und damit der "High"-Pegel und der "Low"-Pegel
am ersten und zweiten Schaltungsausgang Q1, Q2 verändert und
dadurch der Hub zwischen den logischen Signalen reduziert wird.
Falls der Pegelunterschied zwischen dem "High"-Pegel und dem
"Low"-Pegel entsprechend gering, d. h. deutlich kleiner als die
Durchlaßspannung einer Diode, ist, falls der "Low-"Pegel durch
Erhöhung des Stromes der Stromquelle I0 eingestellt und falls die
Änderung des "High"-Pegels akzeptierbar ist, können die Dioden D7,
D8 entfallen.
Die Dioden D5, D6 verhindern, daß im ECL-Betrieb ein Strom über die
Transistoren T5, T6 des Emitterfolgers zu dem ersten und zweiten
Transistor T1, T2 des Differenzverstärkers fließt. Ohne diese
Dioden D5, D6 würde eine Stromaufteilung stattfinden und der Strom
würde nicht mehr vollständig über die Knoten B5 und B6 fließen, so
daß dann der "Low"-Pegel stark erhöht werden würde.
In den gemäß Fig. 1 und Fig. 2 beschriebenen Schaltungsanordnungen
sind folgende Modifikationen möglich:
Statt der beiden Dioden D1, D2 zur Erzeugung der Vorspannung an den
Basen der Transistoren T5, T6 der Emitterfolger können auch
Widerstände oder Netzwerke aus Widerständen und Dioden oder
Transistoren eingesetzt werden. Es ist auch möglich, eine außerhalb
der Schaltungsanordnung erzeugte Referenzspannung zu verwenden.
Bei der internen Beschaltung der Eingänge I1, I2 ist es möglich,
nur einen Eingang zu benutzen, wenn an den zweiten eine
Referenzspannung gelegt wird.
Das Netzwerk R3, D3, D4, das dazu dient, den Ausgangspegel der
ECL-Schnittstellenschaltung möglichst temperatur- und
versorgungsspannungsunabhängig zu machen, kann auch durch ein
anders aufgebautes Netzwerk ersetzt werden. Es gibt aber auch
Anwendungsfälle, bei denen dieses Netzwerk entfallen kann, denn
diese Kompensationsschaltungen erfordern eine größere Chipfläche
und verursachen damit zusätzliche Kosten.
Der zweite Masseanschluß M2 für die Emitterfolger der
ECL-Schnittstelle dient dazu, die beim Schaltvorgang an der
Zuleitungsinduktivität dieses Anschlusses auftretenden
Spannungsspitzen von der Versorgungsspannung der
Differenzverstärkerstufe fernzuhalten. Je nach Anwendungsfall kann
dieser separate Masseanschluß M2 entfallen, wenn intern eine
Verbindung zum ersten Masseanschluß M1 hergestellt wird.
Üblicherweise wird die Schnittstellenschaltung von einer
negativen Spannung VEE = -5,2 V versorgt. Es ist aber auch
möglich, die Schaltung mit einer positiven Versorgungsspannung zu
betreiben, dann entspricht der Versorgungsspannungsanschluß VEE
dem Masseanschluß M1 und die Masseanschlüsse M1, M2 werden an den
positiven Pol einer Versorgungsspannungsquelle geschaltet. Der
Steuereingang MECL wird dann auch an eine positive Spannung
gelegt.
Bei sehr hohen Bitraten kann es von Vorteil sein, für die
CML-Schnittstelle auf dem Chip intern einen Anschluß nach Masse
vorzusehen, um die Reflexionen zu verringern. Fig. 3 zeigt die
schaltungstechnische Realisierung mit zwei oder drei Dioden
D5 . . . Dn, einem Widerstand R4 und einem externen Anschluß MCML,
wie sie für jeden Ausgang Q1, Q2 erforderlich ist. Ist die
CML-Schnittstelle wirksam, wird der Anschluß MCML mit Masse
verbunden. Wird die ECL-Schnittstelle benötigt, so bleibt der
Anschluß MCML frei. Die Anzahl der Dioden D5 . . . Dn ist so
gewählt, daß sie bei der minimalen Ausgangsspannung UQ = UQL
noch sperrend sind, damit der Widerstand R4 unwirksam bleibt.
Claims (5)
1. Schnittstellenschaltung für integrierte Schaltkreise in
Stromschaltertechnik, deren Grundschaltung aus einer
Differenzverstärkerstufe besteht, die über die gekoppelten Emitter
der Transistoren (T1, T2) von einer Stromquelle (I0) gespeist
wird, wobei unterschiedliche Ausführungsformen eines Grundgatters
derart realisiert werden,
daß in einer ersten Ausführungsform die Ausgänge des Grundgatters
von den offenen Kollektoren (Q1, Q2) der Transistoren (T1, T2) der
Differenzverstärkerstufe gebildet werden, kurz CML-Schnittstelle
genannt, und daß in einer zweiten Ausführungsform Emitterfolger
(T5, T6) der Differenzverstärkerstufe ausgangsseitig nachgeschaltet
sind und die Ausgänge des Grundgatters von den offenen Emittern
(Q1, Q2) der Emitterfolger gebildet werden, kurz ECL-Schnittstelle
genannt,
dadurch gekennzeichnet, daß die Schaltungen
beider Ausführungsformen des Grundgatters derart angeordnet sind,
daß die Eingänge (I1, I2) der Differenzverstärkerstufe (T1, T2,
I0) gemeinsamer Schaltungsteil von CML-Schnittstelle und
ECL-Schnittstelle sind, daß jeweils ein offener Kollektor der
CML-Schnittstelle mit einem entsprechenden offenen Emitter der
ECL-Schnittstelle zu jeweils einem gemeinsamen Ausgang (Q1
beziehungsweise Q2) verbunden ist und daß technische Mittel
vorhanden sind, um eine Referenzspannung an den Basisanschlüssen
der Transistoren (T5, T6) der Emitterfolger zur Realisierung der
CML-Schnittstelle so zu erzeugen, daß die Transistoren (T5, T6)
gesperrt sind, wobei die Referenzspannung über einen Steuereingang
(MECL) der Schnittstellenschaltung aktiviert wird.
2. Schnittstellenschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß jeweils der offene Kollektor der
CML-Schnittstelle über eine Katoden-Anoden-Strecke einer Diode (D5,
D6) mit dem entsprechenden offenen Emitter der ECL-Schnittstelle
verbunden ist.
3. Schnittstellenschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß in der zweiten Ausführungsform des
Grundgatters, der ECL-Schnittstelle, die Widerstände (R1, R2) der
Differenzverstärkerstufe gemeinsam über Dioden (D1, D2), die in
Durchlaßrichtung betrieben werden, an einen Pol der
Versorgungsspannungsquelle geschaltet sind.
4. Schnittstellenschaltung nach Anspruch 1 und 2, dadurch
gekennzeichnet, daß der Steuereingang (MECL) der
Schnittstellenschaltung mit einer Steuerschaltung (1) verbunden
ist, deren Ausgang an eine Stromquelle (I0) geschaltet ist.
5. Schnittstellenschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß zwecks Entkopplung von CML-Schnittstelle und
ECL-Schnittstelle jeweils zwischen offenem Kollektor der
CML-Schnittstelle und Basisanschluß des Transitors (T5, T6) des
Emitterfolgers eine Diode (D7, D8) geschaltet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4336798A DE4336798A1 (de) | 1992-11-28 | 1993-10-28 | Schnittstellenschaltung für integrierte Schaltkreise in Stromschaltertechnik |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4240072 | 1992-11-28 | ||
DE4336798A DE4336798A1 (de) | 1992-11-28 | 1993-10-28 | Schnittstellenschaltung für integrierte Schaltkreise in Stromschaltertechnik |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4336798A1 true DE4336798A1 (de) | 1994-06-01 |
Family
ID=6473906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4336798A Withdrawn DE4336798A1 (de) | 1992-11-28 | 1993-10-28 | Schnittstellenschaltung für integrierte Schaltkreise in Stromschaltertechnik |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4336798A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0792021A1 (de) * | 1996-02-13 | 1997-08-27 | Siemens Aktiengesellschaft | Treiberschaltung |
GB2404799A (en) * | 2003-08-05 | 2005-02-09 | Agilent Technologies Inc | An IC output driver with selectable logic format and adjustable output capacitance for impedance matching or EMI reduction |
-
1993
- 1993-10-28 DE DE4336798A patent/DE4336798A1/de not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0792021A1 (de) * | 1996-02-13 | 1997-08-27 | Siemens Aktiengesellschaft | Treiberschaltung |
US5917344A (en) * | 1996-02-13 | 1999-06-29 | Siemens Aktiengesellschaft | Driver circuit |
GB2404799A (en) * | 2003-08-05 | 2005-02-09 | Agilent Technologies Inc | An IC output driver with selectable logic format and adjustable output capacitance for impedance matching or EMI reduction |
US7138822B2 (en) | 2003-08-05 | 2006-11-21 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Integrated circuit and method of improving signal integrity |
GB2404799B (en) * | 2003-08-05 | 2007-03-21 | Agilent Technologies Inc | Integrated circuit and method of improving signal integrity |
US7400164B2 (en) | 2003-08-05 | 2008-07-15 | Avago Technologies Fiber Ip Pte Ltd | Integrated circuit and method of improving signal integrity |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2555297C2 (de) | Digitalschaltung mit Feldeffekttransistoren | |
EP0094044A2 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE19637444A1 (de) | Eingabeschaltungsvorrichtung | |
EP0416323A2 (de) | Signalpegelwandler | |
DE4002871C2 (de) | Verstärkerausgangsstufenschaltung geringer Leistung | |
DE102006053322B3 (de) | Bufferketten-Treiber | |
EP0763916B1 (de) | Empfängerschaltung mit konstantem Eingangswiderstand | |
EP0589221A1 (de) | Integrierte Halbleiterschaltungsanordnung | |
EP0148395A2 (de) | Breitbandkoppelfeld in Matrixform | |
EP0673118B1 (de) | BiCMOS-Pegelwandler ECL-CMOS | |
DE4336798A1 (de) | Schnittstellenschaltung für integrierte Schaltkreise in Stromschaltertechnik | |
EP0057239B1 (de) | Monolithisch integrierte Gegentakt-Treiberschaltung | |
DE4010283C3 (de) | Koppelfeldmatrixschaltung | |
EP0421016A1 (de) | ECL-TTL-Signalpegelwandler | |
EP1618665B1 (de) | Flip-flop-schaltungsanordnung | |
DE69630018T2 (de) | Logische schaltung für niedrige spannungen | |
EP1843471A2 (de) | Schaltungsanordnung zur Glitch-freien oder Glitch-reduzierten Signalübertragung zwischen Spannungsbereichen | |
EP0985271B1 (de) | Eingangsschaltung für eine integrierte schaltung | |
EP0269758A1 (de) | Stromumschalter | |
EP0436823A1 (de) | Signalpegelwandler | |
DE4007212C2 (de) | ||
DE69734154T2 (de) | Integrierter und schaltbarer leitungsabschluss | |
DE3430338A1 (de) | Sendeschaltung fuer signaluebertragungssysteme | |
DE10026158A1 (de) | Pegelumsetzungsschaltung | |
DE19633723C1 (de) | Verzögerungsarmer Pegelumsetzer mit Schutzschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |