DE4310558C2 - Verfahren zum bedarfsgesteuerten Programmladen dezentraler Prozessoreinrichtungen in einem digitalen Kommunikationssystem - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum bedarfsgesteuerten Programmladen dezentraler Prozessoreinrichtungen in einem digitalen Kommunikationssystem gemäß dem Oberbegriff des Patentanspruchs 1.

Aus "ISDN im Büro", Sonderausgabe "Telcom Report" Siemens AG 1985, ISBN 3-8009-3846-4 ist ein digitales Kommunikations­ system dieser Art bekannt, das modular strukturiert ist und ein einheitliches System für die Übermittlung von Sprache, Text und Daten darstellt. Der modulare Systemaufbau drückt sich dabei in einer Untergliederung des Kommunikations­ systems in selbständige Funktionsbereiche aus, wobei zwi­ schen den einzelnen Funktionsbereiche interne Schnittstellen vorgesehen sind. Als wesentliche Funktionsbereiche sind die Peripherie, das Koppelnetz und die zentrale Steuerung anzu­ sehen.

In der Peripherie dienen Anschlußbaugruppen der Schnittstel­ lenanpassung zwischen dem Kommunikationssystem und Endgerä­ ten sowie Kommunikationsnetzen mit unterschiedlichen Kommu­ nikationsarten und unterschiedlichen Signalisierungsverfah­ ren. Als teilnehmerorientierte Geräteanschlüsse werden z. B. ISDN-Basisanschlüsse für digitale Terminals bezeichnet, bei denen das Signalisierungsverfahren nach dem ISDN-Protokoll abgewickelt wird. Weitere digitale Teilnehmeranschlußbau­ gruppen dienen dem 1-Kanal-Anschluß von digitalen Sprach- oder Vermittlungsterminals. Außerdem werden zum Anschluß von analogen Sprachendgeräten entsprechende analoge Teilnehmer­ anschlußbaugruppen eingesetzt. In ähnlicher Weise werden auch Leitungsanschlußbaugruppen als Anschlußschnittstelle für analoge und digitale Leitungen mit den Verkehrsarten Amtsverkehr und Querverkehr sowie Haupt- und Unteranlagen­ verkehr unterschieden.

Die Anschlußbaugruppen weisen jeweils eine bestimmte Anzahl von Anschlußschnittstelleneinrichtungen mit Leitungsanpas­ sungen und eine den Anschlußschnittstelleneinrichtungen gemeinsame Baugruppen-Steuereinrichtung auf. Eine mögliche Realisierung einer solchen Baugruppen-Steuereinrichtung ist dem US-Patent 4 694 452 zu entnehmen. Die Baugruppen-Steuer­ einrichtung verteilt die Sprach- bzw. Datensignale von den Anschlußschnittstelleneinrichtungen auf Zeitkanäle einer PCM-strukturierten Verbindungsleitung und/oder bewirkt die Ankopplung der Zeitkanäle einer zweiten PCM-strukturierten Verbindungsleitung an die Anschlußschnittstelleneinrichtun­ gen.

Darüber hinaus ist eine HDLC-Schnittstelleneinrichtung vor­ gesehen, über die die Signalisierungsinformationen im HDLC- Protokoll an die Systemsteuerung übergeben werden. Ein der Baugruppen-Steuereinrichtungen zugeordneter Mikroprozessor wickelt die Protokoll- bzw. Prozeßsteuerung ab und paßt die Leitungssignalisierungen an die Schnittstellenmeldungen des Systems an. Die hierfür erforderlichen Programme werden beim Einschalten des Kommunikationssystems aus einem von der zen­ tralen Steuerung verwalteten Speicher in einen von dem Mikroprozessor verwalteten lokalen Speicher geladen. Aus der DE-OS 38 04 819 ist ein Verfahren zur Identifizierung von peripheren Einrichtungen innerhalb eines digitalen Kommuni­ kationssystems bekannt, bei dem ein Ladevorgang prinzipiell nach dem Rücksetzen der gesamten Kommunikationsanlage oder nur der peripheren Einrichtung eingeleitet wird. Das Rück­ setzen kann durch programmtechnische Maßnahmen oder durch einen Spannungsaus- oder -abfall in den Versorgungsleitungen der Baugruppen verursacht werden.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem redundantes Laden vermieden wird.

Gelöst wird diese Aufgabe erfindungsgemäß durch die kenn­ zeichnenden Merkmale des Patentanspruchs 1.

Dem erfindungsgemäßen Verfahren liegt die Erkenntnis zugrun­ de, daß ein Rücksetzvorgang nicht notwendigerweise im Zusam­ menhang mit einem Verlust des in dem lokalen Speicher einer dezentralen Prozessoreinrichtung hinterlegten Steuerprogram­ mes steht. Bei Rücksetzvorgängen, die nicht als Folge einer vorausgegangenen Unterbrechung der Stromversorgung eingelei­ tet werden, bleibt im Normalfall der Speicherinhalt in den, üblicherweise als lokale Speicher verwendeten RAM-Speicher­ bausteinen erhalten, so daß ein neues Programmladen in sol­ chen Fällen eigentlich nicht erforderlich ist.

Bei dem erfindungsgemäßen Verfahren wird ein Ladevorgang für eine dezentrale Prozessoreinrichtung nur dann durchgeführt, wenn sich in dem lokalen Speicher einer betreffenden dezen­ tralen Prozessoreinrichtung nicht das vorgesehene Steuerpro­ gramm befindet bzw. das eingespeicherte Steuerprogramm un­ vollständig oder zumindest teilweise zerstört ist.

Der mit dem Verfahren erzielte wesentliche Vorteile besteht in einer erheblich kürzeren Wartezeit auf die volle Funk­ tionsfähigkeit des Kommunikationssystems im Falle eines alle Systemteile umfassenden Neustarts bzw. in der kürzeren War­ tezeit auf die Funktionsbereitschaft einzelner gezielt zu­ rückgesetzter dezentraler Prozessoreinrichtungen, da das La­ den der Steuerprogramme relativ zeitaufwendig ist. Insgesamt sorgt das Verfahren demnach für eine Erhöhung der Verfügbar­ keit des Kommunikationssystems.

Vorteilhafte Weiterbildungen des Verfahrens sind in den Un­ teransprüchen 2 bis 6 angegeben. Anspruch 7 bezieht sich auf ein digitales Kommunikationssystem als Anordnung.

Anhand der Zeichnung wird im folgenden ein Ausführungsbei­ spiel der Erfindung näher erläutert. Dabei zeigen:

Fig. 1 ein Blockschaltbild einer Kommunikationsanlage,

Fig. 2 ein Blockschaltbild für eine als Anschlußbaugruppe ausgestaltete dezentrale Prozessoreinrichtung

Fig. 3 ein Ablaufdiagramm zur Veranschaulichung der erfindungswesentlichen Verfahrensschritte.

Fig. 1 zeigt anhand eines Beispiels die wesentlichen Kompo­ nenten eines dem erfindungsgemäßen Verfahren zugrundeliegen­ den Kommunikationssystem. Das Kommunikationssystem ist im wesentlichen in drei hierarchische Strukturebenen unter­ teilt. Eine hauptsächlich dem Anschluß von Endgeräten KE und Leitungen dienende Peripherieebene wird durch z. B. vier Peripheriemodule PER0, . . ., PER3 gebildet, die jeweils aus mehreren Anschlußbaugruppen BG z. B. Leitungsanschlußbaugrup­ pen oder Teilnehmeranschlußbaugruppen gebildet sind.

Teilnehmeranschlußbaugruppen können beispielsweise dem Anschluß analoger Teilnehmerendgeräte dienen. Sie weisen dann üblicherweise je Endgerät KE eine Schnittstellensteue­ rung mit Ruf- und Schleifenschlußindikation auf, der ein Wandler zur Analog/Digital- bzw. Digital/Analog-Wandlung und zum Programmieren der Eingangsimpedanz bzw. zur Pegelanpas­ sung zugeordnet ist. Eine mögliche Realisierung dieser Bestandteile einer Teilnehmeranschlußbaugruppe ist der US-PS 4 381 561 zu entnehmen. Die Schnittstelle zwischen maximal 16 leitungsindividueller Anschlußschnittstelleneinrichtungen und kommunikationsanlageninternen PCM-Verbindungen bzw. HDLC-Steuerleitungen (High level data link control) wird durch eine Baugruppen-Steuereinrichtung gebildet, die in Aufbau und Wirkungsweise beispielsweise der in der US-PS 4 694 452 beschriebenen Einrichtung entsprechen kann.

In jedem der Peripheriemodule PER0, . . ., PER3 können allein, zusätzlich oder in Kombination Anschlußbaugruppen aller Arten beispielsweise für digitale oder ISDN-Geräte bzw. Ver­ bindungsleitungen vorgesehen sein.

Die im wesentlichen durch eine Baugruppen-Steuereinrichtung und wenigstens einen der Koordinierung derselben dienenden Mikroprozessor gebildeten Anschlußbaugruppen-internen Modul- Prozessorsteuerungen (vergl. hierzu auch Fig. 2) verwalten jeweils zwei PCM-strukturierte Verbindungen (PCM-Highways) und jeweils eine doppeltgerichtete Verbindung zur Übergabe und Aufnahme von Steuerinformationen, die im standardisier­ ten Übertragungsverfahren HDLC übertragen werden.

Die nächste Strukturebene des digitalen Kommunikations­ systems wird durch insgesamt vier (Steuerinformation-)­ Übermittlungs-Bausteine HDLC-C0, . . ., HDLC-C3 (HDLC-Control­ ler) sowie durch zwei Input/Output-Prozessoren IOP1, IOP2 gebildet, von denen der Input/Output-Prozessor IOP1 den bei­ den Übermittlungsbausteinen HDLC-C0 und HDLC-C1, der Input/Output-Prozessor IOP2 dagegen den Übermittlungsbau­ steinen HDLC-C2, HDLC-C3 zugeordnet ist.

In die gleiche Strukturebene wie die (Steuerinformation-)­ Übermittlungsbausteine HDLC-C0, . . ., HDLC C3 gehört auch ein digitaler Koppelfeldbaustein MTS, an den sämtliche PCM-Highways angeschlossen sind.

Der digitale Koppelfeldbaustein MTS sowie die beiden Input/Output-Prozessoren IOP1, IOP2 sind an einen lokalen Systembus LB angeschlossen, der die Schnittstelle zur hierarchisch obersten Strukturebene der digitalen Kommunika­ tionsanlage darstellt. Diese Strukturebene wird durch einen zentralen Steuerprozessor DP, auch zentrale Prozessorein­ richtung genannt, gebildet, der das Zusammenwirken aller Bausteine und Module der Kommunikationsanlage koordiniert. Neben takterzeugenden Einrichtungen ist der zentrale Steuer­ prozessor DP mit einem Mikroprozessor µP, einem Arbeitsspei­ cher MEMR und einem Festwertspeicher MEMPR (auf einem soge­ nannten Backup-Board) ausgestattet. In dem Festwertspeicher MEMPR sind u. a. die Programme für die Anschlußbaugruppen gespeichert.

Wesentliche Funktionen des zentralen Steuerprozessors sind u. a. die Speicherung und die anforderungsgerechte Abarbei­ tung von vermittlungstechnischen Programmen und hinsichtlich der Peripherie, die Steuerung und Überwachung des System­ busse LB. Als weitere Funktionen des zentralen Steuerprozes­ sors DP sind eine betriebstechnische Abwicklung, sicher­ heitstechnische Anzeigen sowie Takterzeugungen zu nennen.

In ähnlicher Weise wie der zentrale Steuerprozessor DP sind auch die Input/Output-Prozessoren IOP1, IOP2 mit je einem Mikroprozessor UP1, UP2 ausgestattet, dem jeweils ein inter­ ner Speicher MEM1, MEM2 zugeornet ist. Diese internen Spei­ cher MEM1, MEM2 sind als sogenannte Dual-Port-Speicher aus­ gebildet. In Richtung auf die Peripherie werden von jedem Input/Output-Prozessor IOP1, IOP2 mit Hilfe von jeweils zwei zugeordneten Übermittlungsbausteinen HDLC-C0, HDLC-C1 bzw. HDLC-C2, HDLC-C3 Steuerinformationen, Dateninformationen und Adreßinformationen ausgetauscht. Die Input/Output-Prozesso­ ren IOP1, IOP2 unterstützen den zentralen Steuerprozessor DP bei der Abarbeitung zeitkritischer Aufgaben. Als wichtigste Aufgaben der Input/Output-Prozessoren IOP1, IOP2 sind das Abtasten der Anschlußbaugruppen, die Steuerung der über die Anschlußbaugruppen an Leitungen bzw. an Teilnehmer abgehen­ den Informationen, die Zifferenaussendung und die Ton- und Ruftaktung zu nennen.

In Fig. 2 sind die wesentlichen Bestandteile einer in einem Peripheriemodul PER0, . . ., PER3 enthaltenen Anschlußbaugruppe BG dargestellt, die wie bereits erwähnt z. B. als Teilnehmer-, Amts-, oder Querverkehrsanschlußbaugruppe ausgebildet sein kann.

In Anlehnung an die Darstellung von Fig. 1 ist der Übertra­ gungskanal zu einem (Steuerinformation-)Übermittlungsbau­ stein HDLC-C0, . . ., HDLC-C3 mit HDLC. (für HDLC0, . . ., HDLC3) bezeichnet. Sowohl die PCM-Highways PCM als auch der über­ tragungskanal HDLC. stellen Anschlüsse der Baugruppen-Steu­ ereinrichtung PBC dar (Peripheral Board Controller) dar, der als Gegenstück zu einem (Steuerinformation-)Übermittlungs­ baustein HDLC-C0, . . ., HDLC-C3 anzusehen ist. Eine weitere An­ schlußebene der Baugruppen-Steuereinrichtung PBC steht in Verbindung mit einer Vielzahl von Anschlußschnittstellenein­ richtungen SA, die Anschlußleitungen ASL zum Anschluß z. B. an Kommunikationsendgeräte KE, Kommunikationsnetze usw. auf­ weisen. In der Figur sind die Anschlußschnittstelleneinrich­ tungen SA durch ein gestrichelt umrandetes Feld symboli­ siert.

Der Baugruppen-Steuereinrichtung PBC ist ein lokaler Spei­ cher RAM für Programme und Daten zugeordnet. Über einen Anschluß B ist die Baugruppen-Steuereinrichtung PBC mit einer Busstruktur verbunden, an die neben den Anschluß­ schnittstelleneinrichtungen SA auch der lokale Speicher RAM und ein Modulprozessor MUP angeschlossen sind. Der Modulpro­ zessor MUP weist einen Festwertspeicher EPROM auf, in dem solche Programme und Daten gespeichert sind, die nicht ver­ ändert werden und die bei einem Ausfall der Versorgungsspan­ nung, im Gegensatz zu den im lokalen Speicher RAM befindli­ chen Programmen und Daten nicht gelöscht werden.

Weitere den Input/Output-Prozessoren zugewandte Ausgänge CKA, FMB der Baugruppen-Steuereinrichtung PBC dienen der Aufnahme des PCM-Taktes und eines Rahmensynchronisiertaktes. Über den Anschluß PRS wird ein peripheres Rücksetzsignal zu­ geführt, mit dem ein definierter Ausgangszustand eingestellt werden kann.

Die Funktionsweise der Anschlußbaugruppen BG, insbesondere die der Anschlußschnittstelleneinrichtungen SA wird im wesentlichen durch den Modulprozessors MUP bestimmt, der seine Steueranweisungen, d. h. sein Programm, bei Funktionbe­ reitschaft der Ansclußbaugruppe aus dem lokalen Speicher RAM bezieht. Um eine hohe Flexibilität zu erzielen, ist das Steuerprogramm des Modulprozessors MUP nicht in einem Fest­ wertspeicher hinterlegt, sondern in einem Schreib/Lesespeicher, in den Programme und Daten bei Bedarf abgespeichert und wieder geändert werden können. Da diese Art von Schreib/Lesespeicher RAM bei Ausfall der Versor­ gungsspannung ihren Speicherinhalt verlieren, muß der Spei­ cherinhalt nach einem solchen Spannungsausfall wieder neu in den Schreib/Lesespeicher geladen werden. Dabei ist es natür­ lich wesentlich, daß das zu der jeweiligen Anschlußbaugrup­ penart passende Programm geladen wird.

Die Quelle, von der aus Programme und Daten in die lokalen Speicher RAM geladen werden, stellt der zentrale Steuerpro­ zessor DP dar, der in seinem Festwertspeicher MEMPR die zu allen lokalen Speichern RAM der Anschlußbaugruppen BG gehö­ rigen Programme beinhaltet.

Prinzipiell wird nach jeder Unterbrechung der Spannungsver­ sorgung auf den Anschlußbaugruppen BG das periphere Rück­ setzsignal PRS aktiviert, das in Form einer Meldung dem zen­ tralen Steuerprozessor DP übermittelt wird. Das periphere Rücksetzsignal PRS kann auch programmgesteuert aktiviert werden, z. B. von dem Modulprozessor MUP, einem Input/Output-Prozessor IOP1, IOP2 oder auch von dem zentra­ len Steuerprozessor DP.

Nach einem Rücksetzen der Anschlußbaugruppe BG führt der Modulprozessor MUP zunächst die in seinem Festwertspeicher EPROM hinterlegten Steueranweisungen aus. Mit Hilfe dieser Steueranweisungen wird der Modulprozessor MUP unter anderem dazu veranlaßt, in Zusammenarbeit mit dem zentralen Steuer­ prozessor DP bei Bedarf einen Ladevorgang des passenden Steuerprogrammes in den lokalen Speicher RAM durchzuführen. Nach dem Laden des Steuerprogrammes wird der Modulprozessor MUP dann die Anweisungen des in den lokalen Speicher RAM geladenen Steuerprogrammes ausführen.

In Fig. 3 ist ein Ablaufdiagramm für die wesentlichen pro­ grammtechnisch realisierten Verfahrensschritte dargestellt, die einerseits von dem Modulprozessor MUP nach einem Akti­ vieren des Rücksetzsignales PRS, und damit gemäß den in sei­ nem EPROM-Speicher hinterlegten Steueranweisungen ausgeführt werden, andererseits sind die in Korrespondenz dazu stehen­ den Verfahrensschritte dargestellt, die vom zentralen Steuerprozessor DP ausgeführt werden.

Innerhalb eines Peripheriemoduls PER0, . .PER3 sind jeweils eine Vielzahl von Einbauplätzen vorgesehen, an denen die Anschlußbaugruppen BG in willkürlicher Anordnung und Reihen­ folge kontaktiert werden können. Innerhalb eines Peripherie­ moduls PER0, . . ., PER3 weisen die Anschlußbaugruppen BG ein gemeinsames Rücksetzsignal PRS auf. Unabhängig vom Grund für das Aktivieren des Rücksetzsignales PRS wird bei Aktivieren des Rücksetzsignals PRS eine Rücksetzmeldung aus dem betref­ fenden Peripheriemodul PER0, . . .PER3 an den zentralen Steuer­ prozessor DP übermittelt.

Die Anordnung an Einbauplätzen, und die Typen der sich in einem Peripheriemodul befindenden Anschlußbaugruppen BG müs­ sen nach einem Rücksetzvorgang der Anschlußbaugruppen BG vom zentralen Steuerprozessor DP ermittelt werden, um bei Bedarf das zu den Anschlußbaugruppen jeweils passende Programm ermitteln und an den richtigen Einbauplatz senden zu können.

Dazu sendet der zentrale Steuerprozessor DP nach Empfang der Rücksetzmeldung zunächst nacheinander an alle Einbauplätze innerhalb eines Peripheriemoduls PER0, . ., PER3 eine Identi­ fikationsmeldung, die als Aufforderung an die Modulprozesso­ ren MUP zur Identifizierung des Typs ihrer Anschlußbaugruppe BG zu verstehen ist.

Beim Aktivieren des Rücksetzsignales PRS wurde auch der Modulprozessor MUP in einen Ausgangszustand versetzt, auf­ grund dessen er zunächst die in seinem Festwertspeicher EPROM hinterlegten Anweisungen ausführt. Diese Anweisungen veranlassen den Modulprozessor MUP dazu, daß bei Eintreffen einer Identifikationsmeldung der im RAM-Speicher zur Hinter­ legung des Steuerprogrammes vorgesehene Speicherbereich zel­ lenweise vom Modulprozessor MUP ausgelesen und dabei eine Signaturinformation gebildet.

Für die Bildung einer Signaturinformation können erschiedene bekannte Verfahren angewendet werden, z. B. eine Polynomdi­ vision oder eine Paritätsbildung, wesentlich dabei ist allerdings, daß das verwendete Verfahren identisch ist mit dem Verfahren, das bei einer vorausgegangenen Einspeicherung des Steuerprogrammes in den RAM-Speicher durchgeführt wurde, wobei eine Sollsignaturinformation in einer definierten Zelle des RAM-Speichers hinterlegt wurde. Verfahren zur Signaturbildung und Paritätsbildung sind z. B. aus "Selbsttest digitaler Schaltungen" M. Gerner, B. Müller, G. Sandweg, 1990 bekannt.

Nachdem vom Modulprozessor MUP über sämtliche zur Einspei­ cherung des Steuerprogrammes vorgesehenen Speicherzellen des RAM-Speichers eine Signaturinformation berechnet wurde, wird diese mit der an einer definierten Stelle im RAM-Speicher befindlichen Sollsignaturinformation verglichen.

Unterscheiden sich die beiden Signaturinformationen, ist dies ein Hinweis darauf, daß sich in dem RAM-Speicher der Speicherinhalt seit der letzten Einspeicherung, d. h. dem letzten Ladevorgang verändert hat. In diesem Falle übermit­ telt der Modulprozessor MUP lediglich eine zur Identifizie­ rung seiner Anschlußbaugruppe BG eine baugruppenartindividu­ elle Identifikatorinformation an den zentralen Steuerprozes­ sor DP.

Der zentrale Steuerprozessor DP wertet das Übermitteln ei­ ner, keine weiteren Zusätze aufweisenden Identifikatorinfor­ mation als Lade-Abrufmeldung und ermittelt daraufhin aus einer in seinem Festwertspeicher MEMPR hinterlegten Tabelle T1 (vergl. hierzu Fig. 1) das zu der übermittelten Identifi­ katorinformation zugehörige Steuerprogramm und übermittelt dieses von seinem Festwertspeicher MEMPR aus über einen der Input/Output-Prozessoren IOP1 bzw. IOP2, dem betreffenden (Steuerinformation-)Übermittlungsbaustein HDLC-Cx an die Baugruppen-Steuereinrichtung PBC der an dem betreffenden Einbauplatz befindlichen Anschlußbaugruppe. Am Anschluß B für das Bussystem nimmt der Modulprozessor MUP das übermit­ telte Steuerprogramm entgegen und speichert es in den RAM- Speicher ein.

Für den Fall, daß nach Erstellung der Signatur die errech­ nete Signaturinformation mit der gespeicherten Sollsignatur­ information identisch ist, wird eine ebenfalls an einer definierten Stelle im lokalen Speicher RAM hinterlegte Pro­ grammversionsnummer, die als Bestandteil des Steuerprogram­ mes beim Laden übermittelt wird, zusammen mit der baugrup­ penartindividuellen Identifikatorinformation an den zentra­ len Steuerprozessor DP übermittelt.

Für den Fall, daß der zentrale Steuerprozessor DP eine sol­ che Kombination von Identifikatorinformation und Programm­ versionsnummer erhält, ermittelt er aus einer in seinem Festwertspeicher MEMPR hinterlegten weiteren Tabelle T2 (vergl. hierzu Fig. 1) die aktuelle Versionsnummer des der vorliegenden Identifikatorinformation zugehörigen Program­ mes.

Stellt sich bei einem anschließenden Vergleich der ermittel­ ten Versionsnummer mit der übermittelten Versionsnummer heraus, daß diese nicht identisch sind, - was gleichbedeu­ tend damit ist, daß im lokalen Speicher RAM der betreffenden Anschlußbaugruppe BG ein Programm älterer Version gespei­ chert ist - wird das zur Identifikatorinformation als zuge­ hörig ermittelte Programm von dem zentralen Steuerprozessor DP wie bereits erläutert, an die an dem betreffenden Einbau­ platz befindliche Anschlußbaugruppe BG gesendet.

Haben sich die beiden Versionsnummern als identisch erwie­ sen, ist ein Laden des Steuerprogrammes nicht erforderlich und der zentrale Steuerprozessor DP sendet die Identifikati­ onsmeldung an den nächsten Einbauplatz im betreffenden Peri­ pheriemodul PER0, . ., PER3.

Zur zeitlichen Optimierung kann die Reihenfolge der Verfah­ rensschritte insbesondere im Bereich der Aktivitäten des Mo­ dulprozessors MUP verändert sein, so daß nach Aktivieren des Rücksetzsignales PRS sofort die Signatur berechnet wird und dann erst nach Eintreffen einer Identifikationsmeldung eine Identifikatorinformation bzw. eine Identifikatorinformation zusammen mit einer Programmversionsnummer an den zentralen Steuerprozessor DP übermittelt wird.

Claims (7)

1. Verfahren zum bedarfsgesteuerten Programmladen dezentra­ ler Prozessoreinrichtungen (BG) in einem digitalen Kommuni­ kationssystem, das als zentrale Steuerung eine zentrale Pro­ zessoreinrichtung (DP) mit einer Speichereinrichtung (MEMPR) und zur Peripheriesteuerung mehrere mit je einem lokalen Speicher (RAM) zur Hinterlegung eines Steuerprogrammes ver­ sehene dezentrale Prozessoreinrichtungen (BG) aufweist, die in Form von Baugruppen an Einbauplätzen anordenbar sind und jeweils über wenigstens eine Schnittstelleneinrichtung (PBC) mit der zentralen Prozessoreinrichtung (DP) in Verbindung stehen, wobei mit Aktivieren eines auf eine Mehrzahl von Einbauplätzen gerichteten Rücksetzsignals (PRS) eine Rück­ setzmeldung an die zentrale Prozessoreinrichtung (DP) über­ mittelt wird, dadurch gekennzeichnet, daß von an den Einbauplätzen angeordneten dezentralen Pro­ zessoreinrichtungen (BG) nach Aktivierung des Rücksetz­ signals (PRS) ein im lokalen Speicher (RAM) zur Hinterlegung des Steuerprogrammes vorgesehener Speicherbereich zur Ermittlung einer Signaturinformation gelesen wird, die mit einer im lokalen Speicher (RAM) zum Zeitpunkt eines voraus­ gegangenen Programmladens hinterlegten Sollsignaturinforma­ tion verglichen wird und daß bei fehlender Identität eine Lade-Abrufmeldung und bei Identität ein Programmidentifika­ tor an die zentrale Prozessoreinrichtung (DP) übermittelt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von der zentralen Prozessoreinrichtung (DP) im Falle einer Lade-Abrufmeldung aus einer in der Speichereinrichtung (MEMPR) hinterlegten Tabelle (T1) das der betreffenden dezentralen Prozessoreinrichtung (BG) zugehörige Steuerpro­ gramm ermittelt und an diese übertragen wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß von der zentralen Prozessoreinrichtung (DP) im Falle eines übermittelten Programmidentifikators aus einer in der Speichereinrichtung (MEMPR) hinterlegten weiteren Tabelle (T2) ein der betreffenden dezentralen Prozessoreinrichtung (BG) zugehöriger Soll-Programmidentifikator ermittelt und mit dem übermittelten Programmidentifikator verglichen wird und daß bei fehlender Identität das in einer Tabelle (T1) als zur betreffenden dezentralen Prozessoreinrichtung (BG) gehörig bezeichnete Steuerprogramm ermittelt und an diese übertragen wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Lade-Abrufmeldung nur aus aus einer den Typ der dezentralen Prozessoreinrichtung (BG) identifizierenden Identifikatorinformation besteht

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Programmidentifikator in Verbindung mit einer den Typ der dezentralen Prozessoreinrichtung (BG) identifizie­ renden Identifikatorinformation an die zentrale Prozessor­ einrichtung (DP) übermittelt wird.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Programmidentifikator aus einer Versionsnummer besteht.

7. Digitales Kommunikationssystem mit einer eine Speicher­ einrichtung (MEMPR) aufweisenden zentralen Prozessoreinrich­ tung (DP) zur zentrale Steuerung und mit mehreren jeweils einen lokalen Speicher (RAM) aufweisenden dezentralen Pro­ zessoreinrichtungen (BG) zur Peripheriesteuerung, die in Form von Baugruppen an Einbauplätzen anordenbar sind und jeweils über wenigstens eine Schnittstelleneinrichtung (PBC) mit der zentralen Prozessoreinrichtung (DP) in Verbindung stehen, dadurch gekennzeichnet, daß die zentrale Prozessoreinrichtung (DP) und die dezentra­ len Prozessoreinrichtungen (BG) jeweils eine Programmierung aufweisen derart, daß das Verfahren nach einem der Ansprüche 1 bis 6 durchführbar ist.