DE4303406C2 - Verfahren zur Inhaltsänderung eines Registers eines Mikrocomputers - Google Patents
Verfahren zur Inhaltsänderung eines Registers eines MikrocomputersInfo
- Publication number
- DE4303406C2 DE4303406C2 DE19934303406 DE4303406A DE4303406C2 DE 4303406 C2 DE4303406 C2 DE 4303406C2 DE 19934303406 DE19934303406 DE 19934303406 DE 4303406 A DE4303406 A DE 4303406A DE 4303406 C2 DE4303406 C2 DE 4303406C2
- Authority
- DE
- Germany
- Prior art keywords
- register
- content
- memory
- instruction
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein
Verfahren zur Inhaltsänderung eines
Registers, das in einem Mikrocomputer enthalten
ist.
Ein Mikrocomputer enthält üblicherweise, wie in Fig. 6 gezeigt,
eine Zentraleinheit (CPU) 1, einen Speicher 2, periphere
Einheiten 3, wie einen Zeitgeber und ähnliches, ein
Ein-/Ausgabetor (I/O-Tor) 4, und eine Adressen-Vielfachleitung
5 und eine Daten-Vielfachleitung 6, die beide zur Verbindung
der vorhergehenden Komponenten dienen. Gemäß Fig. 5 beihaltet der Speicher
2, dessen Speicherinhalt mittels Adressierung ausgelesen
werden kann, einen Nur-Lese-Speicher-Bereich (ROM)
8 und einen Schreib-/Lese-Speicher-Bereich (RAM)
und zudem einen Sonderfunktionsregister-Bereich
(SFR) 7, in dem die Register angeordnet
sind, die sich auf die Kontrolle des Ein/Ausgabetors
4 und der peripheren Einheiten 3 beziehen. Das
vorerwähnte Sonderfunktions-Register 7 enthält ein
Richtungs-Register R2 zur Feststellung, ob das Tor des Mikrocomputers
in einer Eingabe-Betriebsart oder in einer Ausgabe-Betriebsart
verwendet wird. Zudem enthält es ein
Torregister R3 zum Empfangen und Senden von Daten von und
nach außen mittels des Ein-/Ausgabetors 4, ein A/D-Kontroll-Register
R4 für verschiedene Kontroll-Betriebsarten
für einen A/D-Wandler, einen Bereich R5 zur Kontrolle einer
Ein-/Ausgabe-Kontrollschaltung (UART) und verschiedener
Zeitgeber, und insbesondere ein Betriebsart-Register R1,
das mit der Kontrolle der Betriebsarten des Mikrocomputer
verbunden ist und dessen Inhalt verändert wird, um die Auswahl
der verschiedenen Betriebsarten mit Hilfe einer zusätzlichen
Software sicherzustellen.
Die vorerwähnten Betriebsarten beinhalten eine Einchip-Betriebsart,
in der alle Tore als programmierbare Ein/Ausgangs-Anschlüsse
dienen, eine Speichererweiterungs-Betriebsart,
in der der Speicher 2, die peripheren Einheiten
3, usw. um einen beliebigen Bereich eines Adreßbereichs erweiterbar
sind, wenn die Speicherkapazität nur mit dem eingebauten
Speicher 2 und dem Ein-/Ausgabe-Tor 4 nicht ausreichend
ist. Zudem beinhalten die vorerwähnten Betriebsarten
eine Mikroprozessor-Betriebsart, in der
ein Zugriff auf einen internen Nur-Lese-Speicher
in der vorerwähnten Speichererweiterungs-Betriebsart zwangsweise unterbunden
wird. Diese Betriebsarten unterscheiden sich in Anschlußfunktionen
von Teilen, in Speicheranordnungen und in
Speicherbereichen, so daß das vorerwähnte Betriebsart-Register
R1, insbesondere, wenn es zwischen den verschiedenen
Registern in dem SFR-Bereich 7 angeordnet ist, die Funktion
des Mikrocomputers wesentlich beeinflußt.
Im herkömmlichen Mikrocomputer ist auf den SFR-Bereich 7
mittels Software wie auf Schreib-/Lese-Speicher und dergleichen
leicht zuzugreifen. Der Mikrocomputer besitzt
keine Funktion zum Schutz des Inhalts in dem SFR-Bereich 7,
dessen Inhalt daher aller Wahrscheinlichkeit nach einer unerwarteten
Veränderung aufgrund von fehlerhafter Software
und einem unkontrollierten Ablaufenlassen eines Programms unterliegt.
Demzufolge kann, sobald ein neuer Inhalt in das Register,
das sich auf die Kontrolle der Betriebsart des Mikrocomputers
bezieht, wie insbesondere das vorerwähnte Betriebsart-Register
R1, eingeschrieben wird,
ein ernsthafter Fehler auftreten.
Wenn beispielsweise der Mikrocomputer in der Einchip-Betriebsart
betrieben wird, wobei das Ein/Ausgabe-Tor
4 als Eingangs-Anschluß
dient, und wenn ein Signal von einem externen integrierten
Schaltkreis (IC) eingegeben wurde, könnten dahingehend
Schwierigkeiten auftreten, daß der Inhalt in dem Register,
das sich auf die Kontrolle der Betriebsart des Mikrocomputers
bezieht, wie das Betriebsart-Register R1, verändert
wird, und zwar aufgrund von fehlerhafter Software oder einem
unkontrolliertem Ablaufenlassen eines Programms. Außerdem
könnten dahingehend Schwierigkeiten auftreten, daß das Register
von der Einchip-Betriebsart in die Mikroprozessor-Betriebsart
verändert wird. Das vorerwähnte Eingabe-/Ausgabe-Tor 4
wird dann in seiner Funktion von einem Eingangs-Tor
zu einem Adreß-Ausgabe-Tor verändert. In diesem Fall unterliegt
das Eingabe-/Ausgabe-Tor 4 nicht nur der Ausgabe des
externen IC, sondern auch irgendeiner Ausgabe aus dem Inneren
des Mikrocomputers. So kann das Eingabe-/Ausgabe-Tor 4
überlastet und
der Baustein zerstört werden.
Eine versehentliche bzw. ungewollte Neubeschreibung dieses
Registers kann mithin zu schwerwiegenden Funktionsstörungen
oder gar zur (teilweisen) Zerstörung des Mikrocomputers führen.
Andererseits ist es aus Gründen möglichst variabler
Einsatzmöglichkeiten des Mikrocomputers nicht erwünscht bzw.
möglich, ein Neubeschreiben des Registers durch eine Ausbildung
des Registers beispielsweise als Nur-Lese-Speicher
(ROM) zu verhindern.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren
zur Neubeschreibung eines Registers gemäß dem Oberbegriff
des Patentanspruchs derart weiterzubilden, daß ein gewolltes
Neubeschreiben des Registers weiterhin möglich, hingegen
ein versehentliches Neubeschreiben wirkungsvoll verhindert
ist.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs
angegebenen Maßnahmen gelöst.
Genauer ist aufgrund der quasi mehrfachen Sicherung gegen
ein ungewolltes bzw. versehentliches Neubeschreiben ein Verfahren
bereitgestellt, das die gestellte Aufgabe auf wirkungsvolle
und trotzdem einfachen Weise löst.
Gemäß der JP 55-42312 (A) wird mittels einer Logik-Schaltung
ein Schreibzugriff außerhalb eines durch eine höchste und
eine niedrigste Adresse festgelegten Speicherbereichs verhindert,
wenn der Programmzeiger sich gerade innerhalb des
durch die vorstehenden Grenzen definierten Bereichs befindet.
Somit wird ein Bereich definiert, in den eingeschrieben
werden kann, und zudem wird jedweder andere Schreibzugriff
außerhalb des so definierten Bereichs verhindert.
Gemäß der JP 61-40652 (A) wird ein Schreibzugriff auf einen
kompletten Speicherbereich jeweils nur bei einer unmittelbaren
Wiederholung desselben Schreibzugriffs zugelassen.
Mithin zeigt sich hier ein Speicher, zu dessen Beschreibung
jedesmal ein Mehrfachschreibzugriff erforderlich ist. Der
gewünschte Schutz des nur einen Betriebsartenregisters wird
also durch eine Verschlechterung des gesamten Speicherzugriffsverhaltens
erkauft.
Gemäß dem IBM, Technical Disclosure Bulletin, Vol. 31, No.
3. August 1988, S. 230 und 231, ist zur wirksamen Einschreibung
das Voranstellen eines speziellen Start-Befehls sowie
zur Beendigung der Schreiboperation die Ausgabe eines speziellen
End-Befehls erforderlich. Dabei steht zum Beschreiben
eines Speicherbereichs dann nur ein vorbestimmtes Zeitintervall
zur Verfügung, dessen Dauer von einer Watchdog-Schaltung
bestimmt ist.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen
unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigt
Fig. 1 eine Ansicht hinsichtlich eines Speicherbereichs
eines in einem Mikrocomputer enthaltenen Speichers,
bei dem das erfindungsgemäße Verfahren anwendbar ist,
Fig. 2
eine Ansicht hinsichtlich eines Speicherbereichs zum Verändern
des Registerinhalts an einer spezifischen Adresse des
Speichers gemäß Fig. 1,
Fig. 3 ein Blockdiagramm einer CPU,
bei der das erfindungsgemäße Verfahren anwendbar ist,
Fig. 4
ein Blockdiagramm einer CPU, bei der das erfindungsgemäße
Verfahren ebenfalls anwendbar ist,
Fig. 5 eine Ansicht hinsichtlich
eines Speicherbereichs eines in einem herkömmlichen
Mikrocomputer enthaltenen Speichers, und
Fig. 6 ein
Blockdiagramm eines herkömmlichen Mikrocomputers gemäß Fig. 5.
In Fig. 1 ist ein Speicherbereich in einem in einem Mikrocomputer
enthaltenen Speicher 2 in Verbindung mit einem
Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht.
In diesem Speicher 2 bezeichnet
das Bezugszeichen 7 ein Sonderfunktionsregister (SFR),
in dem Register eingerichtet sind, die sich auf die Kontrolle
eines Ein-/Ausgabe-Tors (I/O-Tor) 4 im Mikrocomputer
und von peripheren Einheiten 3 wie einem Zeitgeber beziehen;
9 bezeichnet einen Schreib-/Lese-Speicher (RAM)
(Region); R1 bezeichnet einen Betriebsart-Register-Bereich,
der in einem bestimmten Speicherbereich eingerichtet ist
und insbesondere mit der Kontrolle der Betriebsarten des
Mikrocomputers verbunden ist; und R1a bezeichnet einen
Speicherbereich, der eine Veränderungsanweisung
zum Verändern von Inhalten im Betriebsart-Register
R1 beinhaltet. Der Speicherbereich
R1a befindet sich an der spezifischen
Adresse P0 im Speicher 2, wie in Fig. 2 gezeigt ist.
Gemäß Fig. 3 wird eine Funktion (zum Verändern der Inhalte im
Betriebsart-Register R1) einer CPU 1 (mit Bezug auf Fig. 6)
als das erste Ausführungsbeispiel in Form eines Blockschaltbilds
veranschaulicht. In der Figur bezeichnet
das Bezugszeichen 13 einen Befehlszähler zur Überprüfung
der spezifischen Adresse P0 (3); 14 bezeichnet
eine AND-Schaltung, R1a den Speicherbereich
und R1 das Betriebart-Register.
Die Funktionsweise des Ausführungsbeispiels ist wie folgt.
Zur Veränderung des Inhalts im Betriebsart-Register
R1, das sich auf die Kontrolle der Betriebsarten bezieht,
wird eine andere, von der für
Register und Schreib-/Lese-Speicher (RAMs), die für andere
Zwecke betrieben werden, verschiedene Technik verwendet. Insbesondere wird eine Anweisung
zuvor an der spezifischen Adresse P0 gespeichert,
wobei diese Anweisung beinhaltet,
den Inhalt des Betriebsart-Registers R1, das sich auf die
Kontrolle der Betriebsarten bezieht, erneut einzuschreiben.
Wenn der Inhalt im Betriebsart-Register R1, das sich auf
die Kontrolle der Betriebsarten bezieht, verändert werden soll,
dann ist es erforderlich, die Veränderungsanweisung
zu verwenden, die in dem Speicherbereich
R1a an der spezifischen Adresse P0 gespeichert
ist. Wie in Fig. 3 gezeigt ist, überprüft der Befehlszähler
13, wenn das Schreib-Signal für das Betriebsart-Register R1
der AND-Schaltung zugeführt wird, in Übereinstimmung mit
einer von der CPU ausgegebenen Anweisung, ob die Anweisung
zum Verändern des Inhaltes im Betriebsart-Register R1 sich
an der spezifischen Adresse P0 befindet. Vorausgesetzt,
daß die Veränderungsanweisung an
der spezifischen Adresse P0 vorhanden ist, d. h. innerhalb
des Speicherbereichs R1a, wird
auf die in dem Speicherbereich R1a
vorhandene Anweisung zugegriffen und sie wird ausgelesen
und dazu verwendet, den Inhalt im
Betriebsart-Register R1 zu verändern, das sich auf die Kontrolle
der Betriebsarten bezieht. Da nur die Anweisung, die
sich an der spezifischen Adresse P0 befindet, den Inhalt im
Betriebsart-Register R1, das sich auf die Kontrolle der Betriebsarten
bezieht, verändert, wird, auch im Falle des
Beschreibens des SFR-Bereichs 7 aufgrund
von fehlerhafter Software und unkontrollierten Ablaufenlassens
eines Programms, das Betriebsart-Register
R1, das sich auf die Kontrolle der Betriebsart bezieht, vor
einem fehlerhaften Beschreiben geschützt, wie es in den Registern,
Schreib-/Lese-Speichern (RAMs), usw., die
für andere Zwecke betrieben werden, geschehen kann.
Sobald die Anweisung zum Verändern des Inhalts
im Betriebsart-Register R1, das sich auf die Kontrolle
der Betriebsart bezieht, eingegeben ist, prüft die
CPU unter Verwendung des Befehlszählers 13, ob die vorerwähnte
Anweisung sich an der spezifischen Adresse P0 befindet
(schraffierter Bereich der Fig. 2). Falls keine
Veränderungsanweisung an der spezifischen Adresse P0 vorhanden
ist, führt die CPU 1 die Veränderungsanweisung für
das Betriebsart-Register R1 nicht aus. Falls irgendeine
Veränderungsanweisung an der spezifischen Adresse P0
vorhanden ist, sendet die CPU 1 eine Adresse im Speicher 2,
in dem die ebenerwähnte Anweisung gespeichert ist, über die
Adreß-Vielfachleitung 5 an den Speicher 2. Die Anweisung
zum Verändern des Inhalts in dem
Speicherbereich R1a, die sich im schraffierten Bereich der
Fig. 2 befindet, wird über die Daten-Vielfachleitung 6 an
die CPU 1 gesendet. In Übereinstimmung mit der ebenerwähnten
Anweisung sendet die CPU 1 die Adresse des
Speicherbereichs R1a und die Veränderungseinzelheiten
an den Speicher 2 über die Adreß-Vielfachleitung
5 bzw. die Datenvielfachleitung 6. Der Inhalt im
Betriebsart-Register R1, das sich auf die Kontrolle der Betriebsarten
bezieht, wird also neu eingeschrieben.
Es wird demgemäß überprüft, ob die Anweisung zum Verändern
des Inhalts im Betriebsart-Register R1 an der spezifischen
Adresse P0 vorhanden ist, und, als Ergebnis dieser Überprüfung,
wird der Inhalt im Betriebsart-Register R1 auf der
Grundlage der Veränderungsanweisung geändert, die aus dem
Speicherbereich R1a ausgelesen wird,
um so die Ausführung von fehlerhaftem Schreiben
zu verhindern.
Obwohl im vorstehenden Ausführungsbeispiel der Fall beschrieben
wurde, bei dem nach dem Verändern des Inhalts im
Betriebsart-Register R1, das sich auf die Kontrolle der Betriebsarten
bezieht, der Inhalt im Betriebsart-Register R1
nur anhand der Anweisung verändert wurde, die sich in dem
Speicherbereich R1a befand, d. h. an
der spezifischen Adresse P0, kann eine andere, abgeänderte
Ausführungsform geschaffen werden, die eine identische
Wirkung zeigt wie das vorstehend erwähnte erste Ausführungsbeispiel.
In dem weiteren Ausführungsbeispiel wird eine ausschließliche
Anweisung auf neue Art und Weise nur für die Veränderung
des Inhalts im Betriebsart-Register R1 festgelegt,
dessen Inhalte nicht ohne die Verwendung der ausschließlichen
Anweisung verändert werden kann. Insbesondere, wie bei
Fig. 4 gezeigt, kann eine ausschließliche Anweisung in dem
Speicherbereich R1a im Speicher 2 gemäß
Fig. 1 ausgelesen werden, um den Inhalt im Betriebsart-Register
R1 neu einzuschreiben.
Obwohl in den vorstehend erwähnten Ausführungsbeispielen
ein Betriebsart-Register R1 einer beispielhaften Art zur
Beschreibung der vorliegenden Erfindung verwendet wurde,
kann die vorliegende Erfindung auch in Registern verwendet
werden, die andere wichtige Funktionen besitzen.
Bei der Erfindung wird, vorstehend beschrieben, eine Anweisung
zum Verändern des Inhalts im Register vorab an einer
spezifischen Adresse in einem Speicher gespeichert und
ausgelesen, um dann den Inhalt im Register auf der Grundlage
der Anweisung zu verändern. Demgemäß wird in dem Register,
das sich auf die Kontrolle der Betriebsarten eines
Mikrocomputers bezieht, der Inhalt davor geschützt, unerwartet
verändert zu werden, was sonst zu ernsthaften
Fehlern aufgrund von fehlerhafter Software und
unkontrolliertem Ablaufenlassen eines Programms führen könnte.
Claims (1)
- Verfahren zur Inhaltsänderung eines Registers (R1) eines Mikrocomputers, der einen Speicher (2), aus dem Daten durch Adressierung auslesbar sind, das in einem bestimmten Adreßbereich des Speichers angeordnete Register (R1) eine Zentraleinheit (1) und einen Befehlszähler (13) aufweist, dadurch gekennzeichnet, daß zur Inhaltsveränderung des Registers (R1) in einem dem Register (R1) zugeordneten Speicherbereich (R1a) eine Anweisung zum Verändern des Registerinhalts eingespeichert wird, und bei einem Schreibzugriff auf das Register (R1) mittels des Befehlszählers (13) geprüft wird, ob die Anweisung zum Verändern des Registerinhalts sich innerhalb des Speicherbereichs (R1a) befindet und, falls dies der Fall ist, die in dem Speicherbereich (R1a) vorhandene Anweisung ausgelesen und dazu verwendet wird, den Inhalt des Registers (R1) zu ändern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4057057A JPH05225361A (ja) | 1992-02-07 | 1992-02-07 | レジスタ書換え方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4303406A1 DE4303406A1 (en) | 1993-08-12 |
DE4303406C2 true DE4303406C2 (de) | 1996-06-05 |
Family
ID=13044820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934303406 Expired - Fee Related DE4303406C2 (de) | 1992-02-07 | 1993-02-05 | Verfahren zur Inhaltsänderung eines Registers eines Mikrocomputers |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH05225361A (de) |
DE (1) | DE4303406C2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4341887C2 (de) * | 1993-12-08 | 1996-12-19 | Siemens Ag | Verfahren zum Verhindern einer unberechtigten Datenänderung bei einer Vorrichtung mit einem nichtflüchtigen Speicher |
JPH08129507A (ja) * | 1994-10-31 | 1996-05-21 | Ricoh Co Ltd | 情報保管管理システム |
DE19709975C2 (de) | 1997-03-11 | 1999-04-22 | Siemens Ag | Mikrocomputer |
DE102008048066B4 (de) | 2008-09-19 | 2018-02-01 | Texas Instruments Deutschland Gmbh | Zugriffssteuerschaltung zur Verwendung mit einer Überwachungs-Logikschaltungsanordnung in einem Verfahren zum Schutz von Software für eingebettete Anwendungen vor unerlaubtem Zugriff |
-
1992
- 1992-02-07 JP JP4057057A patent/JPH05225361A/ja active Pending
-
1993
- 1993-02-05 DE DE19934303406 patent/DE4303406C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05225361A (ja) | 1993-09-03 |
DE4303406A1 (en) | 1993-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889390T2 (de) | Schreibe-Schutzmechanismus für nichtflüchtigen Speicher. | |
DE2328869C2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems | |
DE3048365A1 (de) | Speicherschutzsystem und datenverarbeitungssystem mit einem solchen speicherschutzsystem | |
DE69432245T2 (de) | Mikrorechner mit Speicherleseschutz | |
EP0500973B1 (de) | EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM | |
DE3743639A1 (de) | Ic-karte und system zur ueberpruefung ihrer funktionstuechtigkeit | |
DE10308545A1 (de) | Verfahren und Vorrichtung zum Aktualisieren eines verteilten Programms | |
DE2225841C3 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE2210325A1 (de) | Datenverarbeitungssystem | |
DE10159901A1 (de) | Mikrocomputer mit eingebautem programmierbarem, nichtflüchtigem Speicher | |
DE69602984T2 (de) | Verfahren zum Schützen nichtflüchtiger Speicherbereiche | |
DE69131309T2 (de) | Speicherdekodierungssystem für eine tragbare Datenendstation | |
DE10337284A1 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
EP0935214A2 (de) | Chipkarte mit integrierter Schaltung | |
DE4303406C2 (de) | Verfahren zur Inhaltsänderung eines Registers eines Mikrocomputers | |
DE4113590C2 (de) | Mikrocomputer | |
DE3210616A1 (de) | Rechner | |
DE3916811C2 (de) | ||
EP0151810B1 (de) | Verfahren und Schaltungsanordnung zum Prüfen eines Programms in Datenverarbeitungsanlagen | |
DE69316944T2 (de) | Datenschutzschaltung | |
DE10155486B4 (de) | Anordnung zur Verarbeitung von Zustandsinformationen externer Einheiten | |
DE4040503A1 (de) | Nur-lese-speichervorrichtung | |
DE4114545C2 (de) | Schaltungsanordnung für einen Mikrocomputer | |
EP0214390A1 (de) | Freigabeverfahren für einen zugriffskontrollierten Anwenderspeicher und Anordnung zur Durchführung des Verfahrens | |
EP0613077B1 (de) | Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 12/16 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |