DE4235019C1 - Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung - Google Patents
Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose MetallabscheidungInfo
- Publication number
- DE4235019C1 DE4235019C1 DE4235019A DE4235019A DE4235019C1 DE 4235019 C1 DE4235019 C1 DE 4235019C1 DE 4235019 A DE4235019 A DE 4235019A DE 4235019 A DE4235019 A DE 4235019A DE 4235019 C1 DE4235019 C1 DE 4235019C1
- Authority
- DE
- Germany
- Prior art keywords
- metal deposition
- chem
- electroless metal
- electronic components
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1635—Composition of the substrate
- C23C18/1637—Composition of the substrate metallic substrate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1635—Composition of the substrate
- C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
- C23C18/1641—Organic substrates, e.g. resin, plastic
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/28—Sensitising or activating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0709—Catalytic ink or adhesive for electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
- Y10T156/1092—All laminae planar and face to face
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Chemically Coating (AREA)
- Multi-Conductor Connections (AREA)
Description
Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentan
spruchs 1.
Das Verfahren nach der Erfindung soll vornehmlich in der Anschluß und
Verbindungstechnik (AVT) bei der Halbleitertechnologie Anwendung finden,
wenn elektrisch leitende Verbindungen von elektronischen Bauelementen z. B.
Si-Schaltkreisen, zur peripheren Umgebung oder untereinander herzustellen
sind.
Mit der schnellen Entwicklung der Mikroelektronik bezüglich komplexer
Schaltungen mit mehr als 500 000 Transistoren und mit Taktraten über 100 MHz
werden neue Wege der AVT erforderlich.
Der steigende Integrationsgrad, die hohen Übertragungsgeschwindigkeiten,
niedrige Kapazitäten sowie ein ausgewogenes thermisches Verhalten,
verbunden mit hoher Zuverlässigkeit, erfordern I/O-Belegungen von mehr als
500 und sind mit herkömmlichen Technologien der AVT ökonomisch und
technisch nicht mehr lösbar.
Eine besondere Diskrepanz macht sich zwischen einerseits der
Halbleiterentwicklung/Chip-Fertigung und andererseits der Gehäusetechnologie
(Packaging) bemerkbar. Während bei der Halbleiterfertigung durch Reduzierung
des Anschlußrastermaßes auf 1 Mikron problemlos Anschlußbelegungen < 500
erreicht werden, die derzeitigen Vebindungstechnologien sind z. B. Bonden,
Löten begrenzt, und es gilt, neue Wege der AVT zu beschreiten.
Eine bereits bekannte technische Lösung stellt dabei die MCM-Technologie
(Multichip-Modul-Technologie) dar, bei der man zum jetzigen Zeitpunkt drei
Kategorien von Multichipmodul-Technologien unterscheiden kann:
- a) MCM/C - Technologie: Hier werden Keramiksubstrate bzw. ungesinterte Keramikfolien (green-tape) verwendet, die durch Laminierung von bis zu 30 Einzellagen einen Multichip/Multilayer aufbau garantieren.
Mittlerweile wird auch niedrig-sinternde Keramik (ca. 850°C) verwendet,
um mit den angebotenen Dickfilmpasten kompatibel zu sein.
- b) MCM/D - Technologien: Als Basismaterialien werden Keramik, Metall und Silizium verwendet und ähnlich der Si-Waferproduktion abwechselnd leitende und isolierende Schichten aufgebracht.
- c) MCM/L - Technologie: Diese Technologie geht von kunststoffgebundenen Isolationsmaterialien wie starren und flexiblen Leiterplatten aus und verwendet Feinstleiterstrukturen mit Folien- oder Lackbeschichtung für Multilayeraufbauten.
Eine Standardtechnologie zur Mikroverbindungstechnik stellt das TAB (Tape-
Automated-Bonding) dar, bei dem die Anschlüsse der IC-Chips mit erhöhten
Kontakthöckern (Bumps) aus Gold versehen werden müssen. Das erforderliche
Equipment erfordert hohe Investitionskosten.
Ähnlich kostenungünstig ist die COB-Technologie (Chip on Board), die
Mikroverbindungen über das Drahtbonden realisiert.
Ein weiterer technologisch aufwendiger Weg ist die Flip-Chip-Montage, bei der
ohne Anwendung von Bonddrähten über aufgebrachte Kontakthöcker (Bumps)
durch Mikrolötung der elektrische Kontakt geschlossen wird. Diese Technologie
erfordert ausgewählte Materialkombinationen (Diffusionsbarrieren) an den
Lötstellen und ist durch elektrochemische Potentialbildung bezüglich Klima- und
Lebensdauerverhalten in der Zuverlässigkeit begrenzt.
In dem Vortrag von W. Schmidt, "A revolutionary answer to today′s and future
interconnect challanges", Vortrag auf der "Third European Joint Conference
17./18.06.1992", Brüssel, ist ausgeführt, mittels Polyimidfolien, bei denen durch
Plasmaätzen gleichzeitig alle Durchbrüche (through-holes) in einem
Arbeitsschritt erzeugt werden, die Packungsdichte und das Anschlußraster
wesentlich zu erhöhen.
In der Literaturstelle Reichl, H., "Silizium Substrate für die AVT", Aufbau und
Verbindungstechnik, Sonderdruck "Mikroperipherik", Oktober 1990, S. 17, wird
dagegen versucht, Silizium als Trägermaterial für IC-Schaltkreise zu benutzen
und durch "Anodic-Bonding" bei Temperaturen von 390°-450°C Wafer haftfest
und elektrisch leitend zu befestigen und zu kontaktieren.
In der Literaturstelle Jacobs, S.L.; Guthrie, W.E., "A new Multichip interconnect
Technology", Proc. 1989 Int. electron. Packaging Symp, S. 339-354, wird eine
Multichip-Verbindungstechnologie dargestellt, die als Zwischenträger Glas
verwendet und Polyimid als Isolator einsetzt, der durch Trockenätzen mit
Löchern versehen werden kann. Die erzeugten Löcher (vias) werden
anschließend mit Aluminium gefüllt, um so elektrisch leitende Verbindungen zum
Chip zu schaffen.
Mit einer ähnlichen Technologie beschäftigen sich Casson; K.; Gibson, B.;
Habeck, K . . "Flip-on-flex: SoIdered bumbed IC′s bond to NOVOCLAD - a new
temperature, adhesiveless, flex material", Vortrag auf der "Third European Joint
Conference 17./18.06.1992", Brüssel. Hier wird vorgeschlagen, die Anschlüsse
auf dem Si-Chip, die üblicherweise für das Bonden mit Aluminium oder Gold
versehen sind, mit lötfähigen Materialien zu beschichten und diese Chips
(Bumptechnologien) mit z. B. flexiblen Materialien durch Löten zu verbinden.
In der DE 40 04 068 A1 ist ein Verfahren zur Kontaktierung von elektronischen
Bauelementen beschrieben, bei dem das elektronische Bauelement mit seinen
Anschlüssen an den zugeordneten Leiterbahnen des Trägers positioniert wird
die Kontaktierung der Anschlüsse durch stromlose Metallabscheidung
vorgenommen wird und gleichzeitig die Leiterbahnen ausgebildet werden.
Die DE-OS 23 30 161 kennzeichnet den gegenwärtigen technologischen Stand
der Verbindungstechnologie über zwei Ebenen mit Hilfe galvanischer Verfahren
(Durchkontaktierung). Das elektronische Bauelement kann beispielsweise durch
Flip-Chip-Montage elektrisch kontaktiert werden.
Alle genannten Technologien sind sehr komplex, schwer kontrollierbar, daher mit
hohen Kosten verbunden und für neue Schaltkreisgenerationen, z. B. ASIC′s, nur
sehr begrenzt einsetzbar, wenn sich vor allem die Anschlüsse nicht nur an den
Außenkanten der elektronischen Bauelemente befinden. So kann beispielsweise
eine elektrische Kontaktierung von Anschlüssen, die über die gesamte Fläche
verteilt sind (land arrays) nach der o.g. DE 40 04 068 A1 nicht mehr durchgeführt
werden.
Deshalb müssen zukunftsweisende Verbindungstechnologien geschaffen
werden, die kostengünstig die gestellten Anforderungen erfüllen.
Der Erfindung liegt die Aufgabe zugrunde, unter Einsatz erprobter Technologien
ein zuverlässiges Kontaktierungsverfahren anzugeben, das auch für
elektronische Bauelemente mit sehr hohen Anschlußzahlen geeignet ist und
unter Einsparung von Technologieschritten wie z. B. Bonden, Löten,
Mikroschweißen, jedoch unter Beibehaltung herkömmlicher Grundtechnologien
und unter Erfüllung anerkannter Spezifikationen kostengünstig vor allem in der
AVT der Mikroperipherik eingesetzt werden kann.
Zur Lösung dieser Aufgabe ist erfindungsgemäß vorgesehen, daß der Träger mit
Löchern versehen wird, die mit der Anordnung der Anschlüsse der
elektronischen Bauteile korrespondieren. Anschließend wird ein Katalysator für
die stromlose Metallabscheidung auf dem Träger an den für die Ausbildung der
Leiterbahnen vorgesehenen Stelle und an den Lochwandungen aufgetragen und
die elektronischen Bauteile mit ihren Anschlüssen über die Löcher positioniert.
Durch eine stromlose Metallabscheidung werden sowohl die Leiterbahnen additiv
erzeugt (metallisiert) als auch die elektronischen Bauteile unter Ausbildung einer
elektrisch leitenden Metallschicht auf den Lochwandungen und an den
Anschlüssen in nur einem Technologieschritt kontaktiert.
Besonders kostengünstig wirkt sich dabei aus, daß der Leiterbahnaufbau und
die Kontaktierung in nur einem Technologieschritt durchgeführt werden.
Vorteilhaft ist die hohe mechanische Haftung des Metall-Kunststoffverbundes
die durch Anwendung spezieller Katalysatoren (EP 0322641, DE 39 32 017 A1)
erreicht wird.
Bei beiderseits zu bestückenden Trägern kann der Erfindung zufolge
vorgesehen werden, daß der mit Löchern versehene Träger zunächst beidseits
mit dem Katalysator im Bereich der Leiterbahn- und Lochstruktur versehen und
anschließend beidseits mit den elektronischen Bauelementen und die
Ausbildung der metallischen Leiterbahnen gleichzeitig durch die stromlose
Metallabscheidung vorgenommen werden.
Das Verfahren nach der Erfindung zeichnet sich durch eine große
Wirtschaftlichkeit und eine fast universelle Anwendbarkeit innerhalb der
Anschluß- und Verbindungstechnik bei der Halbleitertechnologie aus.
Von besonderem Vorteil ist dabei die hohe Haftfestigkeit der
Metallabscheidungen am Träger und an den elektronischen Bauelementen. Es
können sowohl starre als auch flexible Träger verwendet werden.
Der Erfindung zufolge können für die stromlose Metallabscheidung Bäder
verwendet werden, die jeweils eines der nachstehenden Metalle bzw.
Metallkombinationen enthalten
chem. Nickel,
chem. Kupfer,
chem. Gold,
chem. Silber
chem. Silber/Palladium
chem. Zinn/Blei.
chem. Kupfer,
chem. Gold,
chem. Silber
chem. Silber/Palladium
chem. Zinn/Blei.
Die Herstellung von elektrischen Verbindungen erfordert auf den elektronischen
Bauelementen Metalle, die eine stromlose Metallabscheidung katalysieren (z. B.
Ni, Au). Galvanisch problematische Metalle (wie z. B. Aluminium o. ä.) müssen
vorher mit geeigneten Metallen versehen werden (z. B. Nickel).
Als Katalysator wird bei dem Verfahren nach der Erfindung vorteilhafterweise der
von der Fa. BAYER AG, Leverkusen, unter dem geschützten Warenzeichen
"BAYPRINT" vertriebene Katalysator verwendet (Patent dazu: EP 0256395,
EP 0322641).
Das Verfahren nach der Erfindung wird im folgenden anhand der Zeichnung
näher erläutert.
Fig. 1 zeigt die Kontaktierung eines elektronischen Bauelementes (2) mit einem
Träger (1). Der Träger (1) ist mit Löchern (4) von z. B. 50 Mikron Durchmesser
versehen.
Beim elektronischen Bauelement (2) handelt es sich hier um ein nacktes Chip,
welches an seiner Unterseite eine Vielzahl von Anschlüssen (3) verteilt über die
gesamte Chipfläche, aufweist. Die Anschlüsse haben Kantenlängen von
70-100 Mikron.
Im ersten Arbeitsschritt wird auf der Unterseite des Trägers (1) ein Katalysator
(5) entsprechend der Leiterbahnstruktur aufgebracht. Der Katalysator( 5) wird
hierbei zugleich auf die Wandungen der Löcher (4) aufgetragen. So dann wird
das elektronische Bauelement (2) mit seinen Kontakten (3) auf die Löcher (4)
positioniert und durch stromlose Metallabscheidung in einem Technologieschritt
die Leiterbahnen (6), die metallischen Lochauskleidungen (7) und die
Kontaktierung (8) mit dem Kontakt (3) ausgebildet.
Wenn, wie beim Ausführungsbeispiel nach Fig. 1 beide Trägerseiten bestückt
und mit Leiterbahnen versehen werden sollen, wird zunächst der Katalysator (5)
beidseitig aufgetragen (einschließlich Lochwandungen), beidseitig die
elektronischen Bauelemente positioniert und nachfolgend die beschriebene
stromlose Metallabscheidung zum Aufbau der Leiterbahnen und Kontaktierung
durchgeführt.
Claims (2)
1. Verfahren zur Leiterplattenherstellung sowie Montage- und
Kontaktierungsverfahren für elektronische Bauelemente durch stromlose
Metallabscheidung, dadurch gekennzeichnet:
- - daß der Träger (1) mit Löchern versehen ist, die mit der Anordnung der Kontakte der elektronischen Bauelemente korrespondieren,
- - daß ein Katalysator (5) für eine stromlose Metallabscheidung auf den Träger (1) an den für die Ausbildung der Leiterbahnen vorgesehenen Stellen und auf die Lochwandungen (7) aufgetragen wird,
- - daß die elektronischen Bauelemente (2) mit ihren Kontakten (3) über den Löchern (4) positioniert werden und
- - daß durch stromlose Metallabscheidung gleichzeitig die Leiterbahnen (6) und die elektronischen Bauelemente (2) unter Ausbildung einer elektrisch leitenden Metallschicht auf den Lochwandungen (7) und den Kontakten (3) des elektronischen Bauelementes elektrisch miteinander verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die stromlose
Metallabscheidung Bäder verwendet werden, die jeweils eines der
nachstehenden Metalle, bzw. Metallkombinationen, enthalten
chem. Nickel,
chem. Kupfer,
chem. Gold,
chem. Silber,
chem. Silber/Palladium,
chem. Zinn/Blei.
chem. Nickel,
chem. Kupfer,
chem. Gold,
chem. Silber,
chem. Silber/Palladium,
chem. Zinn/Blei.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4235019A DE4235019C1 (de) | 1992-10-16 | 1992-10-16 | Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung |
AT93116201T ATE155953T1 (de) | 1992-10-16 | 1993-10-07 | Verfahren zur montage und kontaktierung von elektronischen bauelementen auf einem isolierenden träger |
EP93116201A EP0592938B1 (de) | 1992-10-16 | 1993-10-07 | Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger |
US08/136,010 US5510139A (en) | 1992-01-16 | 1993-10-14 | Process for assembly and bonding of electronic components on an insulating support |
JP5258185A JPH06350234A (ja) | 1992-10-16 | 1993-10-15 | 電気及び/又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4235019A DE4235019C1 (de) | 1992-10-16 | 1992-10-16 | Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4235019C1 true DE4235019C1 (de) | 1994-04-21 |
Family
ID=6470685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4235019A Expired - Fee Related DE4235019C1 (de) | 1992-01-16 | 1992-10-16 | Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5510139A (de) |
EP (1) | EP0592938B1 (de) |
JP (1) | JPH06350234A (de) |
AT (1) | ATE155953T1 (de) |
DE (1) | DE4235019C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19734484B4 (de) * | 1997-03-10 | 2005-08-25 | Pac Tech - Packaging Technologies Gmbh | Verfahren zum Anbringen von Laserdioden an einem Träger und Laserdiodenstapel |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4446471C2 (de) * | 1994-12-23 | 1997-05-22 | Fraunhofer Ges Forschung | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger |
US5637834A (en) * | 1995-02-03 | 1997-06-10 | Motorola, Inc. | Multilayer circuit substrate and method for forming same |
US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
WO1998011605A1 (fr) | 1995-06-19 | 1998-03-19 | Ibiden Co., Ltd. | Carte de circuit permettant le montage de pieces electroniques |
FR2736740A1 (fr) * | 1995-07-11 | 1997-01-17 | Trt Telecom Radio Electr | Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue |
JP2007510301A (ja) * | 2003-10-29 | 2007-04-19 | コンダクティブ・インクジェット・テクノロジー・リミテッド | 部品の電気的接続 |
WO2005044451A1 (en) * | 2003-10-29 | 2005-05-19 | Conductive Inkjet Technology Limited | Electrical connection of components |
US7243421B2 (en) * | 2003-10-29 | 2007-07-17 | Conductive Inkjet Technology Limited | Electrical connection of components |
US8435603B2 (en) * | 2003-12-05 | 2013-05-07 | Conductive Inkjet Technology Limited | Formation of solid layers on substrates |
EP1689909B1 (de) * | 2003-12-05 | 2017-10-11 | CIT Technology Limited | Ausbildung von festen schichten auf trägern |
SG139594A1 (en) * | 2006-08-04 | 2008-02-29 | Micron Technology Inc | Microelectronic devices and methods for manufacturing microelectronic devices |
US8074350B2 (en) * | 2007-12-11 | 2011-12-13 | Palo Also Research Center Incorporated | Method of printing electronic circuits |
DE102009060480A1 (de) * | 2009-12-18 | 2011-06-22 | Schweizer Electronic AG, 78713 | Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2330161A1 (de) * | 1973-06-08 | 1974-12-19 | Minnesota Mining & Mfg | Verbesserte schaltkreise und verfahren zu deren herstellung |
DE3932017A1 (de) * | 1988-10-27 | 1990-05-03 | Bayer Ag | Elektrisch leitende strukturen |
DE4004068A1 (de) * | 1990-02-10 | 1991-08-14 | Evgenius Stjepanovic Bugajec | Verfahren zur montage von halbleiterkristallen |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA981797A (en) * | 1973-05-15 | 1976-01-13 | Murray Olyphant (Jr.) | Printed circuit board and method |
DE2835015A1 (de) * | 1978-08-10 | 1980-02-14 | Aeg Isolier Kunststoff | Kontaktierung der verbindungsstege von halbleiterbauelementen |
US5182135A (en) * | 1986-08-12 | 1993-01-26 | Bayer Aktiengesellschaft | Process for improving the adherency of metallic coatings deposited without current on plastic surfaces |
DE3627256A1 (de) * | 1986-08-12 | 1988-02-18 | Bayer Ag | Verfahren zur verbesserung der haftfestigkeit von stromlos abgeschiedenen metallschichten auf kunststoffoberflaechen |
JP2537893B2 (ja) * | 1987-08-24 | 1996-09-25 | 松下電器産業株式会社 | 電子回路基板の製造方法 |
DE3743780A1 (de) * | 1987-12-23 | 1989-07-06 | Bayer Ag | Verfahren zur verbesserung der haftfestigkeit von stromlos abgeschiedenen metallschichten auf polyimidoberflaechen |
US5238702A (en) * | 1988-10-27 | 1993-08-24 | Henning Giesecke | Electrically conductive patterns |
JPH02307292A (ja) * | 1989-05-23 | 1990-12-20 | Alps Electric Co Ltd | チツプ部品の実装方法 |
JPH04144143A (ja) * | 1990-10-05 | 1992-05-18 | Oki Electric Ind Co Ltd | 半導体素子の接続方法 |
US5144742A (en) * | 1991-02-27 | 1992-09-08 | Zycon Corporation | Method of making rigid-flex printed circuit boards |
US5167992A (en) * | 1991-03-11 | 1992-12-01 | Microelectronics And Computer Technology Corporation | Selective electroless plating process for metal conductors |
-
1992
- 1992-10-16 DE DE4235019A patent/DE4235019C1/de not_active Expired - Fee Related
-
1993
- 1993-10-07 EP EP93116201A patent/EP0592938B1/de not_active Expired - Lifetime
- 1993-10-07 AT AT93116201T patent/ATE155953T1/de not_active IP Right Cessation
- 1993-10-14 US US08/136,010 patent/US5510139A/en not_active Expired - Lifetime
- 1993-10-15 JP JP5258185A patent/JPH06350234A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2330161A1 (de) * | 1973-06-08 | 1974-12-19 | Minnesota Mining & Mfg | Verbesserte schaltkreise und verfahren zu deren herstellung |
DE3932017A1 (de) * | 1988-10-27 | 1990-05-03 | Bayer Ag | Elektrisch leitende strukturen |
DE4004068A1 (de) * | 1990-02-10 | 1991-08-14 | Evgenius Stjepanovic Bugajec | Verfahren zur montage von halbleiterkristallen |
Non-Patent Citations (3)
Title |
---|
JACOBS, S.L., GUTHRIE, W.E.: A new Multichip interconnect Technology, Proc. Int. electron. Packaging Symp. 1989, S. 339-354 * |
REICHL, H.: Silizium Substrate für die AVT, Auf- bau und Verbindungstechnik, Sonderdruck: Mikro- peripherik, S. 17, Oktober 1990 * |
SCHMIDT, W.: A revolutionary answer to today's and future interconnect challanges, Vortrag auf: Third European Joint Conference 17./18.6.1992, Brüssel * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19734484B4 (de) * | 1997-03-10 | 2005-08-25 | Pac Tech - Packaging Technologies Gmbh | Verfahren zum Anbringen von Laserdioden an einem Träger und Laserdiodenstapel |
Also Published As
Publication number | Publication date |
---|---|
ATE155953T1 (de) | 1997-08-15 |
JPH06350234A (ja) | 1994-12-22 |
US5510139A (en) | 1996-04-23 |
EP0592938B1 (de) | 1997-07-23 |
EP0592938A1 (de) | 1994-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1350417B1 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
US5773195A (en) | Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap | |
DE3177304T2 (de) | Metallschichten zur Verwendung in einem Verbindungssystem für elektronische Schaltung. | |
US5601678A (en) | Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board | |
DE69218319T2 (de) | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung | |
US6066808A (en) | Multilayer circuit board having metallized patterns formed flush with a top surface thereof | |
DE4235019C1 (de) | Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung | |
DE69936319T2 (de) | Leitender verbindungsstift und baugruppenplatte | |
EP1652232B1 (de) | Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu | |
DE19930308A1 (de) | Multichipmodul mit Silicium-Trägersubstrat | |
DE102010016566A1 (de) | Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe | |
EP1192841B1 (de) | Intelligentes leistungsmodul | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE68926258T2 (de) | Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels | |
DE10029269B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten | |
DE2443245A1 (de) | Verfahren zum herstellen einer multichip-verdrahtung | |
DE10343257B4 (de) | Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen | |
WO2000022668A1 (de) | Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung | |
DE19625756A1 (de) | Modul für ein elektrisches Gerät | |
DE10048489C1 (de) | Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays | |
DE10343255B4 (de) | Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte | |
DE4038168C2 (de) | Verfahren zur Herstellung eines Multichip-Moduls | |
DE10341453A1 (de) | Schaltungsträger | |
DE2825661A1 (de) | Anordnung fuer ebene und raeumliche festkoerperschaltungen hoher integration | |
WO2004021431A1 (de) | Herstellung einer umverdrahtungslage auf einem trägermaterial |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LPKF CAD/CAM SYSTEME GMBH, 30827 GARBSEN, DE |
|
8339 | Ceased/non-payment of the annual fee |