DE4234024C1 - Computer-generated layout of tracks on printed wiring board - involves broadening of tracks in conventionally plotted layout until single-track-width sepn. lines are available for tool programming - Google Patents

Computer-generated layout of tracks on printed wiring board - involves broadening of tracks in conventionally plotted layout until single-track-width sepn. lines are available for tool programming

Info

Publication number
DE4234024C1
DE4234024C1 DE4234024A DE4234024A DE4234024C1 DE 4234024 C1 DE4234024 C1 DE 4234024C1 DE 4234024 A DE4234024 A DE 4234024A DE 4234024 A DE4234024 A DE 4234024A DE 4234024 C1 DE4234024 C1 DE 4234024C1
Authority
DE
Germany
Prior art keywords
pixels
tracks
layout
track
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4234024A
Other languages
German (de)
Inventor
Klaus Dipl Ing Dr Ing Frick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bundesrepublik Deutschland
Bundesministerium der Verteidigung
Original Assignee
Bundesrepublik Deutschland
Bundesministerium der Verteidigung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bundesrepublik Deutschland, Bundesministerium der Verteidigung filed Critical Bundesrepublik Deutschland
Priority to DE4234024A priority Critical patent/DE4234024C1/en
Application granted granted Critical
Publication of DE4234024C1 publication Critical patent/DE4234024C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

The PCB mfg. method involves scanning the layout of the printed wiring board in a program-controlled device with pixel size chosen to suit the track width. The data for all pixels pertaining to a track are stored and evaluated for selection of pixels which delineate the contour of the track. Sequences of pixels are overwritten or extended with an equidistant sequence until the breadth of one pixel separates adjacent tracks. A geometric program for the milling machine is worked out from the insulating track data corresp. to intertrack sepn. pixels. ADVANTAGE - Galvanically isolated tracks at min. spacing are guaranteed by programmed control of the milling machine with min. wastage.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Ver­ drahtungsbahnen auf einer Leiterkarte gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a method for producing Ver wire tracks on a printed circuit board according to the generic term of claim 1.

Die zur Herstellung von Leiterkarten bekannten Verfahren be­ dienen sich der Möglichkeit, Verdrahtungsbahnen in der Weise herzustellen, indem auf einer metallkaschierten Isolierstoff­ platte auf die Bereiche der benötigten galvanischen Verbin­ dungen ein Belag aufgebracht wird, der sie vor der Wirkung eines Ätzmittels schützt.The methods known for the production of printed circuit boards be serve the possibility of wiring traces in the way manufacture by using a metal-clad insulating material plate on the areas of the required galvanic connector a coating is applied to prevent them from working an etchant protects.

Die nicht bedeckten metallenen Stellen können dann in einem meist naßchemischen Prozeß mit einem geeigneten Ätzmittel ab­ getragen werden.The uncovered metal areas can then be in one mostly wet chemical process with a suitable etchant be worn.

Die Vor- und Nachbereitung für diesen Vorgang stellt sich als sehr aufwendig dar. Zur wirtschaftlichen Fertigung sind des­ halb besondere Verfahren entwickelt worden, die aber nur in der Massenfertigung vorteilhaft anwendbar sind.The preparation and follow-up for this process turns out to be very expensive. For economical production, the semi special processes have been developed, but only in mass production can be used advantageously.

So werden in den allermeisten Fällen die gegen das Ätzmittel geschützten Flächen auf photochemischem Weg erzeugt. Photo­ sensibler Lack wird dabei durch eine Belichtungsmaske hin­ durch belichtet. Im meistverwendeten Positivverfahren entste­ hen an den lichtundurchlässigen Stellen die späteren Verdrah­ tungsbahnen. So in the vast majority of cases against the etchant protected areas generated by photochemical means. Photo sensitive paint is applied through an exposure mask through illuminated. The most commonly used positive method the later wiring in the opaque areas railways.  

Bei Einzelstücken oder Kleinstserien lohnt sich schon der Aufwand der Herstellung der für diesen Prozeß notwendigen Be­ lichtungsmaske nicht. Um trotzdem nicht auf die Vorteile der Leiterplattentechnik verzichten zu müssen, sind deshalb neben den chemischen Verfahren Verfahren bekannt, bei dem die Ver­ drahtungsbahnen durch einfaches Umfräsen der notwendigen elektrischen Verbindungen oder durch vollständiges Entfernen des Leitermaterials zwischen den einzelnen Bahnen hergestellt werden.In the case of individual pieces or small series, it is worthwhile Cost of producing the Be necessary for this process clearing mask not. In order not to take advantage of the Therefore, having to do without circuit board technology is next to the chemical process known process in which the Ver cable trays by simply routing the necessary electrical connections or by complete removal of the conductor material between the individual tracks become.

Ein solches Verfahren ist beispielsweise aus der US 4649497 zu entnehmen.Such a method is known for example from US 4649497 refer to.

Hier wird die Form der Verdrahtungsbahnen mit Hilfe eines Computerprogramms in einer Datenverarbeitungsstation (DVA) erzeugt.Here the shape of the wiring traces is made using a Computer program in a data processing station (DVA) generated.

Dabei orientiert sich die Geometrie der Leiterbahnflächen in erster Linie an der bloßen galvanischen Verbindung der Lei­ teranschlußpunkte, Festigkeit und erforderlichem Querschnitt zur Stromleitung.The geometry of the conductor track surfaces is oriented in primarily on the mere galvanic connection of the Lei connection points, strength and required cross-section to the power line.

Programme zur Generierung von einfachen Verdrahtungsbahnen (Layout) sind z. B. aus den Veröffentlichungen T. OHTSUKI: Layout Design and Verification, Elsevier Science Pub. Co., 1986 North-Holland und aus Rajiv Kane: "A Systolic Design-Rule Checker", "IEEE Transactions on Computer - Aided Design, VoL. CAD-6, No. 1, Jan. 1987 bekannt.Programs for the generation of simple wiring paths (Layout) are e.g. B. from the publications T. OHTSUKI: Layout Design and Verification, Elsevier Science Pub. Co., 1986 North Holland and from Rajiv Kane: "A Systolic Design Rule Checker "," IEEE Transactions on Computer - Aided Design, VoL. CAD-6, No. 1, Jan. 1987.

Dabei sehen diese Programme die Möglichkeit vor, eine gege­ bene Verdrahtungsbahn konturengleich zu vergrößern oder zu verkleinern. These programs provide the option of a counter plan to enlarge or close the same wiring path downsize.  

Um ein mit Hilfe solcher Programme entworfenes Layout direkt mit Hilfe eines Fräsautomaten umzusetzen, ist grundsätzlich zur Isolierung der einzelnen Verdrahtungsbahnen ein voll­ ständiges Umfräsen jeder einzelnen Bahn erforderlich. Hieraus ergibt sich eine nachteilige "Inselbildung", d. h. es ent­ stehen Restflächen, die keine elektrische Verbindung zu an­ deren Verdrahtungsbahnen haben. Wegen der notwendigen voll­ ständigen Umfräsung der einzelnen Verdrahtungsbahnen bzw. des Ausfräsens der Restflächen, ergeben sich bisher Überflüssige zeitraubende Fräsvorgänge sowie ein vorzeitiger Werkzeugver­ schleiß.To a layout designed with the help of such programs directly to implement with the help of a milling machine is fundamentally to isolate the individual wiring paths a full constant routing of each individual path required. Out of this there is a disadvantageous "island formation", i. H. it ent there are remaining areas that have no electrical connection whose wiring traces have. Because of the necessary full constant routing of the individual wiring tracks or the Milling out the remaining surfaces has so far resulted in superfluous operations time-consuming milling processes and premature tool ver wear.

Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen von Leiterkarten anzugeben, bei dem aus einem herkömmlich er­ zeugten Verdrahtungsbahnlayout Bahnen entwickelt werden, die eine Fräsvorrichtung so steuern, daß ohne Restflächenbildung galvanisch voneinander getrennte Verdrahtungsbahnen entste­ hen.The object of the invention is a method for manufacturing of circuit boards to specify, from which he conventionally Tested wiring layout layouts that are developed control a milling device so that without residual surface formation galvanically separated wiring paths arise hen.

Diese Aufgabe wird mit einem Verfahren nach dem Oberbegriff des Patentanspruchs 1 gelöst, das erfindungsgemäß nach der im Kennzeichenteil angegebenen Weise ausgestaltet ist.This task is done with a method according to the generic term of claim 1 solved, the invention according to the im Characteristic part specified is designed.

Die Erfindung geht aus von einem Verfahren, welches mit Un­ terstützung eines speziellen Programms auf einer DVA ein Lei­ terkartenlayout generiert, wie es z. B. auch zur Herstellung einer Bildmaske für das photochemische Positivverfahren benötigt wird. Ein solches Layout ist in Fig. 1 dargestellt. In einem ersten Schritt des neuen Verfahrens wird dieses Layout gerastert. Die Größe der einzelnen Raster (Pixel) orientiert sich dabei an einer Auflösung, die die Trennung der voneinander zu isolierenden Verdrahtungsbahnen gewähr­ leistet.The invention is based on a method which generates a Lei terkartenlayout with the support of a special program on a DVA, as z. B. is also required for the production of an image mask for the photochemical positive process. Such a layout is shown in FIG. 1. In a first step of the new process, this layout is rasterized. The size of the individual rasters (pixels) is based on a resolution that ensures the separation of the wiring paths to be insulated from one another.

Dieses Pixelfeld wird zur weiteren Bearbeitung in einem Spei­ cher der DVA abgelegt. This pixel field is used for further processing in a memory of the DVA.  

In der weiteren Abfolge des Verfahrens werden alle Pixel er­ mittelt, die jeweils derselben Verdrahtungsbahn angehören.In the further sequence of the method, all pixels are er averages, which each belong to the same wiring path.

Von den einer Verdrahtungsbahn zugeordneten Pixeln werden dann die Pixel gesucht, die Kontur der Bahn darstellen. Im folgenden Verfahrensschritt erfolgt sukzessive eine Vergröße­ rung der Verdrahtungsbahnen durch zeilen- und spaltenweises Betrachten aller Konturpixel. Eine Erweiterung des Randes in einer von vier Suchrichtungen links, rechts, oben, unten, be­ zogen auf das gespeicherte Pixelfeld, um ein Pixel ist mög­ lich, wenn dieses Pixel keine weiteren Nachbarpixel hat oder nur solche, die ohnehin schon zum jeweils betrachteten Rand­ pixel eine Verbindung besitzen.From the pixels assigned to a wiring path then searched for the pixels that represent the contour of the path. in the the following process step, there is a gradual enlargement wiring lines by rows and columns Viewing all contour pixels. An extension of the edge in one of four search directions left, right, up, down, be moved to the saved pixel field, one pixel is possible Lich if this pixel has no other neighboring pixels or only those that are already on the edge in question pixel have a connection.

In dieser Weise erfolgt schrittweise eine Umschreibung bzw. Erweiterung der Verdrahtungsbahnkonturen mit immer neuen Pi­ xelreihen.In this way, a description or Extension of the wiring path contours with always new Pi xelreihen.

Dieser Vorgang bewirkt eine gleichmäßige Erweiterung der ein­ zelnen Verdrahtungsbahnen. Der Vergrößerungsvorgang wird so oft wiederholt, bis überall eine Trennungslinie zwischen den Bahnen verbleibt, die nur noch ein Pixel breit ist.This process causes an even expansion of the individual wiring tracks. The enlargement process is like this often repeated until there is a dividing line between the Lanes remain that are only one pixel wide.

Nachdem der Vergrößerungsvorgang der Verdrahtungsbahnen abge­ schlossen ist, werden aus dem endgültigen Pixelfeld die Pixel ermittelt, die zusammenhängend die Trennungslinien bilden.After the expansion process of the wiring tracks abge is closed, the pixels become the final pixel field determined that form the contiguous dividing lines.

Dazu werden die Pixel dieser Linien in allen vier Suchrich­ tungen verfolgt. Es wird zunächst von einem beliebigen Pixel einer Trennungslinie aus gestartet und diese Trennungslinie solange verfolgt, bis das Startpixel wieder erreicht ist (d. h. eine geschlossene Kurve vorliegt) oder bis diese auf schon bearbeitete Trennungspixel stößt. To do this, the pixels of these lines are in all four search directions pursued. It is initially from any pixel started from a dividing line and this dividing line followed until the start pixel is reached again (i.e. there is a closed curve) or until it opens already processed separation pixels.  

Falls das Startpixel nicht wieder erreicht wird, wird von diesem aus erneut in den anderen Richtungen gesucht, bis alle Möglichkeiten abgearbeitet sind. Danach wird ein neues Start­ pixel gesucht und der Vorgang wiederholt, bis alle Trennungs­ pixel bearbeitet sind.If the start pixel is not reached again, this again searched in the other directions until all Possibilities have been worked through. After that, a new start pixel searched and the process repeated until all separation pixels are processed.

Aus den Positionen der Trennungslinienpixel wird nachfolgend auf die ausführende Maschine bezogen, ein Werkstückprogramm generiert.The positions of the dividing line pixels become below related to the executing machine, a workpiece program generated.

Die Konturen der Trennungsbahnen werden dabei an Diagonalen, Ecken etc. durch programmimplementierte Interpolationsverfah­ ren soweit geglättet, bis die Bahnsteuerung der Werkzeugma­ schine die von den Pixeln verursachten Stufen nicht mehr ab­ bilden kann.The contours of the dividing tracks are on diagonals, Corners etc. through program-implemented interpolation smoothed until the tool control path control no longer remove the levels caused by the pixels can form.

Mit Hilfe des endgültigen Werkstückprogramms ist es dann mög­ lich, mit nur einem Fräsvorgang zwei Verdrahtungsbahnen von­ einander zu trennen.It is then possible with the help of the final workpiece program Lich, two wiring tracks from to separate each other.

Eine andere Möglichkeit ist die Ansteuerung von Fotoplottern für Regativmaterial. Die lichtundurchlässigen Stellen sind dann im fotochemischen Verfahren die Isolierungsbahnen.Another option is to control photo plotters for regulatory material. The opaque areas are then the insulation sheets in the photochemical process.

Der Aufwand an Fräszeit und der Anfall von zerspantem Mate­ rial wird dabei durch das neue Verfahren minimiert.The amount of milling time and the amount of machined mate rial is minimized by the new process.

Eine Ausführung einer solchermaßen hergestellten Leiterkarte wird in Fig. 2 dargestellt.An embodiment of a printed circuit board produced in this way is shown in FIG. 2.

Claims (1)

Verfahren zum Herstellen von Verdrahtungsbahnen auf einer Leiterkarte, bei dem mittels eines Computerprogramms, ein Leiterkartenlayout generiert wird, dadurch gekennzeichnet , daß
  • - das Leiterkartenlayout in einer datenprogrammgesteuerten Vorrichtung gerastert wird und die entstandenen Raster­ punkte (Pixel) zur weiteren Verfügung in der Vorrichtung gespeichert werden
  • - alle zu einer Verdrahtungsbahn gehörenden Pixel ermit­ teln werden
  • - von allen zu einer Verdrahtungsbahn gehörenden Pixel die Pixel ermittelt werden, die die Kontur der Verdrahtungs­ bahn darstellen
  • - die die Konturen darstellenden Pixelreihen sukzessive zeilen- und spaltenweise mit einer äquidistanten Pixel­ reihe solange nacheinander umschrieben oder erweitert werden, bis zwischen benachbarten Verdrahtungsbahnen ein Abstand von einem Pixel besteht,
  • - aus den Positionen der die Verdrahtungsbahnen trennenden Pixel die Daten der Isolierungsbahnen bestimmt werden, woraus ein geometrisches Werkstückprogramm entwickelt wird, das die Angaben über die von einem Fräsautomaten zu verfahrenden Wege zum Fräsen von Isolierungsbahnen oder zur Ansteuerung von Fotoplottern für Negativmate­ rial enthält.
Method for producing wiring tracks on a printed circuit board, in which a printed circuit board layout is generated by means of a computer program, characterized in that
  • - The circuit card layout is rasterized in a data program-controlled device and the resulting raster points (pixels) are stored for further use in the device
  • - All pixels belonging to a wiring path are determined
  • - From all pixels belonging to a wiring path, the pixels are determined which represent the contour of the wiring path
  • the rows of pixels representing the contours are successively circumscribed or expanded in rows and columns with an equidistant row of pixels until there is a distance of one pixel between adjacent wiring paths,
  • - From the positions of the pixels separating the wiring traces, the data of the insulation traces are determined, from which a geometric workpiece program is developed which contains the information about the paths to be traveled by a milling machine for milling insulation traces or for controlling photo plotters for negative material.
DE4234024A 1992-10-09 1992-10-09 Computer-generated layout of tracks on printed wiring board - involves broadening of tracks in conventionally plotted layout until single-track-width sepn. lines are available for tool programming Expired - Fee Related DE4234024C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4234024A DE4234024C1 (en) 1992-10-09 1992-10-09 Computer-generated layout of tracks on printed wiring board - involves broadening of tracks in conventionally plotted layout until single-track-width sepn. lines are available for tool programming

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4234024A DE4234024C1 (en) 1992-10-09 1992-10-09 Computer-generated layout of tracks on printed wiring board - involves broadening of tracks in conventionally plotted layout until single-track-width sepn. lines are available for tool programming

Publications (1)

Publication Number Publication Date
DE4234024C1 true DE4234024C1 (en) 1994-02-10

Family

ID=6470040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4234024A Expired - Fee Related DE4234024C1 (en) 1992-10-09 1992-10-09 Computer-generated layout of tracks on printed wiring board - involves broadening of tracks in conventionally plotted layout until single-track-width sepn. lines are available for tool programming

Country Status (1)

Country Link
DE (1) DE4234024C1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649497A (en) * 1983-06-03 1987-03-10 John Fluke Mfg. Co., Inc. Computer-produced circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649497A (en) * 1983-06-03 1987-03-10 John Fluke Mfg. Co., Inc. Computer-produced circuit board

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Rajiv Kane: "A Systolic Design-Rule Checker", In: IEEE Trans. on Computer-Aided Design, Vol. CAD-6, No. 1, Jan. 1987, S. 22-32 *
T. OHTSUKI: Layout Design and Verification, Elsevier Science Pub. Co., 1986, North-Holland, S. 321-326 *

Similar Documents

Publication Publication Date Title
DE2843144C2 (en)
DE1069236B (en)
DE19546769C2 (en) Method and device for generating pattern data
DE69830982T2 (en) CIRCUIT BOARD FOR POWER RAILS AND MANUFACTURING PROCESS
DE3403677A1 (en) METHOD FOR PRODUCING WORKPIECE CONTOURS
DE4234024C1 (en) Computer-generated layout of tracks on printed wiring board - involves broadening of tracks in conventionally plotted layout until single-track-width sepn. lines are available for tool programming
DE3337300A1 (en) METHOD FOR PRODUCING INTEGRATED SEMICONDUCTOR CIRCUITS
EP0202573A2 (en) CMOS unit cell and method for the automatic layout of such a cell
DE1194939C2 (en) Process for the production of matrices for electronic circuit units
EP1097616A1 (en) Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures
DE2326861C2 (en)
DE10304674A1 (en) Substrate illumination method with a structural pattern that compensates for the optical proximity effect, for use in semiconductor manufacture wherein serif lengths are reduced by a specified amount
EP1075027A2 (en) Contacting of metal interconnections of integrated semiconductor chips
CH629057A5 (en) Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method
EP1004226A1 (en) Method and device for producing wire-written printed circuit boards
DE1222133B (en) Electrical functional unit consisting of electrical components with connecting wires and a method for producing the functional unit
DE10317893A1 (en) Masking arrangement and method for producing integrated circuit arrangements
DE1093857B (en) Switching arrangement
DE19521729A1 (en) Circuit board mfg. method
DE2343600C3 (en) Microphoto setting device for the production of pattern structures
DE1590612B2 (en) Wiring matrix
EP0271164B1 (en) Tool for manufacturing a circuit pattern of an electrical circuit board by cutting of a copper plate and the circuit pattern of an electric circuit board which is suitable for work with the tool
DE102019115189A1 (en) Electronic circuit arrangement with an embedded computer and method for the production thereof
DE10131514C1 (en) Method for producing six double-sided single printed circuit boards during the manufacturing of blanks applies front/rear-side patterns for a conductor circuit/component layout and a printed circuit board to a carrier device.
DE10159699A1 (en) Method of manufacturing a semiconductor integrated circuit

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee