DE4228218C2 - Method and device for planarizing a layer on a semiconductor substrate - Google Patents
Method and device for planarizing a layer on a semiconductor substrateInfo
- Publication number
- DE4228218C2 DE4228218C2 DE19924228218 DE4228218A DE4228218C2 DE 4228218 C2 DE4228218 C2 DE 4228218C2 DE 19924228218 DE19924228218 DE 19924228218 DE 4228218 A DE4228218 A DE 4228218A DE 4228218 C2 DE4228218 C2 DE 4228218C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- pressure
- semiconductor substrate
- planarized
- pressure body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000012528 membrane Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Planarisierung einer Schicht auf einem Halbleitersubstrat sowie eine Vor richtung zur Durchführung des Verfahrens.The invention relates to a method for planarization a layer on a semiconductor substrate and a pre direction to carry out the procedure.
In der Mikroelektronik stellt sich häufig das Problem, daß eine hergestellte Schicht eine zu große Unebenheit ihrer Oberfläche aufweist, meist aufgrund einer unter der Schicht bereits vorhandenen Struktur. Die Schicht muß dann planari siert werden, unter anderem weil nachfolgend aufgebrachte Schichten nur dann zuverlässig strukturiert werden können, wenn der Höhenunterschied innerhalb der Fokustiefe des ver wendeten lithographischen Systems liegt. Auch können Ätz prozesse durch einen nicht planarisierten Untergrund erschwert werden.The problem often arises in microelectronics that a manufactured layer has too great an unevenness of its Has surface, mostly due to an under layer already existing structure. The layer must then be planar be used, among other things because subsequently applied Layers can only be structured reliably if the height difference within the depth of focus of ver used lithographic system. Can also etch processes through a non-planarized surface become more difficult.
Ein Beispiel dafür ist die Mehrlagenverdrahtung von inte grierten Schaltungen. Dabei wird normalerweise erst eine erste Verdrahtungsebene durch Aufbringen und Strukturieren eines leitfähigen Materials hergestellt. Anschließend wird eine isolierende Schicht aufgebracht. Sie isoliert die erste von der zweiten Verdrahtungsebene und glättet die durch die erste Verdrahtungsebene erzeugten Unebenheiten. Diese Planarisierung ist wichtig, weil nur auf genügend glattem Untergrund eine zweite Verdrahtungsebene zuverläs sig aufgebracht und strukturiert werden kann. In die iso lierende Schicht werden Kontaktlöcher geätzt, dann wird die zweite Verdrahtungsebene wiederum durch Aufbringen und Strukturieren eines leitfähigen Materials hergestellt. One example of this is the multi-layer wiring from inte free circuits. Usually only one first wiring level by applying and structuring made of a conductive material. Then will an insulating layer applied. It isolates the first from the second wiring level and smoothes the bumps generated by the first wiring level. This planarization is important because only on enough a second wiring level sig can be applied and structured. In the iso Contact holes are etched, then the second wiring level again by applying and Structuring a conductive material.
Bei großem Aspektverhältnis (≧ 1, definiert als Quotient
aus Tiefe und Durchmesser) des Kontaktlochs ist es schwie
rig, die leitenden Schichten konform aufzubringen. Sowohl
gesputterte als auch durch Aufdampfen hergestellte Schich
ten weisen oft eine schlechte Kanten- und Bodenbedeckung
in den Kontaktlöchern auf, was u. a. zu folgenden Problemen
führt:
With a large aspect ratio (≧ 1, defined as the quotient of depth and diameter) of the contact hole, it is difficult to apply the conductive layers in conformity. Both sputtered and vapor-deposited layers often have poor edge and bottom coverage in the contact holes, which among other things leads to the following problems:
- - hohe elektrische Widerstände der Kontaktlöcher durch ge ringe Schichtdicke des leitenden Materials an der Kontakt lochwand- High electrical resistance of the contact holes due to ge rings layer thickness of the conductive material at the contact perforated wall
- - aus demselben Grund hohe Stromdichten, die zu Ausfällen nach längerer Belastungszeit führen können (sogenannte Elektromigration)- For the same reason, high current densities that lead to failures after a long period of stress (so-called Electromigration)
- - eine problematische Topographie über den Kontaktlöchern; das Loch wird nicht gefüllt, sondern es bildet sich ein flaschenförmiger Hohlraum (sog. Lunker), der oben offen oder geschlossen sein kann und die Zuverlässigkeit der Schaltung verringert.- a problematic topography above the contact holes; the hole is not filled, it is formed bottle-shaped cavity (so-called blowholes) that open at the top or can be closed and the reliability of the Circuit reduced.
Nach der Strukturierung der zweiten Verdrahtungsebene wird eine planarisierende zweite isolierende Schicht aufgebracht. Dabei können offene Lunker kaum gefüllt werden, ohne daß wieder ein Hohlraum entsteht. Bleibt dagegen ein oben offener Hohlraum nach dem Aufbringen der zweiten iso lierenden Schicht zurück, so führt dies zu Problemen bei der Abscheidung und Strukturierung der nächsten Verdrah tungsebene.After structuring the second wiring level a planarizing second insulating layer is applied. Open cavities can hardly be filled without another cavity is created. However, stay on top open cavity after applying the second iso layer, this leads to problems the deposition and structuring of the next wiring level.
Zur Planarisierung von Schichten und Auffüllung von Kontakt
löchern mit einem leitfähigen Material sind u. a. folgende
Verfahren bekannt:
The following methods are known for planarizing layers and filling contact holes with a conductive material:
- - Aufschmelzen des leitenden Materials nach dem Sputtern, beispielsweise durch einen Laserstrahl (s. B. Boeck et al., Proceedings of VLSI Multilevel Interconnection Confe rence 1990, S. 90 ff.)Melting of the conductive material after sputtering, for example by a laser beam (see B. Boeck et al., Proceedings of VLSI Multilevel Interconnection Confe rence 1990, p. 90 ff.)
- - Aufbringen des leitenden Materials mittels eines CVD-Ver fahrens, welches eine Abscheidung mit erhöhter Konformität ermöglicht.- Applying the conductive material by means of a CVD Ver driving, which is a separation with increased conformity enables.
- - Ist dieses Material als Leitbahnmaterial ungeeignet, so wird es nach der Abscheidung zurückgeätzt, so daß es nur im Kontaktloch in Form eines Kontaktpfeilers verbleibt (Kontaktlochauffüllung). Oft wird hierfür Wolfram einge setzt. Anschließend wird dann das Leitbahnmaterial auf die so planarisierte Oberfläche aufgebracht (s. hierzu T. E. Clarc et al., Proceedings of VLSI Multilevel Intercon nection Conference 1990, T. E. Chart et al., S. 478 ff.)- If this material is unsuitable as interconnect material, then it is etched back after the deposition, so that it is only in the Contact hole in the form of a contact pillar remains (Contact hole filling). Tungsten is often used for this puts. Then the interconnect material is then on the so planarized surface applied (see T. E. Clarc et al., Proceedings of VLSI Multilevel Intercon nection Conference 1990, T.E. Chart et al., p. 478 ff.)
In US 5,073,518 ist ein gattungsgemäßes Verfahren zur Planarisierung einer Metallisierungsschicht beschrieben, bei dem mechanische Energie mit Hilfe einer rotierenden oder vibrierenden Scheibe zugefügt wird. Durch die derart betriebene Scheibe wird die Metallisierungsschicht plastisch deformiert. Die mechanische Bearbeitung der Metallisierungsschicht mit Hilfe der rotierenden oder vibrierenden Scheibe erfolgt dabei parallel zur Oberfläche der Metallisierungsschicht.In US 5,073,518 a generic method for Planarization of a metallization layer described in the mechanical energy with the help of a rotating or vibrating disc is added. Through such operated disc, the metallization layer becomes plastic deformed. The mechanical processing of the Metallization layer using the rotating or vibrating disc takes place parallel to the surface the metallization layer.
Ein weiteres gattungsgemäßes Verfahren zur Planarisierung einer Metallisierungsschicht ist in JP 1-99216 A2 offenbart. Die Metallisierungsschicht wird auf einen Träger mit einer strukturierten Schicht aufgebracht und dem mechanischen Druck einer Rolle ausgesetzt. Dabei wird die gesamte Anordnung aufgeheizt.Another generic method for planarization a metallization layer is disclosed in JP 1-99216 A2. The metallization layer is on a carrier with a structured layer applied and the mechanical pressure exposed to a role. The whole arrangement heated up.
Aus der JP 1-99215 A2 ist ein Verfahren bekannt, bei dem zur Herstellung einer planen Metallschicht auf einem Halbleitersubstrat eine erwärmte Metallfolie mittels eines inerten, unter Druck stehenden Gases auf das ebenfalls erwärmte Substrat aufgebracht wird. Der Bereich zwischen der Metallfolie und dem Substrat wird währenddessen evakuiert.From JP 1-99215 A2 a method is known in which for Production of a flat metal layer on a A heated metal foil by means of a semiconductor substrate inert, pressurized gas on the also heated substrate is applied. The area between the Metal foil and the substrate are evacuated in the meantime.
In der US 4,714,511 ist ein Verfahren zum Aufbringen einer Klebefolie auf ein Halbleitersubstrat offenbart. Um zu vermeiden, daß zwischen den beiden Teilen Luftblasen eingeschlossen werden, erfolgt das Verfahren im Vakuum. Die Verwendung von Kugeln als Druckkörper zum Polieren einer Metalloberfläche ist in SU 884985 B und SU 1085789 A offenbart.In US 4,714,511 is a method for applying a Adhesive film on a semiconductor substrate disclosed. In order to avoid air bubbles between the two parts the process is carried out in a vacuum. The Using balls as a pressure body for polishing a Metal surface is in SU 884985 B and SU 1085789 A disclosed.
Aufgabe der Erfindung ist es, ein einfaches Verfahren zur Planarisierung von Schichten auf einem Halbleitersubstrat an zugeben. Es soll insbesondere zur Planarisierung von leiten den Schichten und zur Auffüllung von Kontaktlöchern geeignet sein und gegenüber dem Stand der Technik bessere Korrosionseigenschaften gewährleisten. Eine weitere Aufgabe ist die Angabe einer Vorrichtung zur Durchführung des Verfahrens.The object of the invention is to provide a simple method for Planarization of layers on a semiconductor substrate admit. It is designed to guide in particular to planarization the layers and suitable for filling contact holes be and better than the prior art Ensure corrosion properties. Another job is the indication of a device for carrying out the Procedure.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß als Druckkörper eine rollende Kugel verwendet wird und die Bearbeitung in einer Vakuumkammer erfolgt sowie dadurch, daß eine Vorrichtung gemäß Patentanspruch 11 verwendet wird.This object is achieved in that as Pressure body a rolling ball is used and the Processing takes place in a vacuum chamber and in that a device according to claim 11 is used.
Weiterbildungen sind Gegenstand von Unteransprüchen.Further training is the subject of subclaims.
Die Erfindung ist anwendbar bei allen Schichten, die aus einem unter Druck verformbaren Material bestehen. Bei spielsweise wird als Leitbahnmaterial meist Aluminium verwendet, welches relativ weich und leicht verformbar ist. Dasselbe gilt für andere Leitbahnmaterialien wie Kupfer oder Gold.The invention is applicable to all layers consisting of a material deformable under pressure. At for example, aluminum is usually used as the interconnect material used, which is relatively soft and easily deformable. The same applies to other interconnect materials such as copper or gold.
Die Erfindung beruht darauf, die zu planarisierende Schicht nach ihrem Aufbringen durch Kalt- oder Warmverformung mittels eines Druckkörpers zu glätten und bei dem oben erläuterten Beispiel in die Kontaktlöcher zu drücken.The invention is based on the layer to be planarized after being applied by cold or hot working using a pressure hull to smoothen and the above example to press into the contact holes.
Der Druck wird nacheinander auf verschiedene Teile der Oberfläche der zu planarisierenden Schicht ausgeübt; ent sprechend müssen die Ausmaße dies Druckkörpers in Relation zur Oberfläche gewählt werden.The pressure is applied successively to different parts of the Surface of the layer to be planarized; ent speaking, the dimensions of this pressure hull must be in relation be chosen for the surface.
Gemäß der Erfindung geschieht dies dadurch, daß als Druck körper eine Kugel auf der Schichtoberfläche mit einer gewissen Anpreßkraft (typisch einige Kilopond) entlanggerollt wird, und zwar auf einer Bahn, die die Planarisierung der gesamten Oberfläche sicherstellt. Auf der waagerechten Oberfläche der Schicht übt die Kugel einen Druck aus, während im Innern des Kontaktlochs kein Druck auf die Metalloberfläche wirkt. Das Schichtmaterial fließt, so daß sich das Kontaktloch schließt.According to the invention, this is done in that as a pressure body a sphere on the layer surface with a certain contact pressure (typically a few kilopond) rolled along is, and that on a path that the planarization of the entire surface. On the horizontal The surface of the layer exerts pressure while no pressure on the inside of the contact hole Metal surface works. The layer material flows so that the contact hole closes.
Ferner kann eine Membran zwischen die Oberfläche der zu planarisierenden Schicht und den Druckkörper gebracht werden.Furthermore, a membrane between the surface of the planarizing layer and the pressure body are brought.
Die Membran muß dabei so fest sein, daß sie nicht in den Hohlraum des Kontaktloches gedrückt wird und nur auf waagerechten Oberflächen Druck auf die zu planarisierende Schicht ausgeübt wird. Auf der anderen Seite muß die Membran sich der sonstigen Topographie des Untergrunds anpassen. Eine Kunststoffolie von geringer Dicke, insbesondere aus Teflon, ist geeignet.The membrane must be so firm that it does not enter the Cavity of the contact hole is pressed and only on horizontal surfaces pressure on the planarized Shift is exercised. On the other hand, the membrane adapt to the other topography of the subsurface. A Plastic film of low thickness, in particular made of Teflon, is suitable.
Die Erfindung wird im folgenden anhand eines in den Zeich nungen dargestellten Ausführungsbeispiels näher erläutert. Es zeigenThe invention is based on one in the drawing Solutions illustrated embodiment explained in more detail. Show it
Fig. 1: Eine Vorrichtung zur Durchführung des Verfahrens in schematischer Darstellung, Fig. 1: A device for carrying out the method in a schematic representation;
Fig. 2 und 3 einen Querschnitt durch ein Halbleitersubstrat vor und nach Durchführung des Verfahrens. Fig. 2 and 3 a cross section through a semiconductor substrate before and after carrying out the method.
Fig. 1 zeigt eine bevorzugte Ausführungsform der erfindungs gemäßen Vorrichtung. Ein Halbleitersubstrat 1 ruht auf einer Halteeinrichtung 2, welche bezüglich einer Grundplatte 3 der gesamten Anordnung beispielsweise durch Schrittmotoren (nicht dargestellt) horizontal verschoben werden kann. Als Halteeinrichtung 2 findet insbesondere ein sogenannter x-y- Tisch Verwendung. Der Halteeinrichtung 2 gegenüber ist eine Andruckplatte 4 angeordnet, welche in einer Führung 5 so gelagert ist, daß sie nur vertikale Bewegungen ausführen kann. Zwischen der Halteeinrichtung 2 und der Andruckplatte 4 befindet sich eine Kugel 6 als Druckkörper, beispielsweise eine Kugellagerkugel von etwa 5 mm Durchmesser. Fig. 1 shows a preferred embodiment of the device according to the Invention. A semiconductor substrate 1 rests on a holding device 2 , which can be displaced horizontally with respect to a base plate 3 of the entire arrangement, for example by stepper motors (not shown). A so-called xy table is used in particular as the holding device 2 . A pressure plate 4 is arranged opposite the holding device 2 , which is mounted in a guide 5 so that it can only perform vertical movements. Between the holding device 2 and the pressure plate 4 there is a ball 6 as a pressure body, for example a ball bearing ball of approximately 5 mm in diameter.
Mit einem einstellbaren Druck, beispielsweise vermittels eines Gewichtes 7, wird die Andruckplatte 4 über die Kugel 6 gegen die Haltevorrichtung 2 bzw. das Halbleitersubstrat 1 gedrückt. Andruckplatte 4, Führung 5 und Gewicht 7 bilden zusammen eine Andruckeinrichtung.With an adjustable pressure, for example by means of a weight 7 , the pressure plate 4 is pressed via the ball 6 against the holding device 2 or the semiconductor substrate 1 . Pressure plate 4 , guide 5 and weight 7 together form a pressure device.
Die gesamte Anordnung befindet sich in einer evakuierbaren Kammer 8, die durch die Grundplatte 3 und eine Haube 9 gebildet wird.The entire arrangement is located in an evacuable chamber 8 , which is formed by the base plate 3 and a hood 9 .
In der Ruheposition liegt die Kugel 6 in einer Vertiefung 10 des Tisches 2. Zur Durchführung des erfindungsgemäßen Verfahrens wird nach Einlegen des Halbleitersubstrats 1 und Evakuieren der Kammer 8 die Kugel 6 durch Verfahren des Tisches 2 aus der Ruhepostion über den Substratrand auf das Halbleitersubstrat 1 gerollt. Rollt die Kugel über das Halbleitersubstrat, so hinterläßt sie eine planarisierte Spur einer gewissen Breite. Die Bewegung des Tisches 2 erfolgt so, daß jeder Punkt der Oberfläche der zu planarisierenden Schicht mindestens einmal von dieser Spur überdeckt wird, die gesamte Oberfläche also planarisiert wird. Die Spur kann beispielsweise spiralförmig oder als Linienraster über das Halbleitersubstrat verlaufen. Die Spurbreite wird im wesentlichen durch den eingestellten Druck und die Verformbarkeit der zu planarisierenden Schicht bestimmt. Wenn die gesamte zu planarisierende Oberfläche von der Spur überdeckt ist, wird die Kugel 6 über den Substratrand in die Ruheposition 10 zurückgefahren und das Halbleitersubstrat entnommen.In the rest position, the ball 6 lies in a recess 10 in the table 2 . To carry out the method according to the invention, after inserting the semiconductor substrate 1 and evacuating the chamber 8, the ball 6 is rolled over the substrate edge onto the semiconductor substrate 1 by moving the table 2 out of the rest position. If the ball rolls over the semiconductor substrate, it leaves a planarized track of a certain width. The movement of the table 2 takes place in such a way that every point on the surface of the layer to be planarized is covered at least once by this track, that is to say the entire surface is planarized. The track can, for example, run in a spiral or as a line grid over the semiconductor substrate. The track width is essentially determined by the set pressure and the deformability of the layer to be planarized. When the entire surface to be planarized is covered by the trace, the ball 6 is moved back over the substrate edge into the rest position 10 and the semiconductor substrate is removed.
Fig. 2: Auf dem Halbleitersubstrat 1 sind wie eingangs erläutert eine erste Verdrahtungsebene 12, eine erste isolierende Schicht 13 und ein leitfähiges Material 14 für eine zweite Verdrahtungsebene, das über ein Kontaktloch 15 an die erste Verdrahtungebene 12 angeschlossen wird, angeordnet. Selbst verständlich können vor Aufbringen der unteren Verdrah tungsebene beliebige Verfahrensschritte zur Herstellung integrierter Schaltungen vorgenommen worden sein, so daß zwischen dem Halbleitersubstrat 1 und der unteren Verdrah tungsebene 12 bzw. der isolierenden Schicht 13 weitere Schichten angeordnet sein können. Das leitfähige Material 14, welches vorzugsweise noch nicht strukturiert ist, füllt dabei das Kontaktloch 15 nur unvollständig auf und stellt in diesem Beispiel die zu planarisierende Schicht dar. FIG. 2 are on the semiconductor substrate 1 as explained at the outset, a first wiring layer 12, a first insulating layer 13 and a conductive material 14 for a second wiring layer which is connected to the first wiring layer 12 via a contact hole 15 is disposed. Of course, any process steps for the production of integrated circuits may have been carried out before application of the lower wiring level, so that 13 further layers can be arranged between the semiconductor substrate 1 and the lower wiring level 12 or the insulating layer. The conductive material 14 , which is preferably not yet structured, only incompletely fills the contact hole 15 and in this example represents the layer to be planarized.
Fig. 3: Nach Durchführung des erfindungsgemäßen Verfahrens ist das Kontaktloch 15 vollständig mit dem leitfähigen Ma terial 14 aufgefüllt, die Oberfläche 16 des leitfähigen Ma terials 14 ist planarisiert. Fig. 3: After performing the method according to the invention, the contact hole 15 is completely filled with the conductive material 14 , the surface 16 of the conductive material 14 is planarized.
In weiteren Ausführungsformen ist vorgesehen, das Halbleiter substrat 1 vor bzw. während des Planarisierungsverfahrens auf eine bestimmte, u. a. von der zu planarisierenen Schicht abhängige Temperatur aufzuheizen. Ferner können je nach Ma terial Nachbehandlungsschritte, z. B. eine Temperung zur Wie derherstellung eines veränderten oder gestörten Kristallge füges, vorteilhaft sein.In further embodiments, it is provided that the semiconductor substrate 1 is heated to a certain temperature, inter alia depending on the layer to be planarized, before or during the planarization process. Furthermore, depending on the material Ma post-treatment steps, for. B. tempering to how the manufacture of a modified or disturbed Kristallge add, be advantageous.
In der Umgebung eines Kontaktlochs kann die zu planarisie rende Schicht 14 nach der Planarisierung etwas dünner sein, ebenso an hochliegenden Stellen der Topographie. Es ist da her vorteilhaft, wenn die Schichtdicke darauf abgestimmt wird und/oder der Untergrund 13 in geeigneter Weise mit einem dem Fachmann geläufigen Verfahren vorher eingeebnet wird.In the vicinity of a contact hole, the layer 14 to be planarized can be somewhat thinner after planarization, as well as at high points in the topography. It is therefore advantageous if the layer thickness is matched to this and / or the substrate 13 is previously leveled in a suitable manner using a method known to the person skilled in the art.
Schließlich ist zu beachten, daß im Untergrund 13 Risse ent stehen können, wenn weiter darunterliegende Verdrahtungsebenen 12 aus einem weichen Material bestehen und große Bahnbreiten aufweisen. Der Fachmann weiß, wie dies durch Anpassung der Entwurfsregeln, vor allem Einschränkung der maximal erlaubten Bahnbreite, verhindert werden kann.Finally, it should be noted that cracks may arise in the substrate 13 if further underlying wiring levels 12 consist of a soft material and have large web widths. The person skilled in the art knows how this can be prevented by adapting the design rules, in particular restricting the maximum permitted web width.
Claims (7)
- 1. einer Halteeinrichtung (2) für das Halbleitersubstrat (1),
- 2. einer Andruckeinrichtung (4, 5, 7),
- 3. einem Druckkörper (6) in Form einer Kugel, der durch die Andruckeinrichtung (4, 5, 7) mit einstellbarem Druck gegen das Halbleitersubstrat (1) gedrückt wird, wobei die Halte einrichtung (2) horizontal gegen den Druckkörper (6) und/oder die Andruckeinrichtung (4, 5, 7) verschiebbar ist und der Druckkörper (6) kleinere horizontale Ausmaße auf weist als die Oberfläche (16) der zu planarisierenden Schicht (14), und
- 4. einer evakuierbaren Kammer (8), in der sich die Halteein richtung (2), die Andruckeinrichtung (4) und der Druckkör per (6) befinden.
- 1. a holding device ( 2 ) for the semiconductor substrate ( 1 ),
- 2. a pressure device ( 4 , 5 , 7 ),
- 3. a pressure body ( 6 ) in the form of a ball, which is pressed by the pressure device ( 4 , 5 , 7 ) with adjustable pressure against the semiconductor substrate ( 1 ), the holding device ( 2 ) horizontally against the pressure body ( 6 ) and / or the pressure device ( 4 , 5 , 7 ) is displaceable and the pressure body ( 6 ) has smaller horizontal dimensions than the surface ( 16 ) of the layer ( 14 ) to be planarized, and
- 4. an evacuable chamber ( 8 ) in which the holding device ( 2 ), the pressure device ( 4 ) and the pressure body are located ( 6 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924228218 DE4228218C2 (en) | 1992-08-25 | 1992-08-25 | Method and device for planarizing a layer on a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924228218 DE4228218C2 (en) | 1992-08-25 | 1992-08-25 | Method and device for planarizing a layer on a semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4228218A1 DE4228218A1 (en) | 1994-03-10 |
| DE4228218C2 true DE4228218C2 (en) | 1998-12-10 |
Family
ID=6466388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19924228218 Expired - Fee Related DE4228218C2 (en) | 1992-08-25 | 1992-08-25 | Method and device for planarizing a layer on a semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4228218C2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2067437A (en) * | 1980-01-09 | 1981-07-30 | Sumitomo Metal Ind | Method for producing clad steel plate |
| SU884985A1 (en) * | 1980-03-04 | 1981-11-30 | Минский Дважды Ордена Ленина И Ордена Октябрьской Революции Автомобильный Завод | Tool for finishing and strengthening treatment of plane surfaces |
| SU1085789A1 (en) * | 1975-06-30 | 1984-04-15 | Проектно-Конструкторское И Технологическое Бюро Целлюлозно-Бумажного Машиностроения | Apparatus for working outer surfaces of parts by surface plastic deformation |
| US4714511A (en) * | 1985-02-07 | 1987-12-22 | Fujitsu Limited | Method and apparatus for adhering a tape or sheet to a semiconductor wafer |
| JPH0199215A (en) * | 1987-10-13 | 1989-04-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0199216A (en) * | 1987-10-13 | 1989-04-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5073518A (en) * | 1989-11-27 | 1991-12-17 | Micron Technology, Inc. | Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer |
-
1992
- 1992-08-25 DE DE19924228218 patent/DE4228218C2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1085789A1 (en) * | 1975-06-30 | 1984-04-15 | Проектно-Конструкторское И Технологическое Бюро Целлюлозно-Бумажного Машиностроения | Apparatus for working outer surfaces of parts by surface plastic deformation |
| GB2067437A (en) * | 1980-01-09 | 1981-07-30 | Sumitomo Metal Ind | Method for producing clad steel plate |
| SU884985A1 (en) * | 1980-03-04 | 1981-11-30 | Минский Дважды Ордена Ленина И Ордена Октябрьской Революции Автомобильный Завод | Tool for finishing and strengthening treatment of plane surfaces |
| US4714511A (en) * | 1985-02-07 | 1987-12-22 | Fujitsu Limited | Method and apparatus for adhering a tape or sheet to a semiconductor wafer |
| JPH0199215A (en) * | 1987-10-13 | 1989-04-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0199216A (en) * | 1987-10-13 | 1989-04-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5073518A (en) * | 1989-11-27 | 1991-12-17 | Micron Technology, Inc. | Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer |
Non-Patent Citations (4)
| Title |
|---|
| BOECK, B.A. et.al.: Evaluation of Laser-Plana- rized Second Aluminium for Semiconductor Devices. In: Proceedings of Seventh International VLSI Multilevel Interconnection Conference 1990, pp. 90-96 * |
| CLARK, T.E. et.al.: Integrated Deposition and Etchback of Tungsten in a Multi-Chamber, Single- Wafer System. In: Proceedings of Seventh Inter- national VLSI Multilevel Interconnection Confe- rence 1990, pp. 478-85 * |
| DE-H 4128 Ib/49 l - 7.1.1954 * |
| Gentzsch, G.: Anwendung von Ultraschallschwin- gungen bei Umformverfahren. In: Draht-Welt Düsseldorf, 55 (1969), Nr. 1, S. 22-28 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4228218A1 (en) | 1994-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69531244T2 (en) | SIMPLIFIED DOUBLE DAMASCEN PROCESS FOR THE PRODUCTION OF A MULTIPLE LAYER METALIZATION AND A CONNECTING STRUCTURE | |
| DE2554536C2 (en) | Method for determining the width and / or the sheet resistance of flat conductor tracks of integrated circuits | |
| DE2430692C2 (en) | Method for producing connecting holes in insulating layers | |
| DE1930669C2 (en) | Method for manufacturing an integrated semiconductor circuit | |
| EP0004289A2 (en) | Method for connecting a first integrated circuit device with a plurality of connection points to a second integrated circuit device | |
| DE1765164C3 (en) | Method of binding electrical conductors | |
| DE2439300C2 (en) | "Method for etching off a predetermined part of a silicon oxide layer" | |
| DE2746778A1 (en) | PROCESS FOR MANUFACTURING MULTI-LAYER CABLE SYSTEMS FOR INTEGRATED SEMICONDUCTOR ARRANGEMENTS | |
| EP0168509A1 (en) | Manufacture of connection holes in plastic plates and application of the method | |
| DE3414781A1 (en) | Multi-layer connection structure of a semi-conductor device | |
| DE3805010A1 (en) | METHOD FOR PRODUCING THIN LAYERS FROM OXYDICAL HIGH TEMPERATURE SUPER LADDER | |
| CH693158A5 (en) | A process for the production of metallic microstructures. | |
| EP0013728B1 (en) | Method for forming electrical connections between conducting layers in semiconductor structures | |
| DE2047799B2 (en) | Multi-layer conductor layers on a semiconductor substrate and method for producing such multi-layer conductor layers | |
| DE4228218C2 (en) | Method and device for planarizing a layer on a semiconductor substrate | |
| DE2629996A1 (en) | PROCESS FOR PASSIVATION AND PLANARIZATION OF A METALIZATION PATTERN | |
| DE3219284C2 (en) | ||
| DE2900747C2 (en) | Method for manufacturing a semiconductor device | |
| DE19509231C2 (en) | Method of applying a metallization to an insulator and opening through holes in it | |
| DE3801976C2 (en) | ||
| DE2526553C3 (en) | Multilayer electronic circuit and method for its manufacture | |
| DE3421127A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT | |
| DE10130824A1 (en) | Dielectric layer recovery method for integrated circuit manufacture, involves planarizing spin on glass layer by etching to form new dielectric layer | |
| DE102009023629B4 (en) | Printed circuit board and manufacturing process | |
| DE19710375C2 (en) | Process for the production of spatially structured components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/321 |
|
| 8125 | Change of the main classification |
Ipc: H01L 21/304 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |